JPH04214652A - 半導体基板の検査方法 - Google Patents

半導体基板の検査方法

Info

Publication number
JPH04214652A
JPH04214652A JP40149190A JP40149190A JPH04214652A JP H04214652 A JPH04214652 A JP H04214652A JP 40149190 A JP40149190 A JP 40149190A JP 40149190 A JP40149190 A JP 40149190A JP H04214652 A JPH04214652 A JP H04214652A
Authority
JP
Japan
Prior art keywords
insulating film
substrate
element substrate
adhesive sheet
bonding strength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP40149190A
Other languages
English (en)
Inventor
Ayako Matsui
松井 亜也子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP40149190A priority Critical patent/JPH04214652A/ja
Publication of JPH04214652A publication Critical patent/JPH04214652A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、シリコン・オン・イン
シュレータ基板の素子基板と支持基板との間の絶縁膜と
、素子基板との間に形成された空隙の検出方法の改良に
関するものである。シリコン・オン・インシュレータ基
板(以下、SOI基板と略称する。)の製造工程におい
ては、熱処理を行うことにより支持基板と素子基板とを
その間の絶縁膜によって接着しているが、この素子基板
と絶縁膜との間に空隙が生じると、素子基板に素子を形
成する工程における熱処理等のために素子基板が部分的
に絶縁膜から剥離することがある。
【0002】以上のような状況から、素子基板の絶縁膜
からの剥離の起因となるこの空隙の有無を検査すること
が可能な半導体基板の検査方法が要望されている。
【0003】
【従来の技術】従来のSOI基板の検査方法は、SOI
基板を超音波、赤外線或いはX線を用いる非破壊検査に
よって検査し、素子基板と絶縁膜との間に生じている空
隙の有無を検査している。しかしながら、これらの検査
方法においては基板に垂直な方向では、用いる手段の波
長よりも微小な空隙を検出することは不可能であり、ま
た、基板の表面に平行な方向では、直径1mm以下の空
隙を検出することも不可能である。
【0004】
【発明が解決しようとする課題】以上説明した従来の半
導体基板の検査方法においては、素子基板と絶縁膜との
間に生じた空隙を検出する種々の非破壊検査手段による
と、微小な空隙の検出が困難であるという問題点があっ
た。本発明は以上のような状況から、素子基板と絶縁膜
との間に生じた微小な空隙を検出することが可能となる
半導体基板の検査方法の提供を目的としたものである。
【0005】
【課題を解決するための手段】本発明の半導体基板の検
査方法は、SOI基板の支持基板と素子基板との間に形
成した絶縁膜と、この素子基板との間に形成された空隙
に起因する、この素子基板とこの絶縁膜との接着強度の
低下を検査する半導体基板の検査方法であって、この素
子基板の表面に粘着シートを貼付する工程と、この粘着
シートを剥離する工程とを含み、この粘着シートを貼付
した素子基板が、この絶縁膜から剥離するか否かによっ
てこのSOI基板のこの素子基板とこの絶縁膜との接着
強度を検査するよう構成する。
【0006】
【作用】即ち本発明においては、支持基板と素子基板と
をその間の絶縁膜により接着してSOI基板を製造した
後、この素子基板の表面に、素子基板と絶縁膜とが正常
に接着されている場合の接着強度よりも接着強度が弱い
粘着シートを貼付した後この粘着シートを剥離し、この
素子基板が絶縁膜から剥離するか否かによって素子基板
と絶縁膜との接着強度を検査することが可能となる。
【0007】
【実施例】以下図1〜図2により本発明による一実施例
の半導体基板の検査方法を工程順に詳細に説明する。ま
ず図1(a) に示すような素子基板3と支持基板1と
を絶縁膜2によって接着したSOI基板の素子基板3の
表面に、CVD法により酸化膜を形成し、素子基板と絶
縁膜とが正常に接着されている場合の接着強度よりも接
着強度が弱い粘着シート5、例えばアルマ社製のクリー
ンマットを貼付する。
【0008】つぎにこの粘着シート5を剥離した場合、
SOI基板の素子基板3と絶縁膜2との間に空隙4が生
じていると、図1(b) に示すようにこの空隙4の上
の素子基板3が粘着シート5に接着された状態で絶縁膜
2から剥離する。素子基板3の板厚が3μm の場合、
50kg/cm2 の粘着力があれば、直径1mm以下
の空隙4を検出することが可能であり、2μm ならば
50kg/cm2 以下の粘着力があれば、直径1mm
以下の空隙4を検出することが可能である。
【0009】このように粘着シート5の剥離を行った場
合、素子基板3が絶縁膜2から剥離するか否かによって
素子基板3と絶縁膜2との接着強度を容易に検査するこ
とが可能となる。なお、図2に示すようにSOI基板を
製造する際の熱処理温度により素子基板3と絶縁膜2と
の接着強度は異なるが、本発明のこの一実施例のような
検査を行う前後における素子基板3と絶縁膜2との接着
強度には大差はなく、この検査によって素子基板3と絶
縁膜2との正常な接着部分の強度に悪影響を及ぼすこと
はない。
【0010】
【発明の効果】以上の説明から明らかなように本発明に
よれば、極めて簡単な粘着シートを貼付して剥離する方
法により、素子基板と絶縁膜との接着強度を検査するこ
とが可能となる利点があり、著しい経済的及び、信頼性
向上の効果が期待できる半導体基板の検査方法の提供が
可能となる。
【図面の簡単な説明】
【図1】  本発明による一実施例の半導体基板の検査
方法を工程順に示す側断面図、
【図2】  粘着シートによる検査前と検査後の素子基
板と絶縁膜との接着強度の熱処理温度による相違を示す
【符号の説明】
1は支持基板、2は絶縁膜、3は素子基板、4は空隙、
5は粘着シート、

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  シリコン・オン・インシュレータ基板
    の支持基板(1) と素子基板(3) との間に形成し
    た絶縁膜(2) と、前記素子基板(3) との間に形
    成された空隙(4) に起因する、前記素子基板(3)
     と前記絶縁膜(2) との接着強度の低下を検査する
    半導体基板の検査方法であって、前記素子基板(3) 
    の表面に粘着シート(5) を貼付する工程と、該粘着
    シート(5) を剥離する工程とを含み、前記粘着シー
    ト(5) を貼付した素子基板(3) が、前記絶縁膜
    (2) から剥離するか否かによって前記シリコン・オ
    ン・インシュレータ基板の前記素子基板(3) と前記
    絶縁膜(2) との接着強度を検査することを特徴とす
    る半導体基板の検査方法。
JP40149190A 1990-12-12 1990-12-12 半導体基板の検査方法 Withdrawn JPH04214652A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP40149190A JPH04214652A (ja) 1990-12-12 1990-12-12 半導体基板の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP40149190A JPH04214652A (ja) 1990-12-12 1990-12-12 半導体基板の検査方法

Publications (1)

Publication Number Publication Date
JPH04214652A true JPH04214652A (ja) 1992-08-05

Family

ID=18511317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP40149190A Withdrawn JPH04214652A (ja) 1990-12-12 1990-12-12 半導体基板の検査方法

Country Status (1)

Country Link
JP (1) JPH04214652A (ja)

Similar Documents

Publication Publication Date Title
TWI309062B (ja)
JPH04226046A (ja) 電子チップの非破壊電気検査方法
JP2012042431A (ja) 貼り合せウェーハの検査方法
FR2964193A1 (fr) Procede de mesure d'une energie d'adhesion, et substrats associes
US6776050B2 (en) Support for bending test of flexible substrates
JPH04214652A (ja) 半導体基板の検査方法
JPH06268183A (ja) 半導体装置の製造方法
JPS63155731A (ja) 半導体装置
JPS62122142A (ja) 半導体基板の検査方法
JP4135149B2 (ja) 接着シート中に存在する異物の検出方法
JPS62122141A (ja) 半導体基板の検査方法
JPH02170552A (ja) 半導体基板の分割方法
JPH0397215A (ja) 半導体ウェハの製造方法
JP2596784B2 (ja) 貼り合わせsoi基板の検査方法
JP3459982B2 (ja) 損傷センシングシート
Matsumoto et al. Resistance change observation of wiring in semiconductor device using ultrasonic stimulation
JP3948156B2 (ja) 張り合わせ基板の製造方法
JP3142206B2 (ja) 張り合わせ半導体基板の製造方法
JP2506848B2 (ja) 半導体装置の検査方法
JP3323152B2 (ja) はんだボールの接合検査方法及び検査装置
JP2961825B2 (ja) 液晶装置の製造方法
JP3282198B2 (ja) Soi構造の形成方法
JPH07106390A (ja) 半導体基板
JPS60171441A (ja) ダイボンド接着状態の検出方法
JP2012059965A (ja) 貼り合せウェーハの製造方法および製造装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980312