JPH07106390A - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPH07106390A JPH07106390A JP5243426A JP24342693A JPH07106390A JP H07106390 A JPH07106390 A JP H07106390A JP 5243426 A JP5243426 A JP 5243426A JP 24342693 A JP24342693 A JP 24342693A JP H07106390 A JPH07106390 A JP H07106390A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- test
- bonding
- semiconductor substrate
- strength
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Abstract
(57)【要約】
【目的】ウェハー状態で、ボンディング強度のレベル検
査を可能とする。 【構成】半導体基板１の素子形成領域２の外部に、面積
が異なる複数のボンディング強度検査用の検査用パッド
４を設ける。
査を可能とする。 【構成】半導体基板１の素子形成領域２の外部に、面積
が異なる複数のボンディング強度検査用の検査用パッド
４を設ける。
Description
【０００１】
【産業上の利用分野】本発明は半導体基板に関し、特に
ボンディング強度を測定するための検査用パッドを有す
る半導体基板に関する。
ボンディング強度を測定するための検査用パッドを有す
る半導体基板に関する。
【０００２】
【従来の技術】半導体装置の製造は、半導体基板（ウェ
ーハ）の素子形成領域に多数の素子を一度に形成する
が、この時の半導体基板は、同一のボンディングパッド
を有するチップ領域が多数配置される構造となってい
る。以下図３（ａ）〜（ｃ）に示した平面図、チップ領
域拡大平面図及びチップのボンディングパッド部の拡大
断面図を参照して説明する。
ーハ）の素子形成領域に多数の素子を一度に形成する
が、この時の半導体基板は、同一のボンディングパッド
を有するチップ領域が多数配置される構造となってい
る。以下図３（ａ）〜（ｃ）に示した平面図、チップ領
域拡大平面図及びチップのボンディングパッド部の拡大
断面図を参照して説明する。
【０００３】半導体基板１の素子形成領域２内の複数の
チップ領域１０には、素子を構成するボンディングパッ
ド１１が形成されている。このボンディングパッド１１
は、半導体基板１上の酸化膜等からなる絶縁膜３の上
に、チタン膜５と白金膜６及び金膜７を形成したのちパ
ターニングして形成される。この時チタン膜５は接着
剤、白金膜６は上層の金が下層へ拡散することを防ぐバ
リアの役目をする。
チップ領域１０には、素子を構成するボンディングパッ
ド１１が形成されている。このボンディングパッド１１
は、半導体基板１上の酸化膜等からなる絶縁膜３の上
に、チタン膜５と白金膜６及び金膜７を形成したのちパ
ターニングして形成される。この時チタン膜５は接着
剤、白金膜６は上層の金が下層へ拡散することを防ぐバ
リアの役目をする。
【０００４】次に、このボンディングパッド部における
ボンディング強度の検査方法を図４を併用して説明す
る。先ず半導体基板１から個々のチップ１２を分離す
る。次いでマウントアイランド１３にチップ１２をダイ
マウントし、その後金属のワイヤー１４を用いチップの
ボンディングパッド１１と外部端子１５をワイヤーボン
ドする。
ボンディング強度の検査方法を図４を併用して説明す
る。先ず半導体基板１から個々のチップ１２を分離す
る。次いでマウントアイランド１３にチップ１２をダイ
マウントし、その後金属のワイヤー１４を用いチップの
ボンディングパッド１１と外部端子１５をワイヤーボン
ドする。
【０００５】このように加工されたものをプッシュプル
ゲージの先端につり針状の金具をつけ、ワイヤーを引っ
張り上げて強度を検査するプル法やチップ電極上のワイ
ヤ圧着部をチップ表面と水平方向に荷重をあたえるシェ
ア法によってチップ電極の強度を検査していた。
ゲージの先端につり針状の金具をつけ、ワイヤーを引っ
張り上げて強度を検査するプル法やチップ電極上のワイ
ヤ圧着部をチップ表面と水平方向に荷重をあたえるシェ
ア法によってチップ電極の強度を検査していた。
【０００６】このボンディング強度検査を正確に実施す
るための自動試験装置としては、例えば特開昭６１−１
６８２３５号公報にて提案されている。
るための自動試験装置としては、例えば特開昭６１−１
６８２３５号公報にて提案されている。
【０００７】
【発明が解決しようとする課題】上述した従来の半導体
基板では、ボンディング強度を検査するためには、チッ
プ分離し、ワイヤーボンディングを行うことが必要であ
り、その為の製作費用や製作日数を必要とするためコス
トが高くなるという問題点があった。
基板では、ボンディング強度を検査するためには、チッ
プ分離し、ワイヤーボンディングを行うことが必要であ
り、その為の製作費用や製作日数を必要とするためコス
トが高くなるという問題点があった。
【０００８】また、半導体装置の品種毎にボンディング
パッドの面積が異なるため上記の方法による検査では、
ボンディングパッド面積が大きい方が強度が大きくな
り、従ってボンディングパッドの電極と下地との密着性
を定常的に管理するには不都合であった。
パッドの面積が異なるため上記の方法による検査では、
ボンディングパッド面積が大きい方が強度が大きくな
り、従ってボンディングパッドの電極と下地との密着性
を定常的に管理するには不都合であった。
【０００９】更に、素子が形成された半導体基板自体を
商品とする場合は、チップに分離することができないた
め、ボンディング強度の検査が不可能であった。
商品とする場合は、チップに分離することができないた
め、ボンディング強度の検査が不可能であった。
【００１０】
【課題を解決するための手段】本発明の半導体基板は、
素子形成領域にボンディングパッドが形成された半導体
基板において、前記素子形成領域外に設けられ、前記ボ
ンディングパッドと同一工程により絶縁膜上に順次設け
られたチタン膜と白金膜と金膜とからなる面積の異なる
複数の検査用パッドを備えているものである。
素子形成領域にボンディングパッドが形成された半導体
基板において、前記素子形成領域外に設けられ、前記ボ
ンディングパッドと同一工程により絶縁膜上に順次設け
られたチタン膜と白金膜と金膜とからなる面積の異なる
複数の検査用パッドを備えているものである。
【００１１】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は本発明の一実施例の平面図である。
説明する。図１は本発明の一実施例の平面図である。
【００１２】図１において、Ｓｉ等からなる半導体基板
１の素子形成領域２には、チップ領域ごとに素子やボン
ディングパッド等が形成されているが、この素子形成領
域２の外側、すなわち半導体基板１の縁部には、ボンデ
ィングパッドと同一工程により面積の異なる複数の検査
用パッド４が設けられている。図２（ａ），（ｂ）はこ
の検査用パッドの平面図及びＡ−Ａ線断面図である。
１の素子形成領域２には、チップ領域ごとに素子やボン
ディングパッド等が形成されているが、この素子形成領
域２の外側、すなわち半導体基板１の縁部には、ボンデ
ィングパッドと同一工程により面積の異なる複数の検査
用パッド４が設けられている。図２（ａ），（ｂ）はこ
の検査用パッドの平面図及びＡ−Ａ線断面図である。
【００１３】検査用パッド４は、半導体基板１上に酸化
膜等の絶縁膜３を介し、チタン膜２、白金膜３、金膜４
を形成しパターニングするボンディングパッドと同一製
造工程にて形成する。この図における検査用パッドの４
ａ〜４ｆの面積は、例えば１０×１０〜３００×３００
μｍ2 の６種類としている。
膜等の絶縁膜３を介し、チタン膜２、白金膜３、金膜４
を形成しパターニングするボンディングパッドと同一製
造工程にて形成する。この図における検査用パッドの４
ａ〜４ｆの面積は、例えば１０×１０〜３００×３００
μｍ2 の６種類としている。
【００１４】このようにして形成された検査用パッドの
強度を調べるには、これらのパッド４ａ〜４ｆ上に粘着
テープを一定の加重、温度条件で貼り付ける。そして一
気にテープをひかはがすピーリングテストを行い、検査
用パッドが基板に残っているか、あるいはテープ側に付
いているかをみてその強度をチェックする。
強度を調べるには、これらのパッド４ａ〜４ｆ上に粘着
テープを一定の加重、温度条件で貼り付ける。そして一
気にテープをひかはがすピーリングテストを行い、検査
用パッドが基板に残っているか、あるいはテープ側に付
いているかをみてその強度をチェックする。
【００１５】本実施例では検査用ボンディングパッドを
６種類形成しているが、例えば本チップのボンディング
パッドが１００×１００μｍ2 のとき、ピーリングテス
トで１００×１００μｍ2 以下の検査用パッドがはがれ
ても１００×１００μｍ2 以上のパッドがはがれなけれ
ばその半導体基板のボンディング強度のテストは合格と
なる。また、本チップのボンディングパッドが３０×３
０μｍ2 の時上記のピーリングテスト結果であればその
半導体基板は不合格と判定できる。
６種類形成しているが、例えば本チップのボンディング
パッドが１００×１００μｍ2 のとき、ピーリングテス
トで１００×１００μｍ2 以下の検査用パッドがはがれ
ても１００×１００μｍ2 以上のパッドがはがれなけれ
ばその半導体基板のボンディング強度のテストは合格と
なる。また、本チップのボンディングパッドが３０×３
０μｍ2 の時上記のピーリングテスト結果であればその
半導体基板は不合格と判定できる。
【００１６】ボンディング強度はパッドの面積に比例す
る。半導体装置は品種毎にボンディングパッドの面積が
異なるため、上述の方法を用いることにより品種固有の
ボンディングパッド（電極）形状に左右されることな
く、半導体基板毎のボンディング強度の比較が可能とな
る。従って、このボンディングパッド強度のチェック
は、絶縁膜とチタン膜間、あるいはチタン膜と白金膜間
等の密着性や、その要因となる製造工程中の汚染、各層
の膜質等の、監視可能な製造ラインモニターとして利用
できる。
る。半導体装置は品種毎にボンディングパッドの面積が
異なるため、上述の方法を用いることにより品種固有の
ボンディングパッド（電極）形状に左右されることな
く、半導体基板毎のボンディング強度の比較が可能とな
る。従って、このボンディングパッド強度のチェック
は、絶縁膜とチタン膜間、あるいはチタン膜と白金膜間
等の密着性や、その要因となる製造工程中の汚染、各層
の膜質等の、監視可能な製造ラインモニターとして利用
できる。
【００１７】
【発明の効果】以上説明したように、本発明は、チップ
に分離することなしにボンディングパッドの強度検査が
できるため、製作費用や、製作日数の削減ができるとい
う効果がある。
に分離することなしにボンディングパッドの強度検査が
できるため、製作費用や、製作日数の削減ができるとい
う効果がある。
【００１８】また、半導体装置の品種毎にボンディング
パッドの面積が違っている場合、ボンディグ強度はボン
ディングパッドの面積に影響を受けるため、従来の検査
方法は半導体基板製造ラインのボンディング強度管理に
は不都合であった。しかし、本発明のように検査用パッ
ドを全部の半導体基板に形成することにより、製造ライ
ンの定常管理が可能となる。
パッドの面積が違っている場合、ボンディグ強度はボン
ディングパッドの面積に影響を受けるため、従来の検査
方法は半導体基板製造ラインのボンディング強度管理に
は不都合であった。しかし、本発明のように検査用パッ
ドを全部の半導体基板に形成することにより、製造ライ
ンの定常管理が可能となる。
【００１９】更に、チップに分離し、組立加工後商品化
する半導体装置ではなく、半導体基板自体を商品とする
場合でもボンディング強度の検査が実施できるため、半
導体基板でのボンディング強度保証が可能となる。
する半導体装置ではなく、半導体基板自体を商品とする
場合でもボンディング強度の検査が実施できるため、半
導体基板でのボンディング強度保証が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例の平面図。
【図２】実施例における検査用パッドの平面図及び断面
図。
図。
【図３】従来の半導体基板の平面図、チップ領域の平面
図及びボンディグパッド部の断面図。
図及びボンディグパッド部の断面図。
【図４】ボンディング強度の検査方法を説明するための
断面図。
断面図。
１ 半導体基板 ２ 素子形成領域 ３ 絶縁膜 ４ 検査用パッド ５ チタン膜 ６ 白金膜 ７ 金膜 １０ チップ領域 １１ ボンディングパッド １２ チップ １３ マウントアイランド １４ ワイヤー １５ 外部端子
Claims (1)
- 【請求項１】 素子形成領域にボンディングパッドが形
成された半導体基板において、前記素子形成領域外に設
けられ、前記ボンディングパッドと同一工程により絶縁
膜上に順次設けられたチタン膜と白金膜と金膜とからな
る面積の異なる複数の検査用パッドを備えていることを
特徴とする半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5243426A JPH07106390A (ja) | 1993-09-30 | 1993-09-30 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5243426A JPH07106390A (ja) | 1993-09-30 | 1993-09-30 | 半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106390A true JPH07106390A (ja) | 1995-04-21 |
Family
ID=17103700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5243426A Pending JPH07106390A (ja) | 1993-09-30 | 1993-09-30 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106390A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499167B1 (ko) * | 1997-12-19 | 2005-09-30 | 삼성전자주식회사 | 웨이퍼 상에 형성된 소정의 막의 접착력을 분석하는 테이프 |
| KR100954921B1 (ko) * | 2007-12-26 | 2010-04-27 | 주식회사 동부하이텍 | 수직형 반도체 소자의 백메탈층 필링 테스트 방법 |
| CN113782463A (zh) * | 2021-08-24 | 2021-12-10 | 芯盟科技有限公司 | 一种键合强度的测试方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6037125A (ja) * | 1983-08-09 | 1985-02-26 | Nec Corp | 化合物半導体素子の電極形成方法 |
| JPH0330354A (ja) * | 1989-06-27 | 1991-02-08 | Mitsubishi Electric Corp | 半導体装置の評価方法 |
| JPH0547830A (ja) * | 1991-08-20 | 1993-02-26 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1993
- 1993-09-30 JP JP5243426A patent/JPH07106390A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6037125A (ja) * | 1983-08-09 | 1985-02-26 | Nec Corp | 化合物半導体素子の電極形成方法 |
| JPH0330354A (ja) * | 1989-06-27 | 1991-02-08 | Mitsubishi Electric Corp | 半導体装置の評価方法 |
| JPH0547830A (ja) * | 1991-08-20 | 1993-02-26 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499167B1 (ko) * | 1997-12-19 | 2005-09-30 | 삼성전자주식회사 | 웨이퍼 상에 형성된 소정의 막의 접착력을 분석하는 테이프 |
| KR100954921B1 (ko) * | 2007-12-26 | 2010-04-27 | 주식회사 동부하이텍 | 수직형 반도체 소자의 백메탈층 필링 테스트 방법 |
| CN113782463A (zh) * | 2021-08-24 | 2021-12-10 | 芯盟科技有限公司 | 一种键合强度的测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6043564A (en) | Semiconductor device having ball-bonded pads | |
| US5478779A (en) | Electrically conductive projections and semiconductor processing method of forming same | |
| US5456404A (en) | Method of testing semiconductor chips with reusable test package | |
| US6159826A (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
| JPH08306751A (ja) | 半導体デバイスの製造方法 | |
| US6291835B1 (en) | Semiconductor device | |
| US6339337B1 (en) | Method for inspecting semiconductor chip bonding pads using infrared rays | |
| JPH07106390A (ja) | 半導体基板 | |
| JPS61156748A (ja) | テスト構造体 | |
| JPH0737929A (ja) | 半導体集積回路装置 | |
| JPS62261139A (ja) | 半導体装置 | |
| JPH02184043A (ja) | 半導体装置の製造方法 | |
| JPH0439950A (ja) | 半導体装置 | |
| KR100378093B1 (ko) | 반도체 패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPH08172159A (ja) | 半導体集積回路装置の製造方法、それに用いるウエハ搬送治具および半導体集積回路装置 | |
| JPH10173015A (ja) | 半導体装置およびその製造方法 | |
| JPH05315404A (ja) | Ｔａｂ用半導体基板 | |
| US20050196900A1 (en) | Substrate protection system, device and method | |
| JPH0621175A (ja) | 半導体装置用テストチップ | |
| JPH0330354A (ja) | 半導体装置の評価方法 | |
| JPH03228345A (ja) | 半導体素子チップ及びその素子チップの検査方法 | |
| KR19980030400A (ko) | 이상범프의 본딩패드를 제거하는 범프 형성방법 | |
| JPH0358426A (ja) | Ｔａｂ方式半導体装置 | |
| JPH09232400A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970114 |