JP2506848B2 - 半導体装置の検査方法 - Google Patents
半導体装置の検査方法Info
- Publication number
- JP2506848B2 JP2506848B2 JP28790387A JP28790387A JP2506848B2 JP 2506848 B2 JP2506848 B2 JP 2506848B2 JP 28790387 A JP28790387 A JP 28790387A JP 28790387 A JP28790387 A JP 28790387A JP 2506848 B2 JP2506848 B2 JP 2506848B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- semiconductor element
- lead frame
- pressure
- broken
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造工程、特に抜き取り検査に
よって、半導体素子をリードフレームに鑞付けする工程
の良否を判断し、それにより、良品のみを次工程に送り
込み、半導体装置の品質と製造歩留の安定化を目的とす
るものである。
よって、半導体素子をリードフレームに鑞付けする工程
の良否を判断し、それにより、良品のみを次工程に送り
込み、半導体装置の品質と製造歩留の安定化を目的とす
るものである。
従来の技術 従来、リードフレームに半導体素子を鑞材を用いて接
着した半導体装置の鑞付けの状態を見るためにＸ線透視
によるボイドの観察、抜き取り検査による鑞材の厚みチ
ェックなどがあったが、機械的強度のチェックが不十分
であった。
着した半導体装置の鑞付けの状態を見るためにＸ線透視
によるボイドの観察、抜き取り検査による鑞材の厚みチ
ェックなどがあったが、機械的強度のチェックが不十分
であった。
発明が解決しようとする問題点 しかし、鑞付けの機械的強度は半導体装置のパワーサ
イクルテストなどの品質上の問題や、熱抵抗不良などの
製造歩留の低下と強い関係があり、製造工程においてで
きるだけ前の工程で鑞付けの状態の機械的強度を検査す
ることが必要である。
イクルテストなどの品質上の問題や、熱抵抗不良などの
製造歩留の低下と強い関係があり、製造工程においてで
きるだけ前の工程で鑞付けの状態の機械的強度を検査す
ることが必要である。
問題点を解決するための手段 そこで、本発明は、リードフレームに半導体素子を鑞
付けした直後にその鑞付けの状態の機械的強度の検査を
行うもので、そのリードフレームに対し、半導体素子を
接着した面と反対面から圧力を加え、同リードフレーム
を塑性変形させて、半導体素子もしくはリードフレーム
と半導体素子の接着部を破壊させ、その破壊箇所からリ
ードフレームへの半導体素子の接着を検査する工程をそ
なえたものである。
付けした直後にその鑞付けの状態の機械的強度の検査を
行うもので、そのリードフレームに対し、半導体素子を
接着した面と反対面から圧力を加え、同リードフレーム
を塑性変形させて、半導体素子もしくはリードフレーム
と半導体素子の接着部を破壊させ、その破壊箇所からリ
ードフレームへの半導体素子の接着を検査する工程をそ
なえたものである。
作用 本発明によると、鑞付けの部の接着が完全であれば、
半導体素子が破損し、また、接着が不完全であれば、同
半導体素子は破損せずに剥離するので、これらの状況に
よって、接着状態の良否を検査することが可能であり、
この検査を抜き取り実施することで、工程の安定度を判
定することができる。
半導体素子が破損し、また、接着が不完全であれば、同
半導体素子は破損せずに剥離するので、これらの状況に
よって、接着状態の良否を検査することが可能であり、
この検査を抜き取り実施することで、工程の安定度を判
定することができる。
実施例 第１図は本発明の実施例を概要的に示す断面図であ
る。この検査方法を詳しくのべると、半導体素子１を鑞
材２によってリードフレーム３に接着したのち、加圧手
段による加圧力４をくわえる。このとき、リードフレー
ム３を保持台５によって支える。リードフレーム３の半
導体素子１を接着した面と反対側から圧力を加えてリー
ドフレーム３を塑性変形させて半導体素子１もしくはリ
ードフレーム３と半導体素子１との接着部を破壊させ
る。第２図に良い鑞付けの状態での破壊の様子を示す。
このようにリードフレーム３と半導体素子１の鑞付けの
状態が良いと加圧破壊後において半導体素子１が破壊し
ている。第３図に悪い鑞付けの状態での破壊の様子を示
す。このようにリードフレーム３と半導体素子１の鑞付
けの状態が悪いと加圧破壊後において半導体素子１が鑞
材２から剥離する。半導体素子が破壊されずに剥離した
ときの面積を計量すると、面積比と製品の安定性には相
関性がある。
る。この検査方法を詳しくのべると、半導体素子１を鑞
材２によってリードフレーム３に接着したのち、加圧手
段による加圧力４をくわえる。このとき、リードフレー
ム３を保持台５によって支える。リードフレーム３の半
導体素子１を接着した面と反対側から圧力を加えてリー
ドフレーム３を塑性変形させて半導体素子１もしくはリ
ードフレーム３と半導体素子１との接着部を破壊させ
る。第２図に良い鑞付けの状態での破壊の様子を示す。
このようにリードフレーム３と半導体素子１の鑞付けの
状態が良いと加圧破壊後において半導体素子１が破壊し
ている。第３図に悪い鑞付けの状態での破壊の様子を示
す。このようにリードフレーム３と半導体素子１の鑞付
けの状態が悪いと加圧破壊後において半導体素子１が鑞
材２から剥離する。半導体素子が破壊されずに剥離した
ときの面積を計量すると、面積比と製品の安定性には相
関性がある。
本発明による検査を行い、加圧破壊後における半導体
素子の鑞材からの剥離面積比に対するパワーサイクルテ
スト（ΔTj＝90℃,on/off＝５分/5分）の結果を第４図
に、剥離面積比に対する製造歩留、熱抵抗不良率を第５
図に示す。
素子の鑞材からの剥離面積比に対するパワーサイクルテ
スト（ΔTj＝90℃,on/off＝５分/5分）の結果を第４図
に、剥離面積比に対する製造歩留、熱抵抗不良率を第５
図に示す。
発明の効果 このように本発明法による検査方法を用いる事によ
り、できるだけ前の工程でリードフレームと半導体素子
の鑞材による接着の検査ができ、品質と製造歩留の安定
化を図ることが可能となる。
り、できるだけ前の工程でリードフレームと半導体素子
の鑞材による接着の検査ができ、品質と製造歩留の安定
化を図ることが可能となる。
第１図は本発明法によるリードフレームと半導体素子の
鑞付けによる接着の検査方法を示す概要断面図、第２図
はこの検査法による良い鑞付けの場合の破壊部の様子を
示す要部断面図、第３図は同じく悪い鑞付けの場合の破
壊部の様子を示す要部断面図、第４図は本発明による検
査を行い、加圧破壊後における半導体素子の鑞材からの
剥離面積比に対するパワーサイクルテストの結果特性
図、第５図は剥離面積比に対する製造歩留、熱抵抗不良
率を示す特性図である。 １……半導体素子、２……鑞材、３……リードフレー
ム、４……加圧力、５……保持台。
鑞付けによる接着の検査方法を示す概要断面図、第２図
はこの検査法による良い鑞付けの場合の破壊部の様子を
示す要部断面図、第３図は同じく悪い鑞付けの場合の破
壊部の様子を示す要部断面図、第４図は本発明による検
査を行い、加圧破壊後における半導体素子の鑞材からの
剥離面積比に対するパワーサイクルテストの結果特性
図、第５図は剥離面積比に対する製造歩留、熱抵抗不良
率を示す特性図である。 １……半導体素子、２……鑞材、３……リードフレー
ム、４……加圧力、５……保持台。
Claims (1)
- 【請求項１】リードフレームに半導体素子を鑞材を用い
て接着したのち、前記リードフレームに前記半導体素子
を接着した面と反対面から圧力を加え、同リードフレー
ムを塑性変形させて半導体素子もしくはリードフレーム
と半導体素子の接着部を破壊させ、その破壊箇所からリ
ードフレームへの半導体素子の接着の検査をすることを
特徴とする半導体装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28790387A JP2506848B2 (ja) | 1987-11-13 | 1987-11-13 | 半導体装置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28790387A JP2506848B2 (ja) | 1987-11-13 | 1987-11-13 | 半導体装置の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01128539A JPH01128539A (ja) | 1989-05-22 |
| JP2506848B2 true JP2506848B2 (ja) | 1996-06-12 |
Family
ID=17723212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28790387A Expired - Lifetime JP2506848B2 (ja) | 1987-11-13 | 1987-11-13 | 半導体装置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2506848B2 (ja) |
-
1987
- 1987-11-13 JP JP28790387A patent/JP2506848B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01128539A (ja) | 1989-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100691034B1 (ko) | 다이싱 방법, 집적 회로 소자의 검사 방법, 기판 유지장치 및 점착 필름 | |
| JPH04226046A (ja) | 電子チップの非破壊電気検査方法 | |
| US3650454A (en) | Device for bonding with a compliant medium | |
| JPH0582616A (ja) | バーンイン試験用に回路チツプと一時キヤリアとの間の接続を行うための方法及び装置 | |
| JP2506848B2 (ja) | 半導体装置の検査方法 | |
| WO1998047175A1 (fr) | Procede de fabrication de dispositif et composant semiconducteurs | |
| US20040212386A1 (en) | Method of testing FPC bonding yield and FPC having testing pads thereon | |
| JPH0121620B2 (ja) | ||
| JP3915317B2 (ja) | 電子部品の実装方法 | |
| JP3055193B2 (ja) | 回路の接続方法及び液晶装置の製造方法 | |
| US4004726A (en) | Bonding of leads | |
| JP2961825B2 (ja) | 液晶装置の製造方法 | |
| JPH0829307A (ja) | 半導体素子の接着強度測定方法及びその装置 | |
| JPH07211758A (ja) | 半導体装置の製造方法 | |
| JP2000100873A (ja) | ベアチップ実装方法 | |
| TWI299400B (en) | Method of bump test | |
| JPS60206143A (ja) | 半導体装置の製造方法 | |
| JPH10120474A (ja) | アルミニウムとセラミックスとの接合方法 | |
| JP3197884B2 (ja) | 実装方法 | |
| JPH04214652A (ja) | 半導体基板の検査方法 | |
| Harman | Non-destructive tests used to insure the integrity of semiconductor devices with emphasis on passive acoustic techniques | |
| JP3316472B2 (ja) | 電気素子の接続方法及び液晶パネルの製造方法 | |
| JPS6112040A (ja) | 半導体装置の検査方法 | |
| JPH02230799A (ja) | グリーンシート上のパターンショート検査方法 | |
| JP2000323526A (ja) | 電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 12 |