JP2650364B2 - Ｓｏｉ基板の検査方法 - Google Patents
Ｓｏｉ基板の検査方法Info
- Publication number
- JP2650364B2 JP2650364B2 JP63275353A JP27535388A JP2650364B2 JP 2650364 B2 JP2650364 B2 JP 2650364B2 JP 63275353 A JP63275353 A JP 63275353A JP 27535388 A JP27535388 A JP 27535388A JP 2650364 B2 JP2650364 B2 JP 2650364B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- soi substrate
- unbonded
- mirror
- inspection method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔概要〕 SOI基板の検査方法に係り，特に基板張り合わせ技術
により作製したSOI基板の検査方法に関し， 1mm以下の寸法の未接着領域を非破壊的に検出する方
法を目的とし， 少なくとも該SOI基板の片面が鏡面状態となるように
して，該片面に形成される該未接着領域に対応する凹凸
を光学的手段により検出するSOI基板の検査方法により
構成する。
により作製したSOI基板の検査方法に関し， 1mm以下の寸法の未接着領域を非破壊的に検出する方
法を目的とし， 少なくとも該SOI基板の片面が鏡面状態となるように
して，該片面に形成される該未接着領域に対応する凹凸
を光学的手段により検出するSOI基板の検査方法により
構成する。
本発明はSOI基板（絶縁膜上半導体層を有する基板）
の検査方法に係り，特に基板張り合わせ技術により作製
したSOI基板の検査方法に関する。
の検査方法に係り，特に基板張り合わせ技術により作製
したSOI基板の検査方法に関する。
基板張り合わせ技術により作製したSOI基板は半導体
層がバルク材なみの品質を持っていること，従来のLSI
プロセスに対する整合性が良好であることにより，高性
能LSI用基板として注目されている。
層がバルク材なみの品質を持っていること，従来のLSI
プロセスに対する整合性が良好であることにより，高性
能LSI用基板として注目されている。
しかしながら，接着時において，未接着領域が発生す
る場合がある。未接着領域が発生している基板は使用不
可能であるため，薄膜化工程前に選別する必要がある。
特に,1mm以下という微細な寸法の未接着領域を非破壊的
に検出する方法の開発が要望される。
る場合がある。未接着領域が発生している基板は使用不
可能であるため，薄膜化工程前に選別する必要がある。
特に,1mm以下という微細な寸法の未接着領域を非破壊的
に検出する方法の開発が要望される。
従来，基板張り合わせ技術により作製したSOI基板に
赤外線を照射し，未接着領域における赤外線の透過率の
変化を観察することにより，その透過像から未接着領域
の検出を行っていた。
赤外線を照射し，未接着領域における赤外線の透過率の
変化を観察することにより，その透過像から未接着領域
の検出を行っていた。
通常，基板材料として使用されるシリコンに対して透
過率の高い１μｍ以上の赤外線が使用されるが，赤外線
は直接観察することができないため，赤外線カメラを用
いて観察する。
過率の高い１μｍ以上の赤外線が使用されるが，赤外線
は直接観察することができないため，赤外線カメラを用
いて観察する。
現在，赤外線カメラの検出分解能は十分でなく,1mm以
下の寸法の微細な未接着領域を検出することは極めて難
しい。このため,SOI基板の作製において薄膜化後にはじ
めて未接着領域が発見されるということがあり，無駄な
工数を費やすといった問題があった。
下の寸法の微細な未接着領域を検出することは極めて難
しい。このため,SOI基板の作製において薄膜化後にはじ
めて未接着領域が発見されるということがあり，無駄な
工数を費やすといった問題があった。
本発明は、1mm以下の寸法の微細な未接着領域を薄膜
化する前に短時間でしかも非破壊的に検出する方法を提
供することを目的とする。
化する前に短時間でしかも非破壊的に検出する方法を提
供することを目的とする。
第１図は本発明の実施例であり，その図及び図中の符
号を参照しながら上記課題を解決するための手段につい
て説明する。
号を参照しながら上記課題を解決するための手段につい
て説明する。
上記課題は、基板張り合わせ技術により作製したSOI
基板の未接着領域を検出する検査方法であって、少なく
とも該SOI基板の片面が鏡面状態となるようにして、該
未接着領域に対応して該片面に形成される凹凸を光学的
手段により検出するSOI基板の検査方法によって解決さ
れる。
基板の未接着領域を検出する検査方法であって、少なく
とも該SOI基板の片面が鏡面状態となるようにして、該
未接着領域に対応して該片面に形成される凹凸を光学的
手段により検出するSOI基板の検査方法によって解決さ
れる。
本発明は，未接着領域４が存在するとそれに対応して
その上部の表面半導体層３の表面が変形し起伏の極めて
ゆるやかな凹凸が形成され，しかもかかる変形はその後
の鏡面研磨によっても消失しないという知見に基づいて
いる。
その上部の表面半導体層３の表面が変形し起伏の極めて
ゆるやかな凹凸が形成され，しかもかかる変形はその後
の鏡面研磨によっても消失しないという知見に基づいて
いる。
この変形領域は未接着領域４より広くなるので未接着
領域４の寸法が小さい場合は検出上有利である。一方，
この凹凸の差は未接着領域４の厚さよりもはるかに小さ
くなるので変形は極めてなだらかなものとなる。かかる
変形は通常の触針を用いるタリステップによる凹凸測定
では検出が難しいが，光学的手段を用いれば検出が可能
となる。
領域４の寸法が小さい場合は検出上有利である。一方，
この凹凸の差は未接着領域４の厚さよりもはるかに小さ
くなるので変形は極めてなだらかなものとなる。かかる
変形は通常の触針を用いるタリステップによる凹凸測定
では検出が難しいが，光学的手段を用いれば検出が可能
となる。
この場合，レーザ光を用いる光干渉式凹凸測定は検出
感度があまり高くないが，未接着領域４を有するSOI基
板１の表面半導体層の表面を鏡面研磨する時は，いわゆ
る魔鏡が形成され，その魔鏡の像を観察することにより
検出感度を高くすることができる。かくして,1mm以下の
微細な寸法の未接着領域の検出が可能となる。
感度があまり高くないが，未接着領域４を有するSOI基
板１の表面半導体層の表面を鏡面研磨する時は，いわゆ
る魔鏡が形成され，その魔鏡の像を観察することにより
検出感度を高くすることができる。かくして,1mm以下の
微細な寸法の未接着領域の検出が可能となる。
第１図は本発明の実施例である。
第１図（ａ）及び（ｂ）は張り合わせ技術によるSOI
基板の作製の工程を示し，未接着領域の存在を模式的に
示している。
基板の作製の工程を示し，未接着領域の存在を模式的に
示している。
第１図（ｃ）はその未接着領域を光学的に検出する方
法を説明する図である。
法を説明する図である。
以下，第１図（ａ）乃至（ｃ）を参照しながら本発明
の実施例について説明する。
の実施例について説明する。
第１図（ａ）参照 厚さ600μｍ程度のシリコン単結晶からなる第１の半
導体基板11の表面を熱酸化して，厚さ約１μｍの第１の
絶縁層12を形成する。
導体基板11の表面を熱酸化して，厚さ約１μｍの第１の
絶縁層12を形成する。
厚さ600μｍ程度のシリコン単結晶からなる第２の半
導体基板21の表面を熱酸化して，厚さ約１μｍの第２の
絶縁層22を形成する。
導体基板21の表面を熱酸化して，厚さ約１μｍの第２の
絶縁層22を形成する。
第１の絶縁層12と第２の絶縁層22を向かい合わせて接
触させる。
触させる。
第１図（ｂ）参照 800℃,5分の熱処理により第１の絶縁層12と第２の絶
縁層22を接合し，絶縁層２を形成することにより，第１
の半導体基板11と第２の半導体基板21を一体化してSOI
基板１を形成する。絶縁層２の中には例えば500μｍ程
度の寸法の未接着領域４が存在する。
縁層22を接合し，絶縁層２を形成することにより，第１
の半導体基板11と第２の半導体基板21を一体化してSOI
基板１を形成する。絶縁層２の中には例えば500μｍ程
度の寸法の未接着領域４が存在する。
第２の半導体基板21の露出している面を平盤上で鏡面
研磨して表面半導体層３を形成する。この時，第２の半
導体基板21を研削して薄くしてから鏡面研磨してもよ
い。
研磨して表面半導体層３を形成する。この時，第２の半
導体基板21を研削して薄くしてから鏡面研磨してもよ
い。
絶縁層２の中に未接着領域４が存在すると，第２の半
導体基板21の露出している面に未接着領域４に対応する
凸状の変形が生じ，かかる変形はその面を平盤上で鏡面
研磨した後でも残存する。なぜ残存するかその理由は必
ずしも明らかでないが，次のように推定される。
導体基板21の露出している面に未接着領域４に対応する
凸状の変形が生じ，かかる変形はその面を平盤上で鏡面
研磨した後でも残存する。なぜ残存するかその理由は必
ずしも明らかでないが，次のように推定される。
平盤上で鏡面研磨している時は未接着領域４に含まれ
るガスが圧縮されて高い内圧を有している。表面半導体
層３の平面が平らに鏡面研磨されたとしても，一旦平盤
から離すと未接着領域４に含まれるガスは内圧を下げる
ように膨張するので，未接着領域４付近で表面半導体層
３は極めてわずかではあるが凸状に変形する。
るガスが圧縮されて高い内圧を有している。表面半導体
層３の平面が平らに鏡面研磨されたとしても，一旦平盤
から離すと未接着領域４に含まれるガスは内圧を下げる
ように膨張するので，未接着領域４付近で表面半導体層
３は極めてわずかではあるが凸状に変形する。
第１図（ｃ）参照 高さの差が極めて小さいなだらかな凹凸のある表面半
導体層３表面の鏡面を光学的手段により観察する。光源
５として例えば発光ダイオードを使用し，そこから出た
光をレンズ61により平行にし，表面半導体層３の表面に
入射させる。表面半導体層３の表面で反射した光はレン
ズ62を通ってテレビカメラ７に入射する。テレビカメラ
７で捕らえられた像はディスプレイ８に表示される。
導体層３表面の鏡面を光学的手段により観察する。光源
５として例えば発光ダイオードを使用し，そこから出た
光をレンズ61により平行にし，表面半導体層３の表面に
入射させる。表面半導体層３の表面で反射した光はレン
ズ62を通ってテレビカメラ７に入射する。テレビカメラ
７で捕らえられた像はディスプレイ８に表示される。
ところで，未接着領域４に対応する表面半導体層３の
表面の凸状の部分で反射する光は他の平坦な部分で反射
する光に比べて発散する傾向にあるので，テレビカメラ
７で捕らえるその部分は暗くなる。その感度は極めて高
く,10nm程度の凹凸も検出することができる。
表面の凸状の部分で反射する光は他の平坦な部分で反射
する光に比べて発散する傾向にあるので，テレビカメラ
７で捕らえるその部分は暗くなる。その感度は極めて高
く,10nm程度の凹凸も検出することができる。
かくして,1mm以下の寸法の未接着領域４が容易に検出
される。
される。
なお,SOI基板１の第１の半導体基板11側の面を鏡面研
磨して，その面を光学的手段により観察することにより
未接着領域４に対応する凹凸を検出することもできる。
磨して，その面を光学的手段により観察することにより
未接着領域４に対応する凹凸を検出することもできる。
また,SOI基板１の両面を平行平盤により同時に鏡面研
磨してもよい。
磨してもよい。
さらに，第１の半導体基板11或いは第２の半導体基板
21の露出している面が張り合わせ前に鏡面研磨されてい
る場合は，張り合わせて一体化した後あらためて鏡面研
磨する必要はなく，すぐ光学的手段により未接着領域４
に対応する凹凸を検出することができる。
21の露出している面が張り合わせ前に鏡面研磨されてい
る場合は，張り合わせて一体化した後あらためて鏡面研
磨する必要はなく，すぐ光学的手段により未接着領域４
に対応する凹凸を検出することができる。
以上説明した様に，本発明によれば,1mm以下の寸法の
未接着領域を非破壊的に短時間で検出することができる
ので，基板張り合わせ技術により作製したSOI基板に未
接着領域が発生している時，その基板を早期に選別，除
去することにより，工程の無駄を無くすことができる。
未接着領域を非破壊的に短時間で検出することができる
ので，基板張り合わせ技術により作製したSOI基板に未
接着領域が発生している時，その基板を早期に選別，除
去することにより，工程の無駄を無くすことができる。
第１図は実施例 である。図において， １はSOI基板， 11,21はそれぞれ第１の半導体基板，第２の半導体基
板， 12,22はそれぞれ第１の絶縁層，第２の絶縁層， ２は絶縁層， ３は表面半導体層， ４は未接着領域， ５は光源， 61,62はレンズ， ７はテレビカメラ， ８はディスプレイ を表す。
板， 12,22はそれぞれ第１の絶縁層，第２の絶縁層， ２は絶縁層， ３は表面半導体層， ４は未接着領域， ５は光源， 61,62はレンズ， ７はテレビカメラ， ８はディスプレイ を表す。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/66 Ｈ０１Ｌ 21/66 Ｊ 27/12 27/12 Ｂ Ｔ
Claims (1)
- 【請求項１】基板張り合わせ技術により作製したSOI基
板の未接着領域を検出する検査方法であって、 少なくとも該SOI基板の片面が鏡面状態となるようにし
て、該未接着領域に対応して該片面に形成される凹凸を
光学的手段により検出することを特徴とするSOI基板の
検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63275353A JP2650364B2 (ja) | 1988-10-31 | 1988-10-31 | Ｓｏｉ基板の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63275353A JP2650364B2 (ja) | 1988-10-31 | 1988-10-31 | Ｓｏｉ基板の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02122539A JPH02122539A (ja) | 1990-05-10 |
| JP2650364B2 true JP2650364B2 (ja) | 1997-09-03 |
Family
ID=17554291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63275353A Expired - Fee Related JP2650364B2 (ja) | 1988-10-31 | 1988-10-31 | Ｓｏｉ基板の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2650364B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0346314A (ja) * | 1989-07-14 | 1991-02-27 | Sumitomo Metal Mining Co Ltd | 半導体基板の接合時又は研磨時前の処理方法 |
| JP5355928B2 (ja) * | 2008-05-09 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 貼り合わせ法による半導体基板の製造方法 |
| JP2010135451A (ja) * | 2008-12-03 | 2010-06-17 | Sumco Corp | 貼り合わせ基板のボイド検査方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5886408A (ja) * | 1981-11-18 | 1983-05-24 | Matsushita Electric Ind Co Ltd | 鏡面の微小凹凸または歪検査装置 |
| JPS6337652A (ja) * | 1986-07-31 | 1988-02-18 | Sumitomo Metal Mining Co Ltd | 半導体デバイス用基板の接着方法 |
-
1988
- 1988-10-31 JP JP63275353A patent/JP2650364B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02122539A (ja) | 1990-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7812942B2 (en) | Method for detecting surface defects on a substrate and device using said method | |
| JPH05313201A (ja) | 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法 | |
| JP2000009591A (ja) | 検査装置 | |
| KR920018961A (ko) | 박막 전하 결합 디바이스 및 그의 제조방법 | |
| US3560093A (en) | Superimposed common carrier mask inspection system | |
| JP2650364B2 (ja) | Ｓｏｉ基板の検査方法 | |
| US5007071A (en) | Method of inspecting bonded wafers | |
| US6521889B1 (en) | Dust particle inspection apparatus, and device manufacturing method using the same | |
| US20040166654A1 (en) | Panel, liquid crystal projector, image pickup device, and digital image recognition device | |
| JPH0837137A (ja) | Ｓｏｉ構造の半導体基板管理方法、識別マーク印字装置および識別マーク読取装置 | |
| US11906442B2 (en) | Foreign material inspection system of display unit | |
| JPS6130241B2 (ja) | ||
| JP2596784B2 (ja) | 貼り合わせｓｏｉ基板の検査方法 | |
| JPH0346314A (ja) | 半導体基板の接合時又は研磨時前の処理方法 | |
| JPH02191353A (ja) | 半導体基板の検査方法 | |
| JP3328975B2 (ja) | 半導体ウェーハ | |
| TW202020952A (zh) | 雷射加工方法、半導體裝置製造方法及檢查裝置 | |
| JP3068636B2 (ja) | パターン検査方法および装置 | |
| US7449284B2 (en) | Method and structure for fabricating mechanical mirror structures using backside alignment techniques | |
| JPS63103951A (ja) | ゴミ検査装置 | |
| JP2024067496A (ja) | 板状物の検査方法 | |
| JP2796661B2 (ja) | 張り合わせ半導体基板の製造方法 | |
| JPH09218162A (ja) | 表面欠陥検査装置 | |
| JP2001050904A (ja) | 少なくとも３層状の平面状物体の中間層を光学的に検査する方法 | |
| JP2739943B2 (ja) | 接合型半導体基板の検査方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |