JP5043333B2 - 親水性Ｓｉ表面と界面接合酸化物の溶解とを用いるＳｉ間擬似疎水性ウェハ接合 - Google Patents

親水性Ｓｉ表面と界面接合酸化物の溶解とを用いるＳｉ間擬似疎水性ウェハ接合 Download PDF

Info

Publication number
JP5043333B2
JP5043333B2 JP2005363874A JP2005363874A JP5043333B2 JP 5043333 B2 JP5043333 B2 JP 5043333B2 JP 2005363874 A JP2005363874 A JP 2005363874A JP 2005363874 A JP2005363874 A JP 2005363874A JP 5043333 B2 JP5043333 B2 JP 5043333B2
Authority
JP
Japan
Prior art keywords
oxide
annealing
layer
bonding
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005363874A
Other languages
English (en)
Other versions
JP2006191029A (ja
JP2006191029A5 (ja
Inventor
ジョエル・ピー・デソウザ
ジョン・エイ・オット
アレクサンダー・レズニチェック
デベンドラ・ケイ・サダナ
キャサリン・エル・シーンガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2006191029A publication Critical patent/JP2006191029A/ja
Publication of JP2006191029A5 publication Critical patent/JP2006191029A5/ja
Application granted granted Critical
Publication of JP5043333B2 publication Critical patent/JP5043333B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、一般に、半導体のウェハ接合に関し、より具体的には、異なるＳｉ表面配向を有する２つのウェハが、きれいで、実質的に如何なる界面酸化物もない接合境界面を生成するような方法で接合され、処理される、シリコン間すなわちＳｉ間のウェハ接合方法に関する。
半導体デバイス技術は、ｎＦＥＴ（すなわち、ｎチャネルＭＯＳＦＥＴ）又はｐＦＥＴ（すなわち、ｐチャネルＭＯＳＦＥＴ）のような相補型金属酸化膜半導体（ＣＭＯＳ）デバイスの性能を改善するために、ますます特殊Ｓｉベースの基板に依存している。例えば、キャリア移動度がシリコン配向に強く依存することにより、例えば、非特許文献１及び特許文献１によって説明されるような、ｎＦＥＴが（１００）配向されたＳｉ（電子移動度がより高い方向）内に形成され、ｐＦＥＴは、（１１０）配向されたＳｉ（正孔移動度がより高い方向）内に形成される、ハイブリッド配向のＳｉ基板への高い関心がもたらされた。
ハイブリッド配向基板を製造する種々の手法があるが、全てが、第１の配向（第１の半導体ウェハから生じる）を有する半導体の領域及び第２の配向（第２の半導体ウェハから生じる）を有する半導体の領域を生成するために、何らかのタイプの接合及び層伝送に関する基本的要件を共有する。
大部分のＳｉウェハ接合技術は、酸化物（又は天然の酸化物）が接合されることになるウェハ表面の両方に配置される、親水性接合を用いる。接合される境界面に酸化物が望まれるとき（例えば、シリコン・オン・インシュレータ（ＳＯＩ）基板を製造するとき）、親水性接合は適切な手法である。しかしながら、幾つかの用途では、接合境界面に酸化物層がない、Ｓｉ間の直接接合が必要とされる。例えば、特許文献２によって説明されるような、アモルファス化／テンプレート化再結晶（ＡＴＲ）法によるハイブリッド配向基板の製造は、異なる表面配向（例えば、（１１０）Ｓｉ及び（１００）Ｓｉ）を有するＳｉ表面間のきれいなＳｉ／Ｓｉ間界面を必要とする。
こうしたＳｉ間の直接接合は、通常、より一般的に用いられる親水性接合より困難であり、あまり発達していない技術である疎水性接合を用いて達成される。幾つかの理由のために、疎水性接合は、比較的難しい技術である。疎水性（Ｈで終端する）表面は、親水性のものより汚れやすく、真空環境において疎水性接合を行う選択をすることが多い。さらに、広く用いられる表面プラズマ処理は、一般的に、室温の接合が、表面酸素の導入を可能にするように開発され、該表面処理が酸化物のない接合境界面と両立しないようにした。大部分の切断プロセス（接合された層を最初に取り付けられたウェハから分離するのに用いられる）は熱で作動され、接合と同じ温度範囲で発現しはじめるので、高温における接合は、問題を引き起こすこともある。
接合中に極薄（１ｎｍ−２ｎｍ）の酸化物がウェハ表面の一方の側又は両側に存在するが（接合が親水性であることを可能にする）、接合後にこれを除去することによって消滅させ、接合境界面にＳｉ間の所望の直接接触を残す、「擬似疎水性」接合法があれば、Ｓｉ間の直接接合を非常に簡略化することができる
Ｓｉウェハ・ドーピング、Ｓｉウェハ成長（フロートゾーン（ＦＺ）法又はチョクラルスキ（Ｃｚ）法）、及びＳｉウェハ表面配向の関数として、接合されたＳｉウェハ間の埋込み酸化物層の溶解及び／又は島状化が既に考察された。非特許文献２及び非特許文献３の両方が、１１００℃から１２００℃までの範囲の温度でのＮ２アニール処理を用いるものであった。１ｎｍより厚い厚さを有する天然酸化物の溶解は不可能であり、特にＣｚウェハを用いる場合に、望ましくない酸化物の島状化が一般的であることが結論づけられた。
この島状化の例が、図１（Ａ）及び図１（Ｂ）に概略的に示される。図１（Ａ）は、島状化をもたらすアニール前の接合構造体１０の断面を示す。図１（Ａ）の接合構造体１０は、基板シリコン・ウェハ２０、接合シリコン層３０、及び境界面５０における連続的な酸化物層４０を含む。図１（Ｂ）に示されるように、アニール処理後、酸化物層４０は分裂して島６０になる。
これらの結果と対照的に、１１５０℃でのアニール処理後、ＦＺウェハにおいて境界酸化物の幾つかの単分子層を消滅させ得ることが示された。残念なことに、ＦＺウェハは、依然として非常に高価であり、処理中に比較的容易に変形し、一般的には、高抵抗基板が必要とされる場合にのみ用いられる。さらに、接合が、高真空以外のいずれかの環境において行われる場合には、界面酸化物層は、決して幾つかの単分子層のように薄くならない。
２００３年６月１７日に出願された、「Ｈｉｇｈ−ｐｅｒｆｏｒｍａｎｃｅ ＣＭＯＳ ＳＯＩ ｄｅｖｉｃｅ ｏｎ ｈｙｂｒｉｄ ｃｒｙｓｔａｌ−ｏｒｉｅｎｔｅｄ ｓｕｂｓｔｒａｔｅｓ」という名称の米国特許出願第１０／２５０，２４１号明細書 ２００３年１２月２日に出願された、「Ｐｌａｎａｒ ｓｕｂｓｔｒａｔｅ ｗｉｔｈ ｓｅｌｅｃｔｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｃｒｙｓｔａｌ ｏｒｉｅｎｔａｔｉｏｎｓ ｆｏｒｍｅｄ ｂｙ ｌｏｃａｌｉｚｅｄ ａｍｏｒｐｈｉｚａｔｉｏｎ ａｎｄ ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ ｏｆ ｓｔａｃｋｅｄ ｔｅｍｐｌａｔｅ ｌａｙｅｒｓ」という名称の米国特許出願第１０／７２５，８５０号明細書 米国特許出願番号第１０／７２５，８５０号明細書 米国特許出願番号第１０／６９６，６３４号明細書 Ｍ．Ｙａｎｇ他著、「Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ ＣＭＯＳ Ｆａｂｒｉｃａｔｅｄ ｏｎ Ｈｙｂｒｉｄ Ｓｕｂｓｔｒａｔｅ ｗｉｔｈ Ｄｉｆｆｅｒｅｎｔ Ｃｒｙｓｔａｌ Ｏｒｉｅｎｔａｔｉｏｎｓ」、ＩＥＤＭ ２００３ Ｐａｐｅｒ １８．７ Ｐ．ＭｃＣａｎｎ他著、「Ａｎ ｉｎｖｅｓｔｉｇａｔｉｏｎ ｉｎｔｏ ｉｎｔｅｒｆａｃｉａｌ ｏｘｉｄｅ ｉｎ ｄｉｒｅｃｔ ｓｉｌｉｃｏｎ ｂｏｎｄｉｎｇ」、Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗａｆｅｒ Ｂｏｎｄｉｎｇに関する第６回国際シンポジウム、Ｓａｎ Ｆｒａｎｃｉｓｃｏ、２００１年９月２日−７日 Ｋ．Ｙ．Ａｈｎ他著、「Ｓｔａｂｉｌｉｔｙ ｏｆ ｉｎｔｅｒｆａｃｉａｌ ｏｘｉｄｅ ｌａｙｅｒｓ ｄｕｒｉｎｇ ｓｉｌｉｃｏｎ ｗａｆｅｒ ｂｏｎｄｉｎｇ」、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．６５ ５６１（１９８９年） Ｑ．Ｙ．Ｔｏｎｇ及びＵ．Ｇｏｓｅｌｅ著、「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ Ｓｃｉｎｅｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ」、Ｊｏｈｎ Ｗｉｌｅｙ（Ｎｅｗ Ｙｏｒｋ、１９９９年）
上記に鑑みて、接合後にＳｉ間界面に残っている極薄界面酸化物を除去する方法を有することが望ましい。より具体的には、Ｓｉ間の親水性ウェハ接合後に残っている極薄界面酸化物を除去し、疎水性接合で達成されるものに匹敵する特性を有するＳｉ間の接合境界面を形成する方法を有することが望ましい。
本発明の目的は、Ｓｉ間の親水性ウェハ接合後に残っている極薄界面酸化物（約０．５ｎｍから約４ｎｍまでのオーダーの）を除去する方法を提供することであり、これにより親水性接合の利便性に見合った、疎水性接合を用いて達成されるものに匹敵するＳｉ間界面の形成が可能になる。
本発明の別の目的は、２つのシリコン含有半導体材料間の接合境界面に配置された望ましくない材料を薄くするか又はこれを除去する方法を提供することである。
本発明の更に別の目的は、Ｓｉ間界面が、酸化物を含んでいず、親水性接合によって形成されるＳｉ層・Ｓｉウェハ間の接合ウェハ対を形成する方法を提供することである。
本発明の第１に述べられた目的は、極薄酸化物層を含むＳｉ間の接合境界面が、酸化物を溶かすのに十分長い時間（例えば、１分間から２４時間まで）、高温雰囲気（例えば、１２００℃から１４００℃まで）でアニールされる、酸化物溶解プロセスによって達成される。具体的には、極薄酸化物層によって分離される第１のＳｉ材料及び第２の材料を含む接合構造体が提供され、次にこの接合構造体が、酸化物を溶かすのに十分であるが、Ｓｉ材料を溶かすには十分でない温度でアニールされる。
Ｓｉ間の接合境界面における極薄酸化物層は、一般に、約２ｎｍから約３ｎｍまでの初期厚さを有する。酸化物層は、天然の酸化シリコン、化学酸化物（例えば、湿式化学洗浄（ｗｅｔ ｃｈｅｍｉｃａｌ ｃｌｅａｎ）によって生成されたような）、熱成長された酸化物、化学気相成長法によって堆積された酸化物、又はプラズマ処理の結果として形成された酸化物を含む（又はこれらから得る）ことができる。
本発明のより多くの一般的な目的に関して、類似したアニール処理を用いて、２つのシリコン含有半導体材料間の接合境界面に配置された望ましくない材料を薄くするか、又はこれを除去することができる。例えば、類似したアニール処理を用いて、２つのＳｉＧｅ層間の境界面からＯ含有材料を除去することができる。
本発明の最後の目的に関して、Ｓｉ間の境界面に酸化物がなく、さらに該Ｓｉ間の境界面が親水性Ｓｉ表面を接合することによって形成される、Ｓｉ層・Ｓｉウェハ間の接合対を形成する方法が提供される。本発明のこの実施形態のステップは、
接合されることになるＳｉ表面を有するハンドル・ウェハを選択するステップと、
接合されることになるＳｉ表面を有し、好ましくは、ドナー・ウェハ表面から所定の深さの切断面又はエッチング停止領域を含むドナー・ウェハを選択するステップと、
２つのウェハの接合面に当該技術分野に周知の洗浄及び表面処理を施し、いずれの接合面上にも約３ｎｍから５ｎｍまでより多い酸化物をもたらすことなく、該接合面を親水性のままにするステップと、
当該技術分野に周知の方法によってウェハを接合するステップと、
ドナー・ウェハの望ましくない部分を除去し、移送されたドナー・ウェハを残すステップと、
必要に応じて移送されたドナー・ウェハ層上に表面処理を行い、所定の表面仕上げ及び厚さを有する接合されたドナー・ウェハを残すステップと、
本発明の新規な酸化物溶解プロセスを実行し、接合面に残っている界面材料を除去するステップと、
を含む。
例えば、（１００）配向を有するＳｉ表面接合が（１１０）配向を有するＳｉ表面に接合されるときなど、接合境界面におけるＳｉ表面が、異なる表面配向を有するとき、Ｓｉ間の接合に関する本発明の態様は、最も有利である。
ここで、本出願に添付する図面を参照することによって、本発明をより詳細に説明する。添付図面において、同様の要素及び対応する要素は、同様の参照番号で言及される。本発明の様々な処理ステップ中の構造体を表す本発明の図面は、例証目的のために提供されるものであり、よって縮尺に合わせて描かれていないことにも注意される。
最初に、２つのシリコン表面が異なる表面配向を有する場合の、２つの接合されたシリコン表面間の界面酸化物を除去するか又はその厚さを減少させるための本発明の酸化物溶解プロセスの最初のステップ及び最後のステップの概略的な断面図を示す図２（Ａ）及び図２（Ｂ）について説明する。異なる表面配向は、例えば、Ｓｉウェハのいずれの長軸又は短軸も含むことができる。図２（Ａ）は、第１の配向を有するＳｉ層又はハンドル・ウェハ１１０と、第１の配向と異なる第２の配向を有するシリコン・オン・インシュレータ（ＳＯＩ）層１２０と、素子１１０及び１２０を分離する極薄埋込み酸化物（ボックス）層１３０とを含む開始構造体１００を示す。極薄酸化物層１３０は、典型的には、５ｎｍの厚さより薄い。次に、開始構造体１００は、本発明の酸化物溶解プロセスに曝され、酸化物のない境界面１４０と、場合によっては最初のＳｉ層１２０より薄いものになる最終的なＳｉ層１２０´とを有する図２（Ｂ）の構造体を生成する。
図３（Ａ）及び図３（Ｂ）は、接合されたシリコン表面の一方が、適度に厚い埋込み酸化物層又はハンドル・ウェハ１１１上の他の絶縁層１８０上に配置される場合の、本発明の酸化物溶解プロセスの最初のステップ及び最後のステップを示す。図３（Ａ）及び図３（Ｂ）の構造体１６０及び１７０は、図２（Ａ）及び図２（Ｂ）の構造体１００及び１５０に類似したものである。特許文献３に示されるように、図３（Ｂ）の１７０のような構造体は、特定のＡＴＲ法によってＳＯＩハイブリッド配向基板を製造するための開始基板として有用なものである。埋込み酸化物層１８０は、典型的には、約１００ｎｍから約２００ｎｍまでの厚さを有する。本発明の酸化物溶解プロセスは、層１８０を幾分薄くするが、このことは、あまり重要ではない（およそ３ｎｍの厚さの変化は、埋込み酸化物層１８０´の最初の厚さのわずかな割合でしかない）。
シリコン層又はハンドル・ウェハ１１０及びＳＯＩ層１２０の異なる表面配向は、（１００）、（１１０）、（１１１）などから選択することができる。
図４（Ａ）乃至図４（Ｅ）は、疎水性接合で達成されるものに匹敵する特性を有するＳｉ間の接合境界面を有するウェハ構造体を生成するために、どのように本発明の酸化物溶解アニール処理をＳｉ間の浸水性接合法に組み込むかを示す。図４（Ａ）は、Ｓｉ接合面１１３を有するハンドル・ウェハ１１２と、Ｓｉ接合面１１５及び任意の切断面又はエッチング停止領域１１６を有するドナー・ウェハ１１４とを示す。図４（Ｂ）は、接合面を親水性のままにし、約３ｎｍから約５ｎｍまでの厚さより薄い表面酸化物層１１７を有する、洗浄及び表面処理後の図４（Ａ）のウェハを示す。図４（Ｃ）は、接合後の図４（Ｂ）のウェハを示す。次に、結合された界面酸化物層１８２を有する接合されたウェハ対１１８が、当該技術分野に周知の接合方法を用いて生成される（例えば、各々の内容の全体が引用により本明細書に組み入れられる非特許文献４又は特許文献４を参照されたい）。図４（Ｄ）は、ドナー・ウェハの望ましくない部分を除去し、移送されたドナー・ウェハ層１８６を有する構造体１８４を残した図４（Ｃ）の構造体を示す。次に、本発明の酸化物溶解プロセスを用いて、接合境界面に残っている界面材料を除去し、酸化物のない境界面１８８を有する図４（Ｅ）の構造体を生成する。
ハンドル・ウェハ１１２及びドナー・ウェハ１１４は、表面下の絶縁層又は半導体層、或いは図４（Ａ）に図示されていない他の構造体を含むことができることに注意すべきである。必要に応じて移送されたドナー・ウェハ層１８６に表面処理を施して、所望の表面仕上げ及び厚さを有する層を残すことができ、接合後に種々のアニール処理を行って、接合強度を改善できることにも注意すべきである。
図５乃至図６は、図２乃至図４に用いられる酸化物溶解アニール処理の中間段階を示す。図５は、保護キャップ層なしで、弱酸化性アニール雰囲気において、酸化物溶解アニールが行なわれる場合であり、図６は、保護キャップ層の堆積後に、不活性アニール雰囲気において酸化物分溶解アニールが行われる場合である。
いずれにしても、本発明の酸化物溶解アニールは、約１分から約２４時間までの範囲の期間、雰囲気において、約１２００℃から約１４００℃までの範囲の温度で行われることが好ましい。アニールは、約１時間から約５時間までの範囲の期間、大気圧雰囲気において、約１３００℃から約１３３０℃までの範囲の温度で行われることがより好ましい。ランプ速度は、約０．１℃／分から約１０℃／分までの範囲であることが好ましく、この範囲の下端のランプ速度は、１２００℃より高い温度であることが好ましい。
図５（Ａ）乃至図５（Ｃ）は、保護キャップ層がない場合の本発明の酸化物溶解アニール処理を示す。図５（Ａ）は、アニール処理前の図２（Ａ）の開始構造体１００を示す。図５（Ｂ）は、酸化物のない境界面１４０、薄くされたＳｉ層１２０´、及びアニール雰囲気においてＳｉ層１２０が酸素又は他の反応種と反応した結果生じた反応層２００を有する構造体１９０を生成するために、上述の好ましい時間／温度範囲で弱酸化性雰囲気においてアニールした後の、図５（Ａ）の構造体１００を示す。次に、当該技術分野において周知のいずれかのプロセス（例えば、ＨＦ含有溶液における湿式エッチングなど）によって、一般的にＳｉＯ２からなる反応層２００を除去し、図２（Ｂ）及び図５（Ｃ）の構造体１５０を形成する。
露出したＳｉ表面に穴があくのを防止するために、一般に、微量のＯ２をアニール雰囲気内に意図的に組み込むことができる。酸素濃度を低くしすぎると、揮発性のＳｉ亜酸化物（例えば、ＳｉＯ）の形成及び脱離を介して、Ｓｉが粗くなり、穴があくことになる。雰囲気内の酸素濃度が高すぎると、厚い表面のＳｉＯ２が形成され、かなりの量のＳｉが消費される。約０．０２％から約２％までの範囲の酸素Ｏ２を添加することが、均一に非常にゆっくりと成長するＳｉＯ２層の形成を可能にし、これによりＳｉ表面が比較的滑らかに保持される。
図６（Ａ）乃至図６（Ｄ）に示されるように、保護キャップ層を用いて、本発明のアニール処理中のシリコン消費を最小にするか又は排除することができる。図６（Ａ）は、アニール前の図２（Ａ）の開始構造体１００を示す。次に、図６（Ｂ）は、保護キャップ層２１０の堆積後の図６（Ａ）の構造体１００を示す。次に、図６（Ｂ）の構造体は、上述の好ましい時間／温度範囲で不活性雰囲気又は弱酸化性雰囲気においてアニールされ、極薄酸化層１３０を溶解して除去し、酸化物のない境界面１４０、ごくわずかに薄くされたＳｉ層１２０´´、及び、場合によっては少なくとも部分的に酸化した保護キャップ層２１０´を有する、図６（Ｃ）の構造体を生成する。次に、アニール後、キャップ層２１０´が除去され、図６（Ｄ）の構造体を生成する。
保護キャップ層２１０は、一般に、熱的に安定し、下にある半導体領域に対して反応せず、アニール後に選択的に除去しやすい、１つ又はそれ以上の層の堆積された材料からなる。堆積された保護キャップ層のために好ましい材料は、ＳｉＯ２、ＳｉＮｘ、又はＳｉＯｘＮｙ、Ｓｉ（アモルファス、多結晶、又は単結晶の）を含む材料の群から選択された１つ又はそれ以上の層を含む。保護キャップ層の厚さは、約３０ｎｍから約５００ｎｍまでの範囲であることが好ましい。
高温のアニール段階のための酸化性雰囲気への必要性は、保護キャップ層を用いることによって減少される。上述のように、幾らかのＯ２が、意図的にアニール雰囲気に添加され、ＳｉＯ２（ｓ）−−ＳｉＯ（ｓ）−−ＳｉＯ（ｇ）均衡状態をＳｉＯ２（ｓ）の形成に向けて、ＳｉＯ（ｇ）脱離（ｄｅｓｏｒｐｔｉｏｎ）から遠ざかるように傾ける（このことが、エッチングをもたらし、Ｓｉ表面に穴をあける）。ＳｉＯ２及びＳｉＮｘキャップ層の両方が、酸素の吸着及び基板のＳｉ酸化の結果生じたＳｉＯの脱離を妨げることによってＳｉ表面を保護する。しかしながら、ＳｉＯ２は、雰囲気中の酸素含有種と反応し、ＳｉＯ（ｇ）及び（雰囲気中にＨ含有ガスが存在する場合には）ＳｉＯｘＨｙのような他の揮発性種を形成することができるので、ＳｉＮｘキャップ層は、ＳｉＯ２より揮発性が低い可能性が高い。しかしながら、ＳｉＮｘ層は、少なくとも幾らかの表面酸化を受けやすく、意図的に添加されたＯ２なしの雰囲気においてさえ、何らかのＳｉＯｘＮｙの形成が予想される。
幾つかの好ましい保護キャップ層が、これらの利点及び不利な点と共に以下に説明される。
（Ａ）基板／ＳｉＯ２。好ましい保護キャップ層は、（約５０ｎｍから約５００ｎｍまでのオーダーの）厚い層のＳｉＯ２を含むことができる。こうしたキャップ層は、単純であり、効果的であるという利点を有する。しかしながら、ＳｉＮｘ層は、酸素に対するより優れた拡散障壁となることができ、上述のように、酸化物キャップは、依然として薄くなりやすい。
（Ｂ）基板／ＳｉＯ２／ＳｉＮ。好ましい二層保護キャップは、（約５０ｎｍから約２００ｎｍまでのオーダーの）ＳｉＮｘ上部層と併せて（約５ｎｍから約２００ｎｍまでのオーダーの）薄いＳｉＯ２下部層を含むことができる。アニール後、希薄ＨＦ内でエッチングすることによって、ＳｉＮｘ上部層の酸化によって形成された表面ＳｉＯｘＮｙを除去することができ、高温リン酸内で、下にあるＳｉＯ２に対して残りのＳｉＮｘ上部層を容易に選択的にエッチングすることができる。しかしながら、高いアニール温度は、窒化物の上部層を有する酸化物の下部層の望ましくない混合をもたらし、ＨＦ内でも高温リン酸内でも不溶性の酸窒化Ｓｉ２Ｎ２Ｏ（又は同様の組成物の１つ）を形成することがある。この問題は、窒化物、酸化物、及び酸窒化物についてほぼ等しい速度を有するＨＦエチレン・グリコール溶液内でエッチングすることによって克服することができる。酸窒化Ｓｉ２Ｎ２Ｏと対照的に、ＳｉＮｘとＯ２の反応によって形成される表面ＳｉＯｘＮｙは、ほぼＳｉＯ２熱酸化物の速度で、希釈ＨＦにおいて容易に除去される。
（Ｃ）基板／ＳｉＯ２／Ｓｉ。好ましい二層保護キャップは、多結晶又はアモルファス・シリコンのより厚い上部層と併せて薄いＳｉＯ２下部層を含むことができる。アニール中に、堆積されたＳｉの最上部分が酸化物層に変換される。この酸化物は、ＨＦによって除去され、Ｓｉは、例えば、水酸化テトラ・メチルアンモニウム（ＴＭＡＨ）、種々の反応性イオン、及び／又はプラズマ処理等のような酸化物に対して選択的な、如何なる数のエッチングによっても除去することができる。次に、基板上の残りの薄いＳｉＯ２層をＨＦによって除去することができる。上にある多結晶のＳｉ内に酸化物が溶けた結果、期待される厚さの減少を可能にするように、下部層の厚さは、約５ｎｍから約１０ｎｍより著しく大きくなるようにする必要がある。好ましい層厚は、薄いＳｉＯ２について約２０ｎｍから約５０ｎｍまで、ポリＳｉ上部層について約１００ｎｍから約２００ｎｍまでとすることができる。
（Ｄ）基板／ＳｉＯ２／Ｓｉ／ＳｉＯ２。好ましい保護キャップは、ＳｉＯ２の上部層に続いて、多結晶又はアモルファス・シリコンの（約５０ｎｍから約１００ｎｍまでのオーダーの）より厚い上部層と併せて（約２０ｎｍから約５０ｎｍまでのオーダーの）より薄いＳｉＯ２の下部層を含むことができる。ＳｉＯ２の上部層は、必要とされるＳｉの厚さ及び酸化シリコンの量を減少させる。（ｃ）において上述されたＳｉＯ２／Ｓｉ保護キャップと同様に、ＳｉＯ２下部層を薄くしすぎないことが最も良い。
一般に、アニール雰囲気は、真空、又はＡｒ、Ｈｅ，Ｋｒ、Ｎｅ、Ｘｅ、Ｎ２、Ｏ２、Ｈ２、Ｈ含有ガス、Ｃ含有ガス、Ｆ含有ガス、Ｃｌ含有ガス、Ｓｉ含有ガス、ハロゲン含有ガス、酸素含有ガス、及びこれらの混合物を含む群から選択される少なくとも１つのガスを含むことができる。
Ｓｉ間の接合境界面の極薄酸化物層は、一般的に、約０．５ｎｍから約４ｎｍの厚さを有しており、約２ｎｍから約３ｎｍまでの範囲の厚さがより一般的である。酸化物層は、天然酸化シリコン、化学酸化物（例えば、湿式化学洗浄によって生成されるような）、熱成長された酸化物、化学気相成長によって堆積された酸化物、又はプラズマ処理の結果として形成された酸化物を含むことができる（又は、これらから得ることができる）。酸化物層はまた、シリコン及び酸素に加えて、例えば、Ｃ、Ｃｌ、Ｆ、Ｇｅ、Ｈ、Ｎ、Ｓ、Ａｓ、Ｂ、Ｐ、Ｓｂ、又はＳｎを含む１つ又はそれ以上の原子のような他の原子をさらに含むことができる。
本発明のより一般的な態様は、上述の高温アニールを用いて、２つのシリコン含有半導体材料の接合境界面に配置された望ましくない材料を除去するか、又はその厚さを減少させることに関する。望ましくない材料は、例えば、酸化シリコン、酸窒化物のような、Ｃ、Ｇｅ、Ｎ、Ｏ、又はＳｉからなる少なくとも１つの元素を含有する層を含むことができる。２つのシリコン含有半導体材料の表面結晶配向、微細構造（単結晶、多結晶、又はアモルファス）、及び組成は、同じであっても、異なっていてもよい。ＳｉＧｅ合金は、本発明の範囲内に含まれるＳｉ含有半導体材料の一例であり、他のものには、ＳｉＣ及びＳｉＧｅＣ、並びに少なくとも１つのドーパントを含む前述のＳｉ含有材料のいずれかが含まれる。
本発明の方法は、例えば、（１００）配向を有するＳｉ表面が、（１１０）配向を有するＳｉ表面に接合されるときなど、接合境界面においてＳｉ表面が異なる表面配向を有するときに最も有利になるように用いられる。本発明のより一般的な態様において、同様のアニールを用いて、２つのシリコン含有半導体材料の接合境界面に配置された望ましくない材料を除去することができる。２つのシリコン含有半導体材料の表面結晶配向、微細構造（単結晶、多結晶、又はアモルファス）、及び組成は、同じであっても、異なっていてもよい。
本発明を例証し、本発明の有効性を実証するために、次の例が提供される。
この実施例は、（１００）配向されたＳｉ層と（１１０）配向されたＳｉハンドル・ウェハとの間の接合境界面に存在する界面酸化物を除去するために、どのように本発明の方法が用いられたかを示す。界面酸化物の除去は、アニール前及びアニール後の透過型電子顕微鏡（ＴＥＭ）の画像（図７）と光反射率のデータ（図８）を比較することによって確立された。
図７（Ａ）は、（１１０）配向されたＳｉハンドル・ウェハ３２０と、１６０ｎｍの厚さを有する（１００）配向されたＳｉ層３１０と、１０００℃における２時間の接合アニール後に残っている２ｎｍ−３ｎｍの厚さを有する界面酸化物層３３０とを有する、図２（Ａ）又は図５（Ａ）の１００に類似した基板構造体３００のＴＥＭ画像を示す。Ｓｉ層３１０とＳｉハンドル・ウェハ３２０との間のハーフトーンの色対比は、これらの結晶配向の差から生じるものである。
図８（Ａ）の実線は、基板３００についての反射率対波長データを示す。４００ｎｍ−８００ｎｍの範囲の波長の振動（バルク（１００）配向されたＳｉウェハについての図８（Ｂ）の点線にない）は、埋込み酸化層の存在を示した。
次に、基板構造体３００に、以下のステップ、すなわち、
２５０℃−９５０℃、５℃／分、Ａｒ＋１．２％Ｏ２、
９５０℃−１２００℃、３℃／分、Ａｒ＋０．１３％Ｏ２、
１２００℃−１３２５℃、１℃／分、Ａｒ＋０．０６３％Ｏ２、
１３２５℃／５時間、Ａｒ＋０．０６３％Ｏ２、
１３２５℃−１２００℃、−３℃／分、Ａｒ＋０％Ｏ２、
１２００℃−４００℃、−５℃／分、Ｎ２、
を含むアニールが施された。
アニールにより、約３６ｎｍのシリコン消費に対応する、約８０ｎｍの表面酸化物が生成された。
図７（Ｂ）は、アニール後の基板構造体３００のＴＥＭ画像を示し、水性ＨＦによる表面酸化物の除去により、基板構造体３４０が生成される。界面酸化物３３０がなくなり、異なるように配向されたシリコン領域３１０´と３２０との間の境界面に平坦な積層欠陥のアレイを残した。表面Ｓｉ層３１０´は、元の層３１０よりわずかに薄く、ハンドル・ウェハ３２０は同じままであった。
図８（Ｂ）の実線は、基板構造体３４０についての反射率対波長データを示す。波長範囲４００ｎｍ−８００ｎｍにおける振動はほとんどなく、線は、バルク（１００）配向されたＳｉウェハの点線とほぼ同じである。図７（Ｂ）のＴＥＭデータほど明確ではないが、これは、少なくとも界面酸化物の厚さの減少を極めて実質的に示唆するものであった。（界面酸化物３３０に影響を与えることなく）単に層３１０を層３１０´の厚さに薄くすることによって基板３００から形成されたサンプルについての図８（Ａ）の点線においては、強い振動が依然として存在するので、層３１０と層３１０´との間の厚さの差は、減少した振動の振幅を考慮するのに十分なものではなかったことに注意すべきである。
本発明は、その好ましい実施形態に関して示され、説明されたが、当業者であれば、本発明の精神及び範囲から逸脱することなく、前述の変更及び形態及び詳細における他の変更をなし得ることを理解するであろう。したがって、本発明は、記載され、示されたとおりの形態及び詳細に制限されるものでなく、添付の特許請求の範囲内に含まれるものに制限されることが意図される。
（Ａ） 境界酸化物層を除去する従来技術の試みの前の接合されたシリコン間の界面を示す断面図である。 （Ｂ） 境界酸化物層を除去する従来技術の試みの後の接合されたシリコン間の界面を示す断面図である。 （Ａ） ２つの接合されたシリコン表面間の界面酸化物を除去するため、又はその厚さを減少させるための、本発明の酸化物溶解の種々の処理段階を示す断面図である。 （Ｂ） ２つの接合されたシリコン表面間の界面酸化物を除去するため、又はその厚さを減少させるための、本発明の酸化物溶解の種々の処理段階を示す断面図である。 （Ａ） 接合されたシリコン表面が埋込み酸化物層上に配置された場合の、本発明の酸化物溶解の種々の処理ステップを示す断面図である。 （Ｂ） 接合されたシリコン表面が埋込み酸化物層上に配置された場合の、本発明の酸化物溶解の種々の処理ステップを示す断面図である。 （Ａ） 疎水性接合で達成されるものに匹敵する特性を有するＳｉ間の接合境界面を有するウェハ構造体を生成するために、どのように本発明の酸化物溶解プロセスをＳｉ間の親水性接合方法に組み込むことができるかを示す、断面図である。 （Ｂ） 疎水性接合で達成されるものに匹敵する特性を有するＳｉ間の接合境界面を有するウェハ構造体を生成するために、どのように本発明の酸化物溶解プロセスをＳｉ間の親水性接合方法に組み込むことができるかを示す、断面図である。 （Ｃ） 疎水性接合で達成されるものに匹敵する特性を有するＳｉ間の接合境界面を有するウェハ構造体を生成するために、どのように本発明の酸化物溶解プロセスをＳｉ間の親水性接合方法に組み込むことができるかを示す、断面図である。 （Ｄ） 疎水性接合で達成されるものに匹敵する特性を有するＳｉ間の接合境界面を有するウェハ構造体を生成するために、どのように本発明の酸化物溶解プロセスをＳｉ間の親水性接合方法に組み込むことができるかを示す、断面図である。 （Ｅ） 疎水性接合で達成されるものに匹敵する特性を有するＳｉ間の接合境界面を有するウェハ構造体を生成するために、どのように本発明の酸化物溶解プロセスをＳｉ間の親水性接合方法に組み込むことができるかを示す、断面図である。 （Ａ） 保護キャップ層がない弱酸化性アニール雰囲気において界面酸化物が除去される場合の、本発明の酸化物溶解プロセスの中間段階を示す、断面図である。 （Ｂ） 保護キャップ層がない弱酸化性アニール雰囲気において界面酸化物が除去される場合の、本発明の酸化物溶解プロセスの中間段階を示す、断面図である。 （Ｃ） 保護キャップ層がない弱酸化性アニール雰囲気において界面酸化物が除去される場合の、本発明の酸化物溶解プロセスの中間段階を示す、断面図である。 （Ａ） 保護キャップ層の堆積後に不活性雰囲気又は弱酸化性アニール雰囲気において界面酸化物が除去される、本発明の酸化物溶解プロセスの中間段階を示す、断面図である。 （Ｂ） 保護キャップ層の堆積後に不活性雰囲気又は弱酸化性アニール雰囲気において界面酸化物が除去される、本発明の酸化物溶解プロセスの中間段階を示す、断面図である。 （Ｃ） 保護キャップ層の堆積後に不活性雰囲気又は弱酸化性アニール雰囲気において界面酸化物が除去される、本発明の酸化物溶解プロセスの中間段階を示す、断面図である。 （Ｄ） 保護キャップ層の堆積後に不活性雰囲気又は弱酸化性アニール雰囲気において界面酸化物が除去される、本発明の酸化物溶解プロセスの中間段階を示す、断面図である。 （Ａ） 本発明のアニール処理前の接合境界面の透過型電子顕微鏡（ＴＥＭ）画像の断面図を示す。 （Ｂ） 本発明のアニール処理後の接合境界面の透過型電子顕微鏡（ＴＥＭ）画像の断面図を示す。 （Ａ） 図７（Ａ）のサンプルについての反射率対波長データを示す。 （Ｂ） 図７（Ｂ）のサンプルについての反射率対波長データを示す。
符号の説明
１０、１００、１５０、１７０、１８４、１９０：構造体
１１２、３２０：ハンドル・ウェハ
１１４、１８６：ドナー・ウェハ
３００、３４０：基板構造体
１８２、３３０：界面酸化物層

Claims (15)

  1. 半導体構造体を製造する方法であって、
    ２つのシリコン表面の各々に存在する３ｎｍから５ｎｍまでの厚さより薄い酸化物層を介して当該２つのシリコン表面を接合することにより接合構造体を形成するステップと、
    ２５０℃から１３２５℃までの温度範囲においてＯ ２ が０．０２％から２％の濃度範囲で存在する雰囲気内で、前記２つのシリコン表面の各々に存在する前記酸化物層を含む前記接合構造体をアニールするステップを含み、
    前記アニールするステップにより前記接合構造体から前記酸化物層が完全に除去され、前記２つのシリコン表面が互いに直接接合されることを特徴とする方法。
  2. 前記２つのシリコン表面が、第１の単結晶表面配向を有する第１のシリコン表面と、第２の単結晶表面配向を有する第２のシリコン表面とを含み、前記第２の単結晶表面配向が、前記第１の単結晶表面配向と異なる、請求項１に記載の方法。
  3. 前記アニールするステップが、０．１時間から２４時間までの時間、前記温度範囲で行われる、請求項１に記載の方法。
  4. 酸化物のないＳｉ間界面が存在する、接合されたＳｉオンＳｉウェハ対を形成する方法であって、
    接合されることになる第１のＳｉ表面を有するハンドル・ウェハを選択するステップと、
    接合されることになる第２のＳｉ表面を有するドナー・ウェハを選択するステップと、
    前記２つのウェハの接合面に洗浄及び表面処理を施して、いずれの接合面上にも３ｎｍから５ｎｍまでより多い酸化物をもたらすことなく、親水性接合のための表面を形成するステップと、
    前記ウェハを接合するステップと、
    前記ドナー・ウェハの望ましくない部分を除去し、転写されたドナー・ウェハを残すステップと、
    ２５０℃から１３２５℃までの温度範囲においてＯ ２ が０．０２％から２％の濃度範囲で存在する雰囲気内で、前記第１のＳｉ表面と前記第２のＳｉ表面とに形成された酸化物層を含む接合されたウェハ対をアニールするステップと、を含み、
    前記アニールするステップにより前記ウェハ対から前記酸化物層が完全に除去され、前記第１のＳｉ表面と前記第２のＳｉ表面とが互いに直接接合されることを特徴とする方法。
  5. 前記ドナー・ウェハは、前記Ｓｉ表面から所定の深さの切断面又はエッチング停止領域を含む、請求項４に記載の方法。
  6. 前記残すステップと前記アニールするステップとの間に、所定の表面仕上げと厚さを有する前記接合されたドナー・ウェハを残すように表面処理を施すステップをさらに含む、請求項４に記載の方法。
  7. 前記第１のＳｉ表面が第１の単結晶表面配向を有し、前記第２のＳｉ表面が第２の単結晶表面配向を有し、前記第２の単結晶表面配向が、前記第１の単結晶表面配向と異なる、請求項４に記載の方法。
  8. 前記第１及び第２の単結晶表面配向が、（１００）、（１１０）、又は（１１１）表面配向を含む、請求項２または７に記載の方法。
  9. 前記酸化物がシリコン及び酸素を含む、請求項１または４に記載の方法。
  10. 前記アニールするステップが、０．５時間から２４時間までの時間、前記温度範囲で行われる、請求項４に記載の方法。
  11. 前記アニールするステップが、Ａｒ、Ｈｅ、Ｋｒ、Ｎｅ、Ｘｅ、Ｎ２ 、Ｈ２、Ｈ含有ガス、Ｃ含有ガス、Ｆ含有ガス、Ｃｌ含有ガス、Ｓｉ含有ガス、ハロゲン含有ガス、及びこれらの混合物からなる群から選択される少なくとも１つのガスを含む前記雰囲気において行われる、請求項１または４に記載の方法。
  12. 前記雰囲気が酸化性である、請求項１１に記載の方法。
  13. 前記アニールするステップの前に処分可能な保護キャップ層を堆積させるステップと、該アニールするステップ後に前記処分可能な保護キャップ層を除去するステップとをさらに含む、請求項１または４に記載の方法。
  14. 前記アニールするステップ中に生成される何らかの表面酸化物層を除去するステップをさらに含む、請求項１または４に記載の方法。
  15. 前記除去するステップが、フッ化水素酸（ＨＦ）を含有する湿式エッチングを含む、請求項１４に記載の方法。
JP2005363874A 2005-01-07 2005-12-16 親水性Ｓｉ表面と界面接合酸化物の溶解とを用いるＳｉ間擬似疎水性ウェハ接合 Expired - Fee Related JP5043333B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/031,165 2005-01-07
US11/031,165 US8138061B2 (en) 2005-01-07 2005-01-07 Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide

Publications (3)

Publication Number Publication Date
JP2006191029A JP2006191029A (ja) 2006-07-20
JP2006191029A5 JP2006191029A5 (ja) 2008-11-13
JP5043333B2 true JP5043333B2 (ja) 2012-10-10

Family

ID=36653805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005363874A Expired - Fee Related JP5043333B2 (ja) 2005-01-07 2005-12-16 親水性Ｓｉ表面と界面接合酸化物の溶解とを用いるＳｉ間擬似疎水性ウェハ接合

Country Status (4)

Country Link
US (3) US8138061B2 (ja)
JP (1) JP5043333B2 (ja)
CN (1) CN1818154A (ja)
TW (1) TW200632992A (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1719179B1 (en) * 2004-02-25 2018-10-03 Sony Semiconductor Solutions Corporation Photodetecting device
US8138061B2 (en) 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
US7285473B2 (en) * 2005-01-07 2007-10-23 International Business Machines Corporation Method for fabricating low-defect-density changed orientation Si
US7670928B2 (en) * 2006-06-14 2010-03-02 Intel Corporation Ultra-thin oxide bonding for S1 to S1 dual orientation bonding
JP2008060355A (ja) * 2006-08-31 2008-03-13 Sumco Corp 貼り合わせウェーハの製造方法および貼り合わせウェーハ
FR2910177B1 (fr) * 2006-12-18 2009-04-03 Soitec Silicon On Insulator Couche tres fine enterree
SG144092A1 (en) * 2006-12-26 2008-07-29 Sumco Corp Method of manufacturing bonded wafer
JP5368996B2 (ja) * 2006-12-26 2013-12-18 ソイテック 半導体オンインシュレータ構造体を製造する方法
WO2008078133A1 (en) * 2006-12-26 2008-07-03 S.O.I.Tec Silicon On Insulator Technologies Method for producing a semiconductor-on-insulator structure
JP5009124B2 (ja) * 2007-01-04 2012-08-22 コバレントマテリアル株式会社 半導体基板の製造方法
JP5038723B2 (ja) * 2007-01-04 2012-10-03 コバレントマテリアル株式会社 半導体基板およびその製造方法
FR2911430B1 (fr) * 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
EP2109883A1 (en) 2007-02-08 2009-10-21 S.O.I.T.E.C. Silicon on Insulator Technologies Method of fabrication of highly heat dissipative substrates
JP5256625B2 (ja) * 2007-03-05 2013-08-07 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの評価方法
JP5433927B2 (ja) * 2007-03-14 2014-03-05 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
WO2008114099A1 (en) 2007-03-19 2008-09-25 S.O.I.Tec Silicon On Insulator Technologies Patterned thin soi
FR2918792B1 (fr) * 2007-07-10 2010-04-23 Soitec Silicon On Insulator Procede de traitement de defauts d'interface dans un substrat.
JP2011504655A (ja) * 2007-11-23 2011-02-10 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 精密な酸化物の溶解
EP2065921A1 (en) * 2007-11-29 2009-06-03 S.O.I.T.E.C. Silicon on Insulator Technologies Method for fabricating a semiconductor substrate with areas with different crystal orienation
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
WO2009104060A1 (en) * 2008-02-20 2009-08-27 S.O.I.Tec Silicon On Insulator Technologies Oxidation after oxide dissolution
WO2009128776A1 (en) * 2008-04-15 2009-10-22 Vallin Oerjan Hybrid wafers with hybrid-oriented layer
FR2933234B1 (fr) * 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
FR2933235B1 (fr) * 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat bon marche et procede de fabrication associe
FR2933233B1 (fr) * 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
US20100178750A1 (en) * 2008-07-17 2010-07-15 Sumco Corporation Method for producing bonded wafer
JP2010072209A (ja) * 2008-09-17 2010-04-02 Fuji Xerox Co Ltd 静電荷像現像用トナー、静電荷像現像用トナーの製造方法、静電荷像現像用現像剤および画像形成装置
FR2936356B1 (fr) * 2008-09-23 2010-10-22 Soitec Silicon On Insulator Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant
FR2938120B1 (fr) * 2008-10-31 2011-04-08 Commissariat Energie Atomique Procede de formation d'une couche monocristalline dans le domaine micro-electronique
JP5493345B2 (ja) * 2008-12-11 2014-05-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2964495A1 (fr) * 2010-09-02 2012-03-09 Soitec Silicon On Insulator Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine
FR2968450A1 (fr) * 2010-12-07 2012-06-08 Soitec Silicon On Insulator Procede de traitement d'une structure de type semi-conducteur sur isolant
KR101810310B1 (ko) * 2011-01-25 2017-12-18 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
FR2972564B1 (fr) 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant
US9312133B2 (en) 2011-08-25 2016-04-12 Aeroflex Colorado Springs Inc. Wafer structure for electronic integrated circuit manufacturing
US9378955B2 (en) 2011-08-25 2016-06-28 Aeroflex Colorado Springs Inc. Wafer structure for electronic integrated circuit manufacturing
US20130049175A1 (en) * 2011-08-25 2013-02-28 Aeroflex Colorado Springs Inc. Wafer structure for electronic integrated circuit manufacturing
US9378956B2 (en) 2011-08-25 2016-06-28 Aeroflex Colorado Springs Inc. Wafer structure for electronic integrated circuit manufacturing
US9396947B2 (en) 2011-08-25 2016-07-19 Aeroflex Colorado Springs Inc. Wafer structure for electronic integrated circuit manufacturing
US20130049178A1 (en) * 2011-08-25 2013-02-28 Aeroflex Colorado Springs Inc. Wafer structure for electronic integrated circuit manufacturing
US9589801B2 (en) 2011-10-31 2017-03-07 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Methods for wafer bonding and for nucleating bonding nanophases using wet and steam pressurization
CN102586886A (zh) * 2012-03-10 2012-07-18 天津市环欧半导体材料技术有限公司 一种用于去除硅晶片表面氧沉积物的硅晶片退火方法
US9418963B2 (en) 2012-09-25 2016-08-16 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Methods for wafer bonding, and for nucleating bonding nanophases
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
JP6061251B2 (ja) * 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
US9601368B2 (en) * 2015-07-16 2017-03-21 Infineon Technologies Ag Semiconductor device comprising an oxygen diffusion barrier and manufacturing method
US9741685B2 (en) * 2015-08-07 2017-08-22 Lam Research Corporation Methods for directly bonding silicon to silicon or silicon carbide to silicon carbide
FR3057705B1 (fr) * 2016-10-13 2019-04-12 Soitec Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant
EP3586356B1 (de) * 2017-02-21 2023-11-08 EV Group E. Thallner GmbH Verfahren zum bonden von substraten

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3175323B2 (ja) * 1991-08-26 2001-06-11 株式会社デンソー 半導体基板の製造方法
JP2820120B2 (ja) * 1996-06-03 1998-11-05 日本電気株式会社 半導体基板の製造方法
JP4273540B2 (ja) * 1998-07-21 2009-06-03 株式会社Ｓｕｍｃｏ 貼り合わせ半導体基板及びその製造方法
JP2004031715A (ja) * 2002-06-27 2004-01-29 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US7153757B2 (en) 2002-08-29 2006-12-26 Analog Devices, Inc. Method for direct bonding two silicon wafers for minimising interfacial oxide and stresses at the bond interface, and an SOI structure
US7329923B2 (en) 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US7023055B2 (en) 2003-10-29 2006-04-04 International Business Machines Corporation CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
US20050116290A1 (en) 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
US7285473B2 (en) 2005-01-07 2007-10-23 International Business Machines Corporation Method for fabricating low-defect-density changed orientation Si
US8138061B2 (en) 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide

Also Published As

Publication number Publication date
CN1818154A (zh) 2006-08-16
US20120156861A1 (en) 2012-06-21
US20090298258A1 (en) 2009-12-03
JP2006191029A (ja) 2006-07-20
TW200632992A (en) 2006-09-16
US20060154442A1 (en) 2006-07-13
US8053330B2 (en) 2011-11-08
US8138061B2 (en) 2012-03-20

Similar Documents

Publication Publication Date Title
JP5043333B2 (ja) 親水性Ｓｉ表面と界面接合酸化物の溶解とを用いるＳｉ間擬似疎水性ウェハ接合
US7087965B2 (en) Strained silicon CMOS on hybrid crystal orientations
JP4959690B2 (ja) ハイブリッド配向基板のための改善されたアモルファス化／テンプレート再結晶化の方法
TWI297171B (en) Method for fabricating a germanium on insulator (geoi) type wafer
US7060585B1 (en) Hybrid orientation substrates by in-place bonding and amorphization/templated recrystallization
EP2333824B1 (en) Manufacture of thin SOI devices
US20040137698A1 (en) Fabrication system and method for monocrystaline semiconductor on a substrate
US20050275024A1 (en) SOI chip with recess-resistant buried insulator and method of manufacturing the same
US9779982B2 (en) Fabrication method of a stack of electronic devices
JP2008547219A (ja) 転位の無い歪んだ結晶を作成するための方法
US20070017438A1 (en) Method of forming dislocation-free strained thin films
TWI711118B (zh) 用於製作應變式絕緣體上半導體底材之方法
US20180130656A1 (en) FORMING DEFECT-FREE RELAXED SiGe FINS
JP4328708B2 (ja) Ｃｍｏｓデバイスの製造方法及びｃｍｏｓデバイスを備える構造
EP1597758A1 (en) Relaxation of a thin layer after its transfer
JP2003078118A (ja) 半導体部材の製造方法及び半導体装置の製造方法
JP2008130726A (ja) 半導体装置の製造方法
JP2005191458A (ja) 半導体部材とその製造方法、及び半導体装置
JP2008244106A (ja) 半導体装置の製造方法
FR2987936A1 (fr) Procedes de fabrication de fines couches de materiau semi-conducteur cristallin, et structures et dispositifs connexes

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080930

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20120404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees