FR2987936A1 - Procedes de fabrication de fines couches de materiau semi-conducteur cristallin, et structures et dispositifs connexes - Google Patents
Procedes de fabrication de fines couches de materiau semi-conducteur cristallin, et structures et dispositifs connexes Download PDFInfo
- Publication number
- FR2987936A1 FR2987936A1 FR1252148A FR1252148A FR2987936A1 FR 2987936 A1 FR2987936 A1 FR 2987936A1 FR 1252148 A FR1252148 A FR 1252148A FR 1252148 A FR1252148 A FR 1252148A FR 2987936 A1 FR2987936 A1 FR 2987936A1
- Authority
- FR
- France
- Prior art keywords
- crystalline silicon
- metal silicide
- silicon layer
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021419 crystalline silicon Inorganic materials 0.000 title claims abstract description 218
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 152
- 239000002184 metal Substances 0.000 title claims abstract description 150
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 130
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 130
- 238000005530 etching Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims description 151
- 239000000758 substrate Substances 0.000 claims description 48
- 229910021645 metal ion Inorganic materials 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 14
- 239000003795 chemical substances by application Substances 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 238000009499 grossing Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 26
- -1 silicon nitride) Chemical class 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910005487 Ni2Si Inorganic materials 0.000 description 1
- VEQPNABPJHWNSG-UHFFFAOYSA-N Nickel(2+) Chemical compound [Ni+2] VEQPNABPJHWNSG-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 101100007327 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) COS12 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 229910001429 cobalt ion Inorganic materials 0.000 description 1
- XLJKHNWPARRRJB-UHFFFAOYSA-N cobalt(2+) Chemical compound [Co+2] XLJKHNWPARRRJB-UHFFFAOYSA-N 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005108 dry cleaning Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910001453 nickel ion Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Des procédés de fabrication de dispositifs semi-conducteurs comprennent la formation d'un siliciure de métal dans une partie d'une couche de silicium cristallin, et la gravure du siliciure de métal à l'aide d'un agent de gravure sélectif vis-à-vis du siliciure de métal, par rapport au silicium cristallin, afin de former une fine couche de silicium cristallin. Des substrats silicium sur isolant (SOI) peuvent être formés en formant une couche de silicium cristallin sur un substrat de base avec un matériau diélectrique entre la couche de silicium cristallin et le substrat de base, et en amincissant la couche de silicium cristallin en formant une couche de siliciure de métal dans une partie du silicium cristallin, puis en gravant la couche de siliciure de métal à l'aide d'un agent de gravure sélectif vis-à-vis de la couche de siliciure de métal, par rapport au silicium cristallin.
Description
TITRE PROCEDES DE FABRICATION DE FINES COUCHES DE MATERIAU SEMI- CONDUCTEUR CRISTALLIN, ET STRUCTURES ET DISPOSITIFS CONNEXES DOMAINE DE L'INVENTION [0001] La présente invention concerne des procédés de formation d'une fine couche de matériau semi-conducteur sur une structure réceptrice dans le cadre de procédés utilisés pour la fabrication des dispositifs semi-conducteurs, et des structures et des dispositifs fabriqués à l'aide desdits procédés.
CONTEXTE DE L'INVENTION [0002] Lors de la fabrication de dispositifs semi-conducteurs, de fines couches de matériau semi-conducteur sont formées sur des structures réceptrices destinées à différents usages comme par exemple, la fabrication de substrats semi-conducteur-sur-isolant (Se0I), et l'empilement vertical de matériaux semi-conducteurs et de dispositifs semi-conducteurs dans le cadre de procédés dits « d'intégration en trois dimensions (3D) ». [0003] Dans ces procédés, il peut être souhaitable de former une couche de matériau semi-conducteur sur une structure réceptrice qui possède une épaisseur moyenne de plusieurs centaines de nanomètres ou moins, voire de cent nanomètres (100 nm) ou moins dans certaines applications. En outre, il est également souhaitable que la couche de matériau semi-conducteur possède une épaisseur uniforme (ex : une non-uniformité inférieure à 5% de l'épaisseur de la couche de matériau semi-conducteur). De plus, il peut être souhaitable que la couche de matériau semiconducteur soit extrêmement lisse. Par exemple, il peut être souhaitable de former la couche de matériau semi-conducteur de sorte que la surface principale exposée de la couche de matériau semi- conducteur présente une rugosité (Ra) de cinq nanomètres (5 nm) ou moins. [0004] Différents procédés de fabrication de couches fines et lisses de matériau semiconducteur sur des structures réceptrices ont été proposés dans l'art. Il reste néanmoins nécessaire de former des procédés améliorés qui permettent de placer une couche de matériau semi-conducteur fine, uniforme et lisse sur une structure réceptrice.30 BREF RESUME [0005] Le présent résumé est destiné à présenter un certain nombre de concepts sous forme simplifiée. Ces concepts sont décrits plus en détail dans la description détaillée des exemples de modes de réalisation de l'invention ci-dessous. Ce résumé n'est pas destiné à identifier les principales caractéristiques ou les caractéristiques essentielles de l'objet de l'invention, et ne doit pas être utilisé pour limiter l'étendue de l'objet revendiqué. [0006] Dans certains modes de réalisation, la présente invention comprend des procédés de fabrication de dispositifs semi-conducteurs. Selon ces procédés, une couche de silicium cristallin est formée sur une structure réceptrice, un siliciure de métal est formé dans une partie du silicium cristallin adjacente à une surface principale exposée de la couche de silicium cristallin, et le siliciure de métal est gravé à l'aide d'un agent de gravure sélectif vis-à-vis du siliciure de métal par rapport au silicium cristallin. [0007] Dans d'autres modes de réalisation, la présente invention comprend des procédés de formation de substrats silicium sur isolant (SOI). Avec ces procédés, une couche de silicium cristallin peut être formée sur un substrat de base avec un matériau diélectrique entre la couche de silicium cristallin et le substrat de base, et la couche de silicium cristallin peut être amincie jusqu'à une épaisseur d'environ 500 nm ou moins. Selon ces procédés, une couche de silicium cristallin est formée sur une structure réceptrice, un siliciure de métal est formé dans une partie du silicium cristallin adjacente à une surface principale exposée de la couche de silicium cristallin, et le siliciure de métal est gravé à l'aide d'un agent de gravure sélectif vis-à-vis du siliciure de métal par rapport au silicium cristallin. [0008] D'autres modes de réalisation de la présente invention comprennent des structures et des dispositifs semi-conducteurs fabriqués à l'aide desdits procédés.
BREVE DESCRIPTION DES DESSINS [0009] Bien que la demande se termine par des revendications qui décrivent de manière distincte les modes de réalisation de l'invention, les avantages des modes de réalisation de l'invention peuvent être plus facilement compris à partir de la description de certains exemples de modes de réalisation de l'invention, lorsqu'ils sont lus en conjonction avec les dessins joints, sur lesquels : 2 [0010] Les figures 1 à 4 illustrent des exemples de modes de réalisation de procédés qui peuvent être utilisés pour amincir une couche de silicium cristallin lors de la fabrication de dispositifs semi-conducteurs ; [0011] La figure 1 est une vue en coupe simplifiée d'une couche de silicium cristallin sur un substrat, avec un matériau diélectrique entre la couche de silicium cristallin et le substrat ; [0012] La figure 2 est une vue en coupe simplifiée de la structure de la figure 1 après avoir lissé une surface principale exposée de la couche de silicium cristallin ; [0013] La figure 3 est une vue en coupe simplifiée de la structure de la figure 2 après avoir formé un siliciure de métal dans une partie de la couche de silicium cristallin ; [0014] La figure 4 est une vue en coupe simplifiée d'une partie restante du silicium cristallin après avoir retiré le siliciure de métal illustré sur la figure 3; [0015] La figure 5 est une vue en coupe simplifiée des dispositifs actifs qui peuvent être fabriquées dans et/ou sur la couche amincie de silicium cristallin de la figure 4 ; [0016] La figure 6 est une vue en coupe simplifiée d'autres couches de dispositifs actifs formées sur la structure de la figure 5 à l'aide d'un procédé d'intégration en 3D ; [0017] La figure 7 est une vue en coupe simplifiée similaire à la figure 2, et illustre des ions métalliques implantés dans la couche de silicium cristallin afin d'illustrer un mode de réalisation qui peut être utilisé pour former le siliciure de métal dans la partie de la couche de silicium cristallin, comme cela est illustré sur la figure 3 ; [0018] La figure 8 est une vue en coupe similaire à la figure 2, et illustre une couche de métal déposée sur la couche de silicium cristallin avant un procédé de recuit afin d'illustrer un autre mode de réalisation d'un procédé qui peut être utilisé pour former le siliciure de métal dans la partie de la couche de silicium cristallin, comme cela est illustré sur la figure 3 ; [0019] Les figures 9 à 10 illustrent un exemple de mode de réalisation d'un procédé qui peut être utilisé pour former la structure illustrée sur la figure 1, qui comprend une couche de silicium cristallin sur un substrat ; [0020] La figure 9 est une vue en coupe simplifiée d'ions implantés dans une structure donneuse qui comprend du silicium cristallin massif afin de définir un plan d'implantation d'ions fragilisé à l'intérieur ; [0021] La figure 10 illustre la structure donneuse de la figure 9 collée à une structure réceptrice qui comprend le substrat de la figure 1 ; 3 [0022] Les figures 11 à 15 illustrent d'autres exemples de modes de réalisation de procédés similaires à ceux décrits en référence aux figures 1 à 10, mais dans lesquels la couche de silicium cristallin comprend des dispositifs actifs préalablement fabriquées ; [0023] La figure 11 est une vue en coupe simplifiée d'une couche de silicium cristallin sur un substrat, avec un matériau diélectrique entre le matériau semi-conducteur et le substrat, la couche de silicium cristallin comprenant un dispositif actif au moins partiellement formé ; [0024] La figure 12 est une vue en coupe simplifiée de la structure de la figure 11 après avoir lissé une surface principale exposée de la couche de silicium cristallin ; [0025] La figure 13 est une vue en coupe simplifiée de la structure de la figure 12 après avoir formé un siliciure de métal dans une partie de la couche de silicium cristallin ; [0026] La figure 14 est une vue en coupe simplifiée d'une partie restante du silicium cristallin après avoir retiré le siliciure de métal illustré sur la figure 13; et [0027] La figure 15 est une vue en coupe simplifiée d'autres couches de dispositifs actifs formées sur la structure de la figure 14 à l'aide d'un procédé d'intégration en 3D.
DESCRIPTION DETAILLEE [0028] Les illustrations présentées ici ne sont pas des vues réelles d'un(e) quelconque matériau semi-conducteur, structure, dispositif ou procédé en particulier, mais sont des représentations purement idéalisées qui sont utilisées pour décrire les modes de réalisation de la présente invention. [0029] Aucun en-tête utilisé ici ne doit être considéré comme limitant l'étendue des modes de réalisation de l'invention définie par les revendications ci-dessous et leurs équivalents légaux. Les concepts décrits dans un quelconque en-tête spécifique sont généralement applicables à d'autres sections de la demande entière. [0030] Plusieurs références sont citées ici, et aucune d'entre elles, quelle que soit la manière dont elles sont caractérisées ici, ne pourra être considérée comme un art antérieur par rapport au sujet de la présente invention. [0031] Tel qu'utilisé ici, le terme « matériau semi-conducteur III-V » désigne et comprend n'importe quel matériau semi-conducteur qui est au moins composé de manière prédominante d'un ou plusieurs élément(s) du groupe IIIA de la table périodique (B, Al, Ga, In, et Ti) d'un ou plusieurs élément(s) du groupe VA de la table périodique (N, P, As, Sb, et Bi). Par 4 exemple, les matériaux semi-conducteurs III-V comprennent, sans s'y limiter, GaN, GaP, GaAs, InN, InP, InAs, AIN, A1P, A1As, InGaN, InGaP, GaInN, InGaNP, GaInNAs, etc. [0032] Les modes de réalisation des procédés décrits ici peuvent être utilisés pour amincir une couche de matériau lors de la fabrication d'un dispositif semi-conducteur afin de former une couche de silicium cristallin ayant une épaisseur moyenne sélectionnée et souhaitée. [0033] La figure 1 illustre une structure semi-conductrice 100 qui comprend une couche de silicium cristallin 102 comprenant un silicium cristallin, un substrat 104, et une couche intermédiaire 106 entre la couche de silicium cristallin 102 et le substrat 104. Avec cette configuration, la structure semi-conductrice 100 peut comprendre un substrat silicium sur isolant (SOI). Le substrat 104 peut comprendre une structure réceptrice sur laquelle est formée la couche de silicium cristallin 102. [0034] La couche de silicium cristallin 102 comprend du silicium cristallin. Dans certains modes de réalisation, la couche de silicium cristallin 102 peut comprendre un seul cristal de silicium. En d'autres termes, le silicium cristallin peut comprendre du silicium monocristallin. Une partie de la couche de silicium cristallin 102 peut être conçue comme une partie « active », sur et/ou dans laquelle des dispositifs actifs doivent être fabriqués (ou ont déjà été fabriqués), et une autre partie de la couche de silicium cristallin 102 peut comprendre une partie sacrificielle qui n'est pas destinée à comprendre ces dispositifs actifs. Par exemple, la partie de la couche de silicium cristallin 102 située sous le plan 109 (selon la figure 1) peut comprendre une partie active de la couche de silicium cristallin 102, et la partie de la couche de silicium cristallin 102 située au-dessus du plan 109 (selon la figure 1) peut comprendre une partie sacrificielle de la couche de silicium cristallin 102. [0035] Le substrat 104 sur lequel la couche de silicium cristallin 102 est disposée peut comprendre un matériau semi-conducteur (comme du silicium, du germanium, un matériau semi- conducteur III-V, etc.), un matériau céramique, comme un oxyde (oxyde d'aluminium, oxyde de silicium, oxyde de zirconium, etc.), un nitrure (comme du nitrure de silicium), ou un carbure (comme du carbure de silicium). Dans d'autres modes de réalisation, le substrat 104 peut comprendre un substrat métallique. Par exemple, le substrat 104 peut comprendre un ou plusieurs métal/métaux ou alliage(s) de métal comme du cuivre, du molybdène ou de l'acier inoxydable.
Dans d'autres modes de réalisation, le substrat 104 peut comprendre un substrat en graphène ou un substrat en diamant. Dans certains modes de réalisation, le substrat 104 peut comprendre un 5 substrat multicouches (comme un substrat semi-conducteur sur isolant (Se0I), un substrat silicium sur isolant (SOI) ou un substrat germanium sur isolant (Ge0I)). D'autres substrats adaptés sont connus dans l'art et peuvent être utilisés pour les modes de réalisation de la présente invention. Dans certains modes de réalisation, le substrat 104 peut comprendre un dispositif semi-conducteur au moins partiellement fabriqué (comme une matrice ou une tranche), et peut comprendre un ou plusieurs circuit(s) intégré(s) (comme un circuit de traitement de signaux électroniques, un circuit de dispositif de mémoire, etc.). A titre d'exemple et non de limitation, le substrat 104 peut être plus épais que la couche de silicium cristallin 102, et peut avoir une épaisseur de couche moyenne, par exemple, d'environ un micron (1 ;lm) ou plus, d'environ dix microns (10 ;lm) ou plus, voire de plusieurs centaines de microns ou plus. [0036] La couche intermédiaire 106 peut comprendre, par exemple, un oxyde tel qu'un oxyde de silicium (Si02). Dans certains modes de réalisation, la couche intermédiaire 106 peut comprendre ce qui est souvent désigné comme des « couches d'oxyde enterré ». Les autres matériaux diélectriques adaptés qui peuvent être utilisés dans la couche intermédiaire 106 comprennent les nitrures (comme le nitrure de silicium (Si3N4)) et les oxynitrures (comme l'oxynitrure de silicium (SiO'Ny)). Dans certains modes de réalisation, la couche intermédiaire 106 peut comprendre une couche de collage qui permet de lier la couche de silicium cristallin 102 au substrat 104. Dans ces modes de réalisation, la couche intermédiaire 106 peut comprendre un matériau diélectrique, comme ceux susmentionnés, une couche de métal (comme une couche de cuivre, d'argent, d'aluminium, de titane, de tungstène, etc.), ou une couche de matériau semi- conducteur différent de celui de la couche de silicium cristallin 102. La couche intermédiaire 106 peut comprendre une couche continue de matériau déposée sur le substrat 104 et/ou la couche de silicium cristallin 102. Dans d'autres modes de réalisation, la couche intermédiaire 106 peut ne pas être continue, et peut être gravée de façon à comprendre des renfoncements ou des ouvertures à différents endroits au sein de la couche intermédiaire 106. [0037] A titre d'exemple et non de limitation, la couche intermédiaire 106 peut être plus fine que la couche de silicium cristallin 102, et avoir une épaisseur moyenne, par exemple, d'environ cent nanomètres (100 nm) ou moins, d'environ cinquante nanomètres (50 nm) ou moins, voire d'environ dix nanomètres (10 nm) ou moins. [0038] Selon les modes de réalisation de la présente invention, la couche de silicium cristallin 102 peut être amincie afin d'avoir une épaisseur finale choisie, comme cela est décrit plus 6 en détail ci-dessous. Dans certains modes de réalisation, une surface exposée 103 de la couche de silicium cristallin 102 peut être relativement rugueuse (comme cela est illustré de manière exagérée sur la figure 1). Ainsi, avant d'amincir la couche de silicium cristallin 102, la surface principale exposée 103 de la couche de silicium cristallin 102 peut optionnellement être lissée, comme cela est illustré sur la figure 2, avant d'amincir la couche de silicium cristallin 102. La surface principale exposée 103 peut être lissée en utilisant, par exemple, un ou plusieurs procédés choisis parmi un procédé de meulage ou de polissage mécanique, un procédé de gravure chimique, un procédé de polissage chimico-mécanique (CMP), ou un procédé d'ébavurage ionique (comme à l'aide d'un faisceau d'ions). [0039] Dans certains modes de réalisation, la couche de silicium cristallin 102 peut avoir une épaisseur moyenne initiale Tl avant amincissement (comme cela est décrit ci-dessous) d'environ cinq cents nanomètres (500 nm) ou moins, d'environ deux cents nanomètres (200 nm) ou moins, voire d'environ cent nanomètres (100 nm) ou moins. [0040] Selon les modes de réalisation de la présente invention, la couche de silicium cristallin 102 peut être amincie afin de passer de son épaisseur moyenne initiale T1 (figure 2) à une épaisseur finale TF (figure 4) en formant un siliciure de métal dans une partie 102' de la couche de silicium cristallin 102, puis en retirant le siliciure de métal de la couche de silicium cristallin 102. Par exemple, en référence à la figure 3, une partie 102' du silicium cristallin adjacente à une surface principale exposée 103 de la couche de silicium cristallin 102 peut être transformée en siliciure de métal 112 (représenté en pointillés sur la figure 3) afin de former la structure semi-conductrice 110. Le siliciure de métal 112 peut comprendre une couche de siliciure de métal 112 qui possède une épaisseur moyenne d'environ deux nanomètres (2 nm) à environ quatre vingt dix nanomètres (90 nm). Plus particulièrement, la couche de siliciure de métal 112 peut avoir une épaisseur moyenne de l'ordre d'environ cinq (5) nanomètres à environ soixante-dix (70) nanomètres. Plus particulièrement, la couche de siliciure de métal 112 peut avoir une épaisseur moyenne de l'ordre d'environ dix (10) nanomètres à environ cinquante (50) nanomètres. [0041] Des exemples de procédés qui peuvent être utilisés pour former la couche de siliciure de métal 112 sont décrits ci-dessous en référence aux figures 7 et 8. En général, des ions métalliques peuvent être introduits dans la couche de silicium cristallin, et peuvent réagir avec les ions de silicium afin de former le siliciure de métal 112. 7 [0042] En référence à la figure 7, dans certains modes de réalisation, des ions métalliques peuvent être implantés dans la partie 102' de la couche de silicium cristallin 102 par la surface principale exposée 103, comme cela est représenté par des flèches 108 afin de transformer le silicium cristallin de la partie 102' en siliciure de métal 112. L'énergie des ions métalliques peut être adaptée afin que les ions métalliques soient implantés à une profondeur choisie D dans la couche de silicium cristallin 102 depuis la surface principale 103. La profondeur D peut être choisie comme étant au-dessus, mais proche, d'une limite d'une couche active dans le silicium cristallin de la couche de silicium cristallin 102. En outre, l'énergie des ions métalliques implantés, ainsi que la dose d'ions métalliques implantés à laquelle la partie 102' de la couche de silicium cristallin 102 est ro soumise, peut être choisie afin de réduire ou de minimiser les défauts dits de « end-of-range » ou « EOR » dans la couche de silicium cristallin 102. Ainsi, une couche de siliciure de métal 112 ayant une épaisseur choisie inférieure à celle de la couche initiale TI (figure 2) de silicium cristallin 102 peut être formée dans la couche de silicium cristallin 102 adjacente à la surface principale 103 de celle-ci. 15 [0043] Les ions métalliques implantés dans la couche de silicium cristallin 102 peuvent comprendre des ions d'un métal élémentaire. Ces ions d'un métal élémentaire peuvent comprendre des éléments qui, avec les atomes de silicium dans la couche de silicium cristallin 102, formeront le siliciure de métal 112. Par exemple, si le siliciure de métal 112 doit comprendre du siliciure de nickel (comme du Ni2Si), les ions métalliques peuvent comprendre des ions de nickel. Si le siliciure 20 de métal 112 doit comprendre du siliciure de titane (comme du TiSi2), les ions métalliques peuvent alors comprendre des ions de titane. Si le siliciure de métal 112 doit comprendre du siliciure de tungstène (comme du WSi2), les ions métalliques peuvent alors comprendre des ions de tungstène. Par exemple, si le siliciure de métal 112 doit comprendre du siliciure de cobalt (comme du COSi2), les ions métalliques peuvent alors comprendre des ions de cobalt. Le siliciure de métal 112 peut se 25 former lors de l'implantation des ions métalliques dans la couche de silicium cristallin 102 sans avoir besoin de former le siliciure de métal 112. Dans d'autres modes de réalisation, après avoir implanté les ions métalliques dans la partie 102' de la couche de matériau semi-conducteur 102, la structure peut être soumise à un procédé de recuit (à des températures élevées, par exemple) afin de former le siliciure de métal 112. 30 [0044] En référence à la figure 8, dans d'autres modes de réalisation, le siliciure de métal 112 peut être formé dans la partie 102' de la couche de silicium cristallin 102 en déposant une 8 couche de métal 114 sur la couche de silicium cristallin 102 afin de former la structure 116, puis en recuisant la structure 116 à des températures élevées afin de permettre aux éléments métalliques ou aux éléments du métal 114 de diffuser dans la couche de silicium cristallin 102 et de former le siliciure de métal 112 (figure 3). [0045] Par exemple, la couche de métal 114 peut comprendre une couche d'un ou plusieurs métaux choisis parmi le titane, le nickel, le tungstène et le cobalt. La couche de métal 114 peut avoir une épaisseur moyenne de l'ordre, par exemple, d'environ dix (10) nanomètres à plusieurs microns ou plus. [0046] Le procédé de recuit peut être effectué dans un four. Dans certains modes de 10 réalisation, le procédé de recuit peut comprendre un procédé de recuit thermique rapide (RTA), un procédé de recuit « flash », ou un procédé de recuit au laser. Le procédé de recuit peut être effectué à une température et pendant une durée choisies afin de contrôler la profondeur, dans la couche de silicium cristallin 102, à laquelle les éléments métalliques diffusent, et, par conséquent, l'épaisseur de la couche résultante de siliciure de métal 112 formée à l'intérieur. La silicidation peut être 15 retardée en dopant fortement le silicium. Ainsi, dans certains modes de réalisation, une partie de la couche de silicium cristallin 102 peut être fortement dopée (au N ou au P, par exemple), et la partie dopée peut agir comme une barrière pour le procédé de silicidation. L'épaisseur de la partie dopée peut être sélectivement contrôlée, ou au moins l'emplacement de la zone de silicium dopé dans la couche de silicium cristallin 102, afin que la profondeur, dans la couche de silicium cristallin 102, à 20 laquelle le siliciure de métal 112 est formé soit sélectivement contrôlée. [0047] Si une partie de la couche de métal 114 subsiste après le procédé de recuit, la partie restante de la couche de métal 114 peut être retirée en utilisant, par exemple, un procédé de polissage, un procédé de gravure, un procédé d'ébavurage ionique, ou une combinaison de ces procédés, avant tout autre traitement. 25 [0048] Dans certains modes de réalisation, le ou les procédé(s) utilisé(s) pour former le siliciure de métal 112 peut/peuvent être effectué(s) à des températures relativement faibles afin d'éviter tout endommagement involontaire des autres parties de la couche de silicium cristallin 102 et/ou des dispositifs actifs situés à l'intérieur. Par exemple, le siliciure de métal 112 peut être formé dans la partie 102' à une température d'environ sept cents degrés Celsius (700°C) ou moins, 30 d'environ cinq cents degrés Celsius (500°C) ou moins, voire d'environ trois cents degrés Celsius (300°C) ou moins. Par exemple, du siliciure de nickel (comme du Ni2Si) peut être formé à une 9 température d'environ 300°C, et du siliciure de titane (comme du TiSi2) peut être formé à des températures d'environ 400°C à environ 500°C. [0049] En référence à la figure 4, après avoir formé le siliciure de métal 112 (figure 3) dans la partie 102' de la couche de silicium cristallin 102, le siliciure de métal 112 peut être gravé et retiré à l'aide d'un agent de gravure sélectif vis-à-vis du siliciure de métal 112, par rapport au silicium cristallin, afin de former la structure semi-conductrice 120. En d'autres termes, un agent de gravure peut être choisi afm de graver le siliciure de métal 112 de la partie 102' à une première vitesse de gravure supérieure à une seconde vitesse de gravure à laquelle l'agent de gravure grave la couche de silicium cristallin 102. La première vitesse de gravure peut être environ au moins dix (10) fois supérieure à la seconde vitesse de gravure, environ au moins cent fois (100) supérieure à la seconde vitesse de gravure, voire environ au moins mille (1000) fois supérieure à la seconde vitesse de gravure dans certains modes de réalisation. Dans cette configuration, la couche de silicium cristallin 102 peut servir de couche d'arrêt de gravure lors du procédé de gravure utilisé pour retirer le siliciure de métal sur-jacent 112. En d'autres termes, au fur et à mesure que le siliciure de métal 112 est progressivement retiré de la surface principale exposée 103 à la première vitesse de gravure, lorsque le siliciure de métal 112 est au moins sensiblement retiré et qu'une surface sous-jacente du silicium cristallin est exposée, le procédé de gravure s'arrête, en raison du fait que la vitesse de gravure est considérablement réduite jusqu'à la seconde vitesse de gravure, plus lente. [0050] Le procédé de gravure utilisé pour graver le siliciure de métal 112 peut 20 comprendre un procédé de gravure humide, un procédé de gravure sèche (comme un procédé de gravure par plasma), ou un procédé de gravure électrochimique. [0051] La composition de l'agent ou des agents de gravure utilisé(s) pour le procédé de gravure dépend de celle du siliciure de métal 112 et du silicium cristallin. Plusieurs agents de gravure adaptés au silicium cristallin sont connus dans l'art et peuvent être utilisés dans les modes 25 de réalisation de la présente invention. A titre d'exemple non limitatif, l'agent de gravure peut comprendre de l'acide fluorhydrique (HF). Dans ces modes de réalisation, l'acide fluorhydrique peut être dilué ou pas, et peut être à l'état liquide ou à l'état vapeur. Dans certains modes de réalisation, l'agent de gravure peut comprendre de l'acide fluorhydrique tamponné (BHF). [0052] Dans certains modes de réalisation, le procédé de gravure utilisé pour retirer le 30 siliciure de métal 112 peut être effectué à une température d'environ cent degrés Celsius (100°C) ou moins, d'environ cinquante degrés Celsius (50°C) ou moins, voire d'environ vingt cinq degrés 10 Celsius (25°C) ou moins. Ainsi, le procédé de gravure peut être effectué à température ambiante, voire même en-dessous dans certains modes de réalisation. Ces modes de réalisation peuvent être utiles lorsque la couche de silicium cristallin 102 comprend des dispositifs actifs précédemment fabriqués, comme cela est décrit plus en détail ci-dessous en référence aux figures 11 à 15. [0053] Toujours en référence à la figure 4, après avoir aminci la couche de silicium cristallin 102 en transformant une partie 102' de la couche de silicium cristallin 102 (figure 2) en un siliciure de métal 112 (figure 3) puis en retirant le siliciure de métal 112, la couche de silicium cristallin 102 possède une épaisseur moyenne finale TF inférieure à l'épaisseur moyenne initiale T1 (figure 2) de la couche de silicium cristallin 102. Dans certains modes de réalisation, la couche de silicium cristallin 102 peut être formée afin d'avoir une épaisseur moyenne finale TF d'environ cinq cents nanomètres (500 nm) ou moins, d'environ cents nanomètres (100 nm) ou moins, voire d'environ cinquante nanomètres (50 nm) ou moins, après avoir retiré le siliciure de métal 112. [0054] Dans certains modes de réalisation, la surface principale exposée 103 de la couche de silicium cristallin 102 peut avoir une rugosité de surface moyenne (Ra) d'environ cinq 15 nanomètres (5 nm) ou moins, voire d'environ deux nanomètres (2 nm) ou moins, après avoir retiré le siliciure de métal 112. En option, après avoir aminci la couche de silicium cristallin 102, la surface principale exposée 103 de la couche de silicium cristallin 102 peut être lissée afin de réduire la rugosité de surface de la surface principale exposée 103 à des valeurs nécessaires ou souhaitables. [0055] Par exemple, la surface exposée principale 103 peut être lissée en utilisant un ou 20 plusieurs procédés suivants : un procédé de nettoyage à sec, un procédé de polissage chimico- mécanique (CMP), un procédé de nettoyage au plasma, et un procédé d'ébavurage ionique. En guise d'exemple non-limitatif, la surface exposée principale 103 peut être soumise au procédé de nettoyage connu dans l'art sous le nom de « procédé de nettoyage SC-1 » et/ou au procédé de nettoyage connu dans l'art sous le nom de « procédé de nettoyage SC-2 ». Avec le procédé SC-1, la 25 structure semi-conductrice 120 peut être nettoyée avec une solution à 1:1:5 d'hydroxyde d'ammonium (NH4OH), de peroxyde d'hydrogène (H202) et d'eau (H2O) à une température d'environ soixante quinze degrés Celsius (75°C) à environ quatre vingt degrés Celsius (80°C), puis avec une solution à 1:50 d'acide fluorhydrique (HF) et d'eau (H2O) à une température d'environ vingt cinq degrés Celsius (25°C). La structure semi-conductrice 120 peut être rincée avec de l'eau 30 déminéralisée avant et après chaque étape de nettoyage. Avec le procédé SC-2, la structure semi- conductrice 120 peut être nettoyée avec une solution à 1:1:6 d'acide chlorhydrique (HC1), de 11 peroxyde d'hydrogène (H202) et d'eau (H2O) à une température d'environ soixante quinze degrés Celsius (75°C) à environ quatre vingt degrés Celsius (80°C). Une fois de plus, la structure semiconductrice 120 peut être rincée avec de l'eau déminéralisée avant et après chaque étape de nettoyage. Dans d'autres modes de réalisation, la surface principale 103 de la couche de silicium cristallin 102 peut être nettoyée à l'ozone. [0056] Comme cela est indiqué précédemment, la structure semi-conductrice 120 illustrée sur la figure 4 peut comprendre un substrat silicium sur isolant (SOI). La structure semi-conductrice 120 peut être utilisée pour fabriquer n'importe lequel de différents types de dispositifs semiconducteurs qui comprennent une ou plusieurs partie(s) de la couche de silicium cristallin 102. Ces dispositifs semi-conducteurs comprennent, par exemple, des processeurs de signaux électroniques, des dispositifs de mémoire, des diodes électroluminescentes, des diodes laser, des photocellules, etc. [0057] En référence à la figure 5, pour fabriquer ces dispositifs semi-conducteurs, des dispositifs actifs 122 peuvent être fabriqués sur et/ou dans la couche de silicium cristallin 102 afin de former la structure semi-conductrice 130. Ces dispositifs actifs 122 peuvent comprendre, par exemple, un ou plusieurs des dispositifs suivants : des jonctions PN, des transistors, des lignes conductrices, et des trous d'interconnexion conducteurs. [0058] En option, différentes couches supplémentaires de dispositifs actifs 122 peuvent être formés sur les dispositifs actifs 122 formés dans et/ou sur la couche de silicium cristallin 102. Par exemple, la figure 6 illustre une autre structure semi-conductrice 140 qui comprend deux couches supplémentaires 124A, 124B formées sur les dispositifs actifs 122 formés dans et/ou sur la couche de silicium cristallin 102. Ces couches supplémentaires 124A, 124B peuvent être formées en déposant ou en développant de manière épitaxiale des couches supplémentaires de silicium cristallin, et en formant des dispositifs actifs supplémentaires 122 dans chaque couche respective de silicium cristallin. Dans d'autres modes de réalisation, ces couches supplémentaires 124A, 124B peuvent être fabriquées séparément puis transférées et collées sur la couche de silicium cristallin 102 à l'aide de procédés d'intégration en 3D. [0059] En référence à nouveau à la figure 1, dans certains modes de réalisation, la structure semi-conductrice initiale 100 peut être formée en transférant la couche de silicium cristallin 102 d'une structure donneuse vers une structure réceptrice qui comprend le substrat 104.
A titre d'exemple et non de limitation, le procédé connu dans l'art sous le nom de SMART-CUT® peut être utilisé pour transférer la couche de silicium cristallin 102 d'une structure donneuse vers le 12 substrat 104. Le procédé SMART-CUT® est décrit, par exemple, dans le brevet US n° RE39 484 de Bruel (publié le 6 février 2007), et le brevet U.S. n°6 303 468 de Aspar et al. (publié le 6 octobre 2001), le brevet U.S. n°6 335 258 de Aspar et al. (publié le ler janvier 2002), le brevet U.S. Patent n°6 756 286 de Moriceau et al. (publié le 29 juin 2004), le brevet U.S. n°6 809 044 de Aspar et al. (publié le 26 octobre 2004), et le brevet U.S. n°6 946 365 de Aspar et al. (20 septembre 2005). [0060] Le procédé SMART-CUT® est brièvement décrit ci-dessous en référence aux figures 9 et 10. En référence à la figure 9, plusieurs ions (comme par exemple un ou plusieurs ions choisis parmi les ions d'hydrogène, d'hélium, ou de gaz inerte) peuvent être implantés dans une structure donneuse 200 le long d'un plan d'implantation d'ions 202. La structure donneuse 200 10 peut comprendre du silicium cristallin massif, comme du silicium monocristallin. L'implantation des ions est représentée sur la figure 9 par les flèches 204. Les ions implantés le long du plan d'implantation d'ions 202 définissent un plan de fragilité dans la structure donneuse 200, le long duquel la structure donneuse 200 peut ensuite être clivée ou fracturée. Comme cela est connu dans l'art, la profondeur à laquelle les ions sont implantés dans la structure donneuse 200 dépend au 15 moins partiellement de l'énergie avec laquelle les ions sont implantés dans la structure donneuse 200. Généralement, les ions implantés avec moins d'énergie seront implantés à des profondeurs relativement moins importantes, alors que les ions implantés avec une plus forte énergie seront implantés à des profondeurs relativement plus importantes. [0061] En référence à la figure 10, la structure donneuse 200 est collée à une autre 20 structure réceptrice qui comprend le substrat 104, après quoi la structure donneuse 200 est clivée ou fracturée le long du plan d'implantation d'ions 202. Pour coller la structure donneuse 200 au substrat 104, les surfaces de collage de la structure donneuse 200 et du substrat 104 peuvent être oxydées afin de créer une couche de matériau oxydé dessus, et les couches d'oxyde peuvent être amenées en contact physique direct de façon à établir une liaison moléculaire oxyde/oxyde directe 25 entre le substrat 104 et la structure donneuse 200. Les couches d'oxyde collées forment ensemble la couche intermédiaire 106, comme cela est illustré sur la figure 10. Dans d'autres modes de réalisation, la couche intermédiaire 106 peut comprendre un métal ou un matériau semi-conducteur formé en établissant des liaisons moléculaires directes entre deux couches de ces matériaux. [0062] Après le procédé de collage, la structure donneuse collée 200 peut être clivée ou 30 fracturée le long du plan d'implantation d'ions 202 afin de former la structure illustrée sur la figure 1. Par exemple, la structure donneuse 200 et la structure réceptrice peuvent être chauffées afin que 13 la structure donneuse 200 se fracture le long du plan d'implantation d'ions 202. En option, des forces mécaniques peuvent être appliquées à la structure donneuse 200 afin de faciliter le clivage de la structure donneuse 200 le long du plan d'implantation d'ions 202. [0063] Une fois que la structure donneuse 200 a été clivée ou fracturée le long du plan d'implantation d'ions 202, une partie de la structure donneuse 200 reste collée au substrat 104 de la structure réceptrice, ladite partie définissant la couche de silicium cristallin 102 illustrée sur la figure 1. Le reste de la structure donneuse 200 peut être réutilisé avec d'autres procédés SMART-CUT® afin de transférer d'autres parties de la structure donneuse 200 vers des structures réceptrices. [0064] Après le procédé de fracture, la surface principale exposée 103 de la couche de silicium cristallin 102 comprend une surface fracturée de la structure donneuse 200, et peut comprendre des impuretés d'ions et des imperfections dans le réseau cristallin de la couche de silicium cristallin 102. La couche de silicium cristallin 102 peut être traitée afin de réduire les niveaux d'impuretés et d'améliorer la qualité du réseau cristallin (c'est-à-dire réduire le nombre de défauts dans le réseau cristallin près de la surface principale exposée 103) dans la couche de silicium cristallin 102. Ces traitements peuvent impliquer un ou plusieurs traitements choisis parmi un meulage, un polissage, une gravure et un recuit thermique. [0065] Dans d'autres modes de réalisation, la couche de silicium cristallin 102 peut être formée sur le substrat 104 en faisant croître de manière épitaxiale ou en déposant la couche de silicium cristallin 102 sur le substrat 104 et la couche intermédiaire 106, ou en collant du silicium cristallin massif sur le substrat 104 et la couche intermédiaire 106 puis en amincissant le silicium cristallin massif jusqu'à l'épaisseur initiale moyenne TI à l'aide d'un ou plusieurs procédés choisis parmi un procédé de meulage, un procédé de polissage, et un procédé de gravure (comme par exemple un procédé de polissage chimico-mécanique). [0066] Dans certains modes de réalisation, la couche de silicium cristallin 102 peut être choisie afin de comprendre des dispositifs 122 avant d'effectuer le procédé d'amincissement décrit ci-dessus en référence aux figures 3 et 4. Ces procédés sont décrits ci-dessous en référence aux figures 11 à 15. [0067] La figure 11 illustre une structure semi-conductrice 300 qui comprend une couche de silicium cristallin 102 et des dispositifs actifs 122 formés sur et/ou dans la couche de silicium cristallin 102. Les dispositifs actifs 122 peuvent comprendre, par exemple, un ou plusieurs dispositifs choisis parmi des jonctions PN, des transistors, des lignes conductrices, et des trous 14 d'interconnexion conducteurs. Dans certains modes de réalisation, les dispositifs actifs 122 peuvent être enterrés dans la couche de silicium cristallin 102. La couche de silicium cristallin 102 et les dispositifs actifs 122 situés à l'intérieur peuvent être transférés et collés au substrat 104 à l'aide d'un procédé de transfert de couches, dans certains modes de réalisation. [0068] Comme cela est illustré sur la figure 12, avant d'amincir la couche de silicium cristallin 102, la surface principale exposée 103 de la couche de silicium cristallin 102 peut être lissée comme cela est décrit précédemment en référence à la figure 2. La surface principale exposée 103 peut être lissée à l'aide, par exemple, d'un ou plusieurs procédés choisis parmi un procédé de meulage ou de polissage mécanique, un procédé de gravure chimique, et un procédé de polissage chimico-mécanique (CMP). [0069] Une partie 102' de la couche de silicium cristallin 102 peut être transformée en un siliciure de métal 112 afin de former la structure semi-conductrice 300 illustrée sur la figure 13. A titre d'exemple et non de limitation, le siliciure de métal 112 peut être formé à l'aide de procédés précédemment décrits en référence aux figures 7 et 8. Dans les modes de réalisation dans lesquels la couche de silicium cristallin 102 comprend des dispositifs actifs 122, le siliciure de métal 112 peut être formé dans la partie 102' à une température d'environ sept cents degrés Celsius (700°C) ou moins, d'environ cinq cents degrés Celsius (500°C) ou moins, voire d'environ trois cents degrés Celsius (300°C) ou moins, afin d'éviter d'endommager les dispositifs actifs précédemment formés 122. [0070] Après avoir formé le siliciure de métal 112 dans la couche de matériau semi- conducteur 102, le siliciure de métal 112 peut être retiré à l'aide d'un procédé de gravure afin de former la structure semi-conductrice 310 illustrée sur la figure 14, comme cela est décrit précédemment en référence à la figure 4. Ainsi, la couche de silicium cristallin 102 peut être amincie par rapport à son épaisseur initiale moyenne T1 illustrée sur la figure 12, pour une épaisseur moyenne finale TF illustrée sur la figure 14. [0071] En option, différentes couches supplémentaires de dispositifs actifs 122 peuvent être formées sur les dispositifs actifs 122 et la couche de silicium cristallin 102. Par exemple, la figure 15 illustre une autre structure semi-conductrice 320 qui comprend trois couches supplémentaires 124A, 124B, 124C formées sur les dispositifs actifs 122 et la couche de silicium cristallin 102. Ces couches supplémentaires 124A, 124B, 124C peuvent être formées en déposant ou en développant de manière épitaxiale des couches supplémentaires de silicium cristallin, et en 15 formant des dispositifs actifs supplémentaires 122 dans chaque couche respective de silicium cristallin. Dans d'autres modes de réalisation, ces couches supplémentaires 124A, 124B, 124C peuvent être fabriquées séparément puis transférées et collées sur la couche de silicium cristallin 102 à l'aide de procédés d'intégration en 3D. [0072] D'autres exemples de modes de réalisation non limitatifs de la présente invention sont décrits ci-dessous : [0073] Mode de réalisation 1 : Procédé de fabrication d'un dispositif semi-conducteur, qui comprend : la formation d'une couche de silicium cristallin sur une structure réceptrice ; la formation d'un siliciure de métal dans une partie du silicium cristallin adjacente à une surface principale exposée de la couche de silicium cristallin ; et la gravure du siliciure de métal à l'aide d'un agent de gravure sélectif vis-à-vis du siliciure de métal par rapport au silicium cristallin. [0074] Mode de réalisation 2 : Procédé selon le mode de réalisation 1, dans lequel la formation de la couche de silicium cristallin sur la structure réceptrice comprend le transfert de la couche de silicium cristallin d'une structure donneuse vers la structure réceptrice. [0075] Mode de réalisation 3 : Procédé selon le mode de réalisation 2, qui comprend en outre la sélection de la couche de silicium cristallin afin qu'elle comprenne des dispositifs actifs. [0076] Mode de réalisation 4 : Procédé selon le mode de réalisation 3, qui comprend en outre la sélection de la couche de silicium cristallin afm qu'elle comprenne un ou plusieurs dispositifs choisis parmi des jonctions PN, des transistors, des lignes conductrices et des trous d'interconnexion conducteurs. [0077] Mode de réalisation 5 : Procédé selon l'un des modes de réalisation 1 à 4, qui comprend en outre la sélection du silicium cristallin afin qu'il comprenne du silicium monocristallin. [0078] Mode de réalisation 6 : Procédé selon l'un des modes de réalisation 1 à 5, dans lequel la formation du siliciure de métal dans la partie du silicium cristallin adjacente à la surface principale exposée de la couche de silicium cristallin comprend : le dépôt de métal sur la surface principale exposée de la couche de silicium cristallin ; et le recuit du métal déposé et de la couche de silicium cristallin afin de former le siliciure de métal. [0079] Mode de réalisation 7 : Procédé selon l'un des modes de réalisation 1 à 5, dans lequel la formation du siliciure de métal dans la partie du silicium cristallin adjacente à la surface 16 principale exposée de la couche de silicium cristallin comprend l'implantation d'ions métalliques dans le silicium cristallin afin de former le siliciure de métal. [0080] Mode de réalisation 8 : Procédé selon le mode de réalisation 7, qui comprend en outre la sélection des ions métalliques afin qu'il comprenne au moins l'un des ions métalliques suivants : titane, nickel, cobalt et tungstène. [0081] Mode de réalisation 9 : Procédé selon l'un des modes de réalisation 1 à 8, dans lequel la formation du siliciure de métal dans la partie du silicium cristallin comprend la formation du siliciure de métal dans la partie du silicium cristallin à une température d'environ 700°C ou moins. [0082] Mode de réalisation 10 : Procédé selon le mode de réalisation 9, dans lequel la formation du siliciure de métal dans la partie du silicium cristallin à une température d'environ 700°C ou moins comprend la formation du siliciure de métal dans la partie du silicium cristallin à une température d'environ 500°C ou moins. [0083] Mode de réalisation 11 : Procédé selon le mode de réalisation 10, dans lequel la formation du siliciure de métal dans la partie du silicium cristallin à une température d'environ 500°C ou moins comprend la formation du siliciure de métal dans la partie du silicium cristallin à une température d'environ 300°C ou moins. [0084] Mode de réalisation 12 : Procédé selon l'un des modes de réalisation 1 à 11, dans lequel la gravure du siliciure de métal comprend la gravure du siliciure de métal à l'aide d'un ou 20 plusieurs procédés choisis parmi un procédé de gravure à sec, un procédé de gravure humide, et un procédé de gravure électrochimique. [0085] Mode de réalisation 13 : Procédé selon l'un des modes de réalisation 1 à 12, dans lequel la gravure du siliciure de métal comprend le retrait au moins substantiel du siliciure de métal et l'exposition d'une surface du silicium cristallin. 25 [0086] Mode de réalisation 14 : Procédé selon le mode de réalisation 13, qui comprend en outre le lissage d'une surface du silicium cristallin à l'aide d'un ou plusieurs procédés choisis parmi un procédé de nettoyage humide, un procédé de polissage chimico-mécanique, un procédé de nettoyage au plasma, et un procédé d'ébavurage ionique. [0087] Mode de réalisation 15 : Procédé selon l'un des modes de réalisation 1 à 14, dans 30 lequel la gravure du siliciure de métal comprend la gravure du siliciure de métal à une température d'environ cent degrés Celsius (100°C) ou moins. 17 [0088] Mode de réalisation 16 : Procédé selon le mode de réalisation 15, dans lequel la gravure du siliciure de métal à la température d'environ cent degrés Celsius (100°C) ou moins comprend la gravure du siliciure de métal à une température d'environ vingt cinq degrés Celsius (25°C) ou moins. [0089] Mode de réalisation 17 : Procédé selon l'un des modes de réalisation 1 à 16, dans lequel la gravure du siliciure de métal à l'aide de l'agent de gravure sélectif vis-à-vis du siliciure de métal par rapport au silicium cristallin comprend la gravure du siliciure de métal avec de l'acide fluorhydrique. [0090] Mode de réalisation 18 : Procédé selon l'un des modes de réalisation 1 à 17, qui comprend en outre la formation d'un substrat de type SOI qui comprend le silicium cristallin, la structure réceptrice, et une couche diélectrique entre eux. [0091] Mode de réalisation 19 : Procédé selon l'un des modes de réalisation 1 à 18, qui comprend en outre la formation d'un ou plusieurs dispositifs choisis parmi un processeur de signaux électroniques, un dispositif de mémoire, une diode électroluminescente, une diode laser, et une photocellule comprenant le silicium cristallin. [0092] Mode de réalisation 20 : Procédé selon l'un des modes de réalisation 1 à 19, qui comprend en outre la formation de la couche de silicium cristallin afin qu'elle présente une épaisseur moyenne d'environ 500 nm ou moins après la gravure du siliciure de métal. [0093] Mode de réalisation 21 : Procédé selon le mode de réalisation 20, qui comprend en outre la formation de la couche de silicium cristallin afin qu'elle présente une épaisseur moyenne d'environ 100 nm ou moins après la gravure du siliciure de métal. [0094] Mode de réalisation 22 : Procédé selon l'un des modes de réalisation 1 à 21, qui comprend en outre la formation d'une surface exposée principale de la couche de silicium cristallin afin qu'elle présente une rugosité moyenne Ra d'environ 5 nm ou moins après la gravure du siliciure de métal. [0095] Mode de réalisation 23 : Procédé selon le mode de réalisation 22, qui comprend en outre la formation d'une surface exposée principale de la couche de silicium cristallin afin qu'elle présente une rugosité moyenne Ra d'environ 2 nm ou moins après la gravure du siliciure de métal. [0096] Mode de réalisation 24 : Procédé de formation d'un substrat silicium sur isolant (SOI), qui comprend : la formation d'une couche de silicium cristallin sur un substrat de base avec 18 un matériau diélectrique entre la couche de silicium cristallin et le substrat de base ; et l'amincissement de la couche de silicium cristallin jusqu'à une épaisseur d'environ 500 nm ou moins. L'amincissement de la couche de silicium cristallin comprend : la formation d'une couche de siliciure de métal généralement plane dans une partie de la couche de silicium cristallin adjacente à une surface principale exposée de la couche de silicium cristallin ; et la gravure de la couche de siliciure de métal à l'aide d'un agent de gravure sélectif vis-à-vis du siliciure de métal par rapport au silicium cristallin. [0097] Mode de réalisation 25 : Procédé selon le mode de réalisation 24, dans lequel la formation du siliciure de métal dans la partie du silicium cristallin adjacente à la surface principale exposée de la couche de silicium cristallin comprend : le dépôt de métal sur la surface principale exposée de la couche de silicium cristallin ; et le recuit du métal déposé et de la couche de silicium cristallin afin de former le siliciure de métal. [0098] Mode de réalisation 26 : Procédé selon le mode de réalisation 24, dans lequel la formation du siliciure de métal dans la partie du silicium cristallin adjacente à la surface principale exposée de la couche de silicium cristallin comprend l'implantation d'ions métalliques dans le silicium cristallin afin de former le siliciure de métal. [0099] Mode de réalisation 27 : Procédé selon le mode de réalisation 26, qui comprend en outre la sélection des ions métalliques afin qu'ils comprennent au moins l'un des ions métalliques suivants : titane, nickel, cobalt et tungstène. [00100] Mode de réalisation 28 : Procédé selon l'un des modes de réalisation 24 à 27, dans lequel la formation du siliciure de métal dans la partie du silicium cristallin comprend la formation du siliciure de métal dans la partie du silicium cristallin à une température d'environ 700°C ou moins. [00101] Mode de réalisation 29 : Procédé selon le mode de réalisation 28, dans lequel la formation du siliciure de métal dans la partie du silicium cristallin à une température d'environ 700°C ou moins comprend la formation du siliciure de métal dans la partie du silicium cristallin à une température d'environ 500°C ou moins. [00102] Mode de réalisation 30 : Procédé selon le mode de réalisation 29, dans lequel la formation du siliciure de métal dans la partie du silicium cristallin à une température d'environ 500°C ou moins comprend la formation du siliciure de métal dans la partie du silicium cristallin à une température d'environ 300°C ou moins. 19 [00103] Mode de réalisation 31 : Procédé selon l'un des modes de réalisation 24 à 30, dans lequel la gravure du siliciure de métal comprend la gravure du siliciure de métal à une température d'environ cent degrés Celsius (100°C) ou moins. [00104] Mode de réalisation 32 : Procédé selon le mode de réalisation 31, dans lequel la gravure du siliciure de métal à la température d'environ cent degrés Celsius (100°C) ou moins comprend la gravure du siliciure de métal à une température d'environ vingt cinq degrés Celsius (25°C) ou moins. [00105] Mode de réalisation 33 : Procédé selon l'un des modes de réalisation 24 à 32, qui comprend en outre la formation de la couche de silicium cristallin afin qu'elle présente une 10 épaisseur moyenne d'environ 100 nm ou moins après la gravure du siliciure de métal. [00106] Mode de réalisation 34 : Procédé selon l'un des modes de réalisation 24 à 33, qui comprend en outre la formation d'une surface exposée principale de la couche de silicium cristallin afin qu'elle présente une rugosité moyenne Ra d'environ 5 nm ou moins après la gravure du siliciure de métal. 15 [00107] Mode de réalisation 35 : Procédé selon le mode de réalisation 34, qui comprend en outre la formation d'une surface exposée principale de la couche de silicium cristallin afin qu'elle présente une rugosité moyenne Ra d'environ 2 nm ou moins après la gravure du siliciure de métal. 20
Claims (6)
- REVENDICATIONS1. Procédé de fabrication d'un dispositif semi-conducteur, comprenant : la formation d'une couche de silicium cristallin sur une structure réceptrice : la formation d'un siliciure de métal dans la partie du silicium cristallin adjacente à la surface principale exposée de la couche de silicium cristallin ; et la gravure du siliciure de métal à l'aide d'un agent de gravure sélectif vis-à-vis du siliciure de métal, par rapport au silicium cristallin.
- 2. Procédé selon la revendication 1, dans lequel la formation de la couche de silicium cristallin sur la structure réceptrice comprend le transfert de la couche de silicium cristallin d'une structure donneuse vers la structure réceptrice.
- 3. Procédé selon la revendication 2, comprenant en outre la sélection de la couche de silicium cristallin afin qu'elle comprenne des dispositifs actifs.
- 4. Procédé selon la revendication 1, dans lequel la formation du siliciure de métal dans la partie du silicium cristallin adjacente à la surface principale exposée de la couche de silicium cristallin comprend : le dépôt de métal sur la surface principale exposée de la couche de silicium cristallin ; et le recuit du métal déposé et de la couche de silicium cristallin afin de former le siliciure de métal.
- 5. Procédé selon la revendication 1, dans lequel la formation du siliciure de métal dans la partie du silicium cristallin adjacente à la surface principale exposée de la couche de silicium cristallin comprend l'implantation d'ions métalliques dans le silicium cristallin afin de former le siliciure de métal.
- 6. Procédé selon la revendication 5, comprenant en outre la sélection des ions métalliques afin qu'ils comprennent au moins l'un des ions métalliques suivants : titane, nickel, cobalt et tungstène. 21. Procédé selon la revendication 1, dans lequel la formation du siliciure de métal dans la partie du silicium cristallin comprend la formation du siliciure de métal dans la partie du silicium cristallin à une température d'environ 700°C ou moins. 8. Procédé selon la revendication 1, dans lequel la gravure du siliciure de métal comprend la gravure du siliciure de métal à l'aide d'un ou plusieurs des procédés suivants : un procédé de gravure à sec, un procédé de gravure humide, et un procédé de gravure électrochimique. 9. Procédé selon la revendication 1, dans lequel la gravure du siliciure de métal comprend le retrait au moins substantiel du siliciure de métal et l'exposition d'une surface du silicium cristallin. 15 10. Procédé selon la revendication 9, comprenant en outre le lissage d'une surface du silicium cristallin à l'aide d'un ou plusieurs des procédés suivants : un procédé de nettoyage humide, un procédé de polissage chimico-mécanique, un procédé de nettoyage au plasma, et un procédé d' ébavurage ionique. 20 11. Procédé selon la revendication 1, dans lequel la gravure du siliciure de métal comprend la gravure du siliciure de métal à une température d'environ cent degrés Celsius (100°C) ou moins. 12. Procédé selon la revendication 1, dans lequel la gravure du siliciure de métal à 25 l'aide de l'agent de gravure sélectif vis-à-vis du siliciure de métal par rapport au silicium cristallin comprend la gravure du siliciure de métal avec de l'acide fluorhydrique. 13. Procédé selon la revendication 1, comprenant en outre la formation d'un substrat de type SOI qui comprend le silicium cristallin, la structure réceptrice, et une couche diélectrique 30 entre eux. 10 22. Procédé selon la revendication 1, comprenant en outre la formation d'un ou plusieurs des dispositifs suivants : un processeur de signaux électroniques, un dispositif de mémoire, une diode électroluminescente, une diode laser, et une photocellule comprenant le silicium cristallin. 15. Procédé selon la revendication 1, comprenant en outre la formation de la couche de silicium cristallin afin qu'elle présente une épaisseur moyenne d'environ 100 nm ou moins après la gravure du siliciure de métal. 16. Procédé selon la revendication 1, comprenant en outre la formation de la surface exposée principale de la couche de silicium cristallin afin qu'elle présente une rugosité moyenne Ra d'environ 2 nm ou moins après la gravure du siliciure de métal. 23
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1252148A FR2987936B1 (fr) | 2012-03-09 | 2012-03-09 | Procedes de fabrication de fines couches de materiau semi-conducteur cristallin, et structures et dispositifs connexes |
| JP2014558222A JP6193271B2 (ja) | 2012-02-22 | 2013-02-01 | 結晶半導体材料の薄層を設ける方法、ならびに関連する構造体およびデバイス |
| KR1020147024957A KR102031725B1 (ko) | 2012-02-22 | 2013-02-01 | 결정질 반도체 재료의 박층 제공방법 및 관련 구조 및 장치 |
| SG11201404576TA SG11201404576TA (en) | 2012-02-22 | 2013-02-01 | Methods of providing thin layers of crystalline semiconductor material, and related structures and devices |
| PCT/IB2013/000139 WO2013124719A1 (fr) | 2012-02-22 | 2013-02-01 | Procédés permettant d'obtenir des couches minces de matériau semi-conducteur cristallin, et structures et dispositifs associés |
| CN201380009416.3A CN104115259B (zh) | 2012-02-22 | 2013-02-01 | 设置晶体半导体材料薄层的方法以及有关的结构和器件 |
| TW102106329A TWI588886B (zh) | 2012-02-22 | 2013-02-22 | 製造半導體裝置之方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1252148A FR2987936B1 (fr) | 2012-03-09 | 2012-03-09 | Procedes de fabrication de fines couches de materiau semi-conducteur cristallin, et structures et dispositifs connexes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2987936A1 true FR2987936A1 (fr) | 2013-09-13 |
| FR2987936B1 FR2987936B1 (fr) | 2016-11-04 |
Family
ID=46489375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1252148A Active FR2987936B1 (fr) | 2012-02-22 | 2012-03-09 | Procedes de fabrication de fines couches de materiau semi-conducteur cristallin, et structures et dispositifs connexes |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2987936B1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5223081A (en) * | 1991-07-03 | 1993-06-29 | Doan Trung T | Method for roughening a silicon or polysilicon surface for a semiconductor substrate |
| US5677207A (en) * | 1995-10-17 | 1997-10-14 | Lg Electronics Inc. | Method for fabricating a thin film transistor using silicide layer |
| EP1480265A2 (fr) * | 2003-05-21 | 2004-11-24 | Canon Kabushiki Kaisha | Procédé de fabrication d'un substrat SOI et appareil de traitement de ce substrat |
-
2012
- 2012-03-09 FR FR1252148A patent/FR2987936B1/fr active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5223081A (en) * | 1991-07-03 | 1993-06-29 | Doan Trung T | Method for roughening a silicon or polysilicon surface for a semiconductor substrate |
| US5677207A (en) * | 1995-10-17 | 1997-10-14 | Lg Electronics Inc. | Method for fabricating a thin film transistor using silicide layer |
| EP1480265A2 (fr) * | 2003-05-21 | 2004-11-24 | Canon Kabushiki Kaisha | Procédé de fabrication d'un substrat SOI et appareil de traitement de ce substrat |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2987936B1 (fr) | 2016-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1923912B1 (fr) | Procédé de fabrication d'une structure microtechnologique mixte | |
| EP2342744B1 (fr) | Procede de formation d'une couche monocristalline dans le domaine micro-electronique | |
| JP6141853B2 (ja) | ３ｄ集積化プロセスにおいて材料の層を転写する方法ならびに関連する構造体およびデバイス | |
| JP5462289B2 (ja) | 熱膨張係数が局所的に適合するヘテロ構造の生成方法 | |
| JP2006191029A (ja) | 親水性Ｓｉ表面と界面接合酸化物の溶解とを用いるＳｉ間擬似疎水性ウェハ接合 | |
| WO2005064657A1 (fr) | Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci | |
| FR2823599A1 (fr) | Substrat demomtable a tenue mecanique controlee et procede de realisation | |
| EP2779223B1 (fr) | Procédé de réalisation d'un substrat muni d'une protection de bord | |
| FR2905801A1 (fr) | Procede de transfert d'une couche a haute temperature | |
| JP2011109125A (ja) | ボンディング層が消滅する間接ボンディング | |
| FR3036844A1 (fr) | Procede de fabrication de semi-conducteur sur isolant | |
| FR2995136A1 (fr) | Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin | |
| FR2978605A1 (fr) | Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support | |
| US20130075868A1 (en) | Methods of transferring layers of material in 3d integration processes and related structures and devices | |
| FR2973938A1 (fr) | Procédés de formation de structures semi-conductrices collées, et structures semi-conductrices formées par ces procédés | |
| TWI588886B (zh) | 製造半導體裝置之方法 | |
| US9136134B2 (en) | Methods of providing thin layers of crystalline semiconductor material, and related structures and devices | |
| EP2676288B1 (fr) | Procede de realisation d'un support de substrat | |
| FR2987936A1 (fr) | Procedes de fabrication de fines couches de materiau semi-conducteur cristallin, et structures et dispositifs connexes | |
| FR3054927A1 (fr) | ||
| FR3031236A1 (fr) | ||
| JP6473970B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| EP4123692A1 (fr) | Procede de fabrication d'un substrat semi-conducteur sur isolant de type soi ou sigeoi par besoi et structure pour fabriquer un tel substrat | |
| WO2023144495A1 (fr) | Procede de fabrication d'une structure de type double semi-conducteur sur isolant | |
| FR3108439A1 (fr) | Procede de fabrication d’une structure empilee |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |
|
| PLFP | Fee payment |
Year of fee payment: 9 |
|
| PLFP | Fee payment |
Year of fee payment: 10 |
|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |