DE102014202684A1 - Fluor-dotierte Kanalsilizium-Germanium-Schicht - Google Patents

Fluor-dotierte Kanalsilizium-Germanium-Schicht Download PDF

Info

Publication number
DE102014202684A1
DE102014202684A1 DE102014202684.9A DE102014202684A DE102014202684A1 DE 102014202684 A1 DE102014202684 A1 DE 102014202684A1 DE 102014202684 A DE102014202684 A DE 102014202684A DE 102014202684 A1 DE102014202684 A1 DE 102014202684A1
Authority
DE
Germany
Prior art keywords
csige
layer
fluorine
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014202684.9A
Other languages
English (en)
Other versions
DE102014202684B4 (de
Inventor
Nicolas Sassiat
Ran Yan
Jan Höntschel
Shiang Yang Ong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of DE102014202684A1 publication Critical patent/DE102014202684A1/de
Application granted granted Critical
Publication of DE102014202684B4 publication Critical patent/DE102014202684B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es werden Verfahren zum Bilden von P-Typ-Kanal-Metalloxid-Halbleiterfeldeffekt-Transistoren (PMOSFETs) mit verbesserter Grenzflächenrauheit an der Kanalsilizium-Germanium(cSiGe)-Schicht und der sich ergebenen Vorrichtungen offenbart. Ausführungsformen können ein Bestimmen eines Bereichs in einem Substrat als Kanalbereich, ein Bilden einer cSiGe-Schicht über dem bestimmten Kanalbereich und ein Implantieren von Fluor direkt in die cSiGe-Schicht umfassen. Ausführungsformen können alternativ ein Implantieren von Fluor in einen Bereich in einem Siliziumsubstrat, der einen Kanalbereich bestimmt, ein Bilden einer cSiGe-Schicht über dem bestimmten Kanalbereich und ein Erwärmen des Siliziumsubstrats und der cSiGe-Schicht zum Diffundieren des Fluors in die cSiGe-Schicht umfassen.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft Kanalsilizium-Germanium(cSiGe)-Schichten in Halbleitervorrichtungen. Die vorliegende Erfindung kann insbesondere auf eine Bildung dünner cSiGe-Schichten mit verbesserter Grenzflächenrauheit angewendet werden, während die Schwellspannungseffizienz in P-Kanal-Metalloxid-Halbleiterfeldeffekt-Transistoren (PMOSFETs) aufrechterhalten wird.
  • Hintergrund
  • Die Verwendung von cSiGe-Schichten in PMOSFETs in der High-k-Dielektrikums-Metallgate-Technologie kann die Schwellspannung verringern. Die zur Verringerung der Schwellspannung erforderliche Dicke, beispielsweise 100 Ångström oder größer, erhöht jedoch die Grenzflächenrauheit zwischen der cSiGe-Schicht und anderen Schichten (beispielsweise Siliziumsubstrat und/oder Gatedielektrikumsschicht). Die Zunahme in der Grenzflächenrauheit verschlechtert die Zuverlässigkeit und das Leistungsvermögen des Transistors.
  • Es besteht daher ein Bedarf an einer Methodik, die dünnere cSiGe-Schichten mit verbesserter Grenzflächenrauheit bei Aufrechterhaltung effizienter Schwellspannungen ermöglicht, und an der sich ergebenden Vorrichtung.
  • Zusammenfassung
  • Ein Aspekt der vorliegenden Erfindung ist ein effizientes Verfahren zum Bilden einer mit Fluor dotierten cSiGe-Schicht in einem PMOSFET.
  • Ein weiterer Aspekt der vorliegenden Erfindung ist ein PMOSFET mit einer mit Fluor dotierten cSi-Ge-Schicht.
  • Zusätzliche Aspekte und andere Merkmale der vorliegenden Erfindung werden in der folgenden Beschreibung ausgeführt und sind zum Teil dem Fachmann bei der Untersuchung des Folgenden ersichtlich oder können bei der Ausführung der vorliegenden Erfindung erlernt werden. Die Vorteile der vorliegenden Beschreibung können realisiert und erhalten werden, wie insbesondere in den beigefügten Ansprüchen ausgeführt ist.
  • Gemäß der vorliegenden Erfindung können einige technische Effekte zum Teil durch ein Verfahren erreicht werden, das umfasst: Bestimmen eines Bereichs in einem Substrat als Kanalbereich, Bilden einer cSiGe-Schicht über dem bestimmten Kanalbereich und Implantieren von Fluor direkt in die cSiGe-Schicht.
  • Ein Aspekt der vorliegenden Erfindung ist das Implantieren von Fluor in die cSiGe-Schicht bei einer Dosis von 8 × 1014 bis 2 × 1015 Atome/cm2. Ein weiterer Aspekt der vorliegenden Erfindung ist das Implantieren von Fluor in die cSiGe-Schicht bei einer Energie von 5 bis 10 Kiloelektronenvolt (keV). Wieder ein anderer Aspekt der vorliegenden Erfindung ist das Ausheizen der cSiGe-Schicht bei 400 bis 650°C nach dem Implantieren von Fluor. Ein zusätzlicher Aspekt der vorliegenden Erfindung ist das Bilden der cSiGe-Schicht mit einer Dicke von 40 bis 80 Å. Ein weiterer Aspekt der vorliegenden Erfindung ist das Bilden einer Gatedielektrikumsschicht über der cSi-Ge-Schicht. Ein zusätzlicher Aspekt der vorliegenden Erfindung ist das Bilden eines Gates auf der Gatedielektrikumsschicht.
  • Weitere technische Effekte können auch zum Teil durch ein Verfahren erreicht werden, das umfasst: Implantieren von Fluor in einen Bereich in einem Siliziumsubstrat, der als Kanalbereich bestimmt ist, Bilden einer cSiGe-Schicht über dem bestimmten Kanalbereich und Erwärmen des Siliziumsubstrats und der cSiGe-Schicht, um das Fluor in die cSiGe-Schicht zu diffundieren.
  • Ein weiterer Aspekt umfasst das Implantieren von Fluor in den bestimmten Kanalbereich bei einer Dosis von 1 × 1015 bis 3 × 1015 Atome/cm2. Ein zusätzlicher Aspekt umfasst das Implantieren von Fluor in den bestimmten Kanalbereich bei einer Energie von 5 bis 10 keV. Wieder ein anderer Aspekt umfasst das Ausheizen des Siliziumsubstrats bei 650 bis 1050°C nach dem implantieren von Fluor und vor dem Bilden der cSiGe-Schicht. Ein weiterer Aspekt umfasst das Bilden der cSiGe-Schicht mit einer Dicke von 40 bis 80 Å. Andere Aspekte umfassen ein Bilden einer Gatedielektrikumsschicht über der cSiGe-Schicht, wobei das Erwärmen des Siliziumsubstrats und der cSiGe-Schicht während und/oder nach dem Bilden der Gatedielektrikumsschicht auftritt. Weitere Aspekte umfassen ein Bilden eines Gates auf der Gatedielektrikumsschicht, wobei das Erwärmen des Siliziumsubstrats und der cSiGe-Schicht während und/oder nach dem Bilden des Gates auftritt.
  • Ein anderer Aspekt der vorliegenden Erfindung ist eine Vorrichtung, umfassend: ein Substrat, einen P-Typ-Kanalbereich im Substrat und eine Fluor-dotierte cSiGe-Schicht über dem P-Typ-Kanal-Bereich auf dem Substrat, wobei die cSiGe-Schicht bis zu einer Dicke von 40 bis 80 Å gebildet ist.
  • Aspekte umfassen das bei einer Energie von 5 bis 10 keV implantierte Fluor. Zusätzliche Aspekte umfassen das bei einer Dosis von 1 × 1015 bis 3 × 1015 Atome/cm2 implantierte und bei 650 bis 1050° Celsius ausgeheizte Fluor. Weitere Aspekte umfassen das bei einer Dosis von 8 × 1014 bis 2 × 1015 Atome/cm2 implantierte und bei 400 bis 650°C ausgeheizte Fluor. Wieder ein anderer Aspekt umfasst eine Gatedielektrikumsschicht über der cSiGe-Schicht. Ein anderer Aspekt umfasst ein High-k-Dielektrikums-Metallgate über der Gatedielektrikumsschicht.
  • Zusätzliche Aspekte und technische Effekte der vorliegenden Erfindung werden dem Fachmann aus der folgenden detaillierten Beschreibung ersichtlich, wobei Ausführungsformen der vorliegenden Erfindung einfach durch Darstellung des besten Modus beschrieben sind, der zur Ausführung der vorliegenden Erfindung angenommen wird. Wie erkennbar ist, kann die vorliegende Erfindung andere und verschiedene Ausführungsformen darstellen und ihre verschiedenen Details können in verschiedenen offensichtlichen Weisen modifiziert werden, ohne von der vorliegenden Beschreibung abzukommen. Folglich sind die Figuren und die Beschreibung als von illustrativer Natur und nicht als beschränkend zu erachten.
  • Kurze Beschreibung der Figuren
  • Die vorliegende Erfindung wird beispielhaft und nicht beschränkend in den Figuren der beiliegenden Zeichnungen dargestellt, in welchen ähnliche Bezugszeichen ähnliche Elemente bezeichnen, und in welchen:
  • 1 bis 4 schematisch ein Verfahren zum Bilden einer mit Fluor dotierten cSiGe-Schicht in einem PMOSFET gemäß einer beispielhaften Ausführungsform darstellen; und
  • 5 bis 7 schematisch ein Verfahren zum Bilden einer Fluor-dotierten cSiGe-Schicht in einem PMOSFET gemäß einer alternativen beispielhaften Ausführungsform darstellen.
  • Detaillierte Beschreibung
  • In der folgenden Beschreibung sind zu Erläuterungszwecken eine Vielzahl spezifischer Details ausgeführt, um ein gutes Verständnis von beispielhaften Ausführungsformen bereitzustellen. Es sollte jedoch ersichtlich sein, dass beispielhafte Ausführungsformen ohne diese spezifischen Details oder mit einer äquivalenten Anordnung ausgeführt werden können. In anderen Fällen sind bekannte Strukturen und Vorrichtungen in blockdiagrammatischer Form dargestellt, um die beispielhaften Ausführungsformen nicht unnötig zu verkomplizieren. Zusätzlich sollen alle Zahlen, die Größen, Verhältnisse und numerische Eigenschaften von Zutaten, Reaktionsbedingungen usw. ausdrücken, sofern nicht anderweitig bezeichnet ist, und die in der Beschreibung und den Ansprüchen verwendet werden, als in allen Fällen durch den Ausdruck „ungefähr” modifiziert zu verstehen sein.
  • Die vorliegende Erfindung richtet sich an und löst das gegenwärtige Problem schlechten Leistungsvermögens und schlechter Zuverlässigkeit, die bei der Bildung cSiGe-Schichten mit einer ausreichenden Dicke auftreten, um die Schwellspannung in PMOSFETs zu verringern. Gemäß Ausführungsformen der vorliegenden Erfindung wird eine Fluor-dotierte cSiGe-Schicht in einem PMOSFET mit einer verringerten Dicke gebildet, um die Zuverlässigkeit und das Leistungsvermögen der Vorrichtung zu verbessern, während eine effiziente Schwellspannung aufrechterhalten wird.
  • Methodik gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Bestimmen eines Bereichs in einem Substrat als Kanalbereich. Als nächstes wird eine cSiGe-Schicht über dem bestimmten Kanalbereich gebildet. Die cSiGe-Schicht kann bis zu einer Dicke von 40 bis 80 Å gebildet werden. Als Nächstes wird Fluor direkt in die cSiGe-Schicht implantiert. Nachfolgende Schritte können ein Bilden einer Gatedielektrikumsschicht und eines Gates über der cSiGe-Schicht umfassen.
  • Methodik gemäß einer anderen Ausführungsform der vorliegenden Erfindung umfasst ein Implantieren von Fluor in einen Bereich in einem Siliziumsubtrat, der als Kanalbereich bestimmt ist. Als nächstes wird eine cSiGe-Schicht über dem bestimmten Kanalbereich gebildet. Die cSiGe-Schicht kann bis zu einer Dicke von 40 bis 80 Å gebildet werden. Nachfolgend werden das Siliziumsubstrat und die cSiGe-Schicht zur Diffusion von Fluor in die cSiGe-Schicht erwärmt.
  • Im Hinblick auf 1 beginnt ein Verfahren zum Bilden einer Fluor-dotierten cSiGe-Schicht in einem PMOSFET gemäß einer beispielhaften Ausführungsform mit einem Substrat 101. Das Substrat 101 kann ein Bulksilizium(Si)-Wafer sein, wie dargestellt ist. Alternativ kann das Substrat 101 ein Silizium-auf-Isolator(SOI)-Wafer sein. Das Substrat kann einen Bereich 103 umfassen, der nach nachfolgender Verarbeitung, wie nachstehend diskutiert wird, zu einem Kanalbereich wird.
  • Als nächstes wird eine cSiGe-Schicht 201 über dem Substrat 101 gebildet, wie in 2 dargestellt ist. Die cSiGe-Schicht 201 kann mit einer Dicke von 40 bis 80 Å gebildet werden und kann entsprechend herkömmlicher Verarbeitungstechniken gebildet werden, wie z. B. durch epitaktisches Aufwachsen.
  • Nachfolgend wird Fluor direkt in die cSiGe-Schicht 201 implantiert, um eine mit Fluor dotierte cSiGe-Schicht 301 zu bilden, wie in 3 dargestellt ist. Das Fluor kann bei einer Dosis von 8 × 1014 bis 2 × 1015 Atome/cm2 und einer Energie von 5 bis 19 keV implantiert werden. Das implantierte Fluor ermöglicht eine verringerte Schwellspannung des sich ergebenden PMOSFETs und eine dünnere cSiGe-Schicht. Nach dem Implantieren von Fluor wird die cSiGe-Schicht 301 bei 400 bis 650° Celsius für 4 Minuten ausgeheizt, um jeglichen Implantationsschaden durch die direkte Implantierung von Fluor in die cSiGe-Schicht 201 auszuheilen.
  • Nachfolgend werden eine Gatedielektrikumsschicht 401, ein Gate 403 und Abstandshalter 405 über der Fluor-dotierten cSiGe-Schicht 301 gebildet, wie in 5 dargestellt ist. Dann werden Source/Drain-Bereiche 407 gebildet, wobei ein Kanalbereich 409 gebildet wird, wo der Bereich 103 vorangehend unter dem Gate 403 und zwischen den Source/Drain-Bereichen 407 angeordnet war, wobei ein PMOSFET gebildet wird. Die Fluor-dotierte cSiGe-Schicht 301 kann geätzt werden, um zur Breite des Gates 403 zu werden, wie anhand der geätzten Fluor-dotierten cSiGe-Schicht 411 dargestellt ist. Die Gatedielektrikumsschicht 401 kann ein High-k-Dielektrikum sein, wie z. B. Hafnium-Siliziumoxinitrid (HfSiON) und das Gate 403 kann ein Metallgate sein.
  • Die dünne Fluor-dotierte cSiGe-Schicht 301/411 ergibt eine geringere Grenzflächenrauheit als eine herkömmliche dickere (beispielsweise 100 Å oder mehr) nicht Fluor-dotierte cSiGe-Schicht, die eine äquivalente Schwellspannung bereitstellt. Die dünnere Fluor-dotierte cSiGe-Schicht 301/411 erlaubt auch ein geringeres Grenzflächenladungs-trapping und de -trapping und eine höhere Vorrichtungsbeweglichkeit. Ferner ist ein Steuern der Fluorimplantation leichter als ein Steuern des Aufwachsens von SiGe auf der Oberfläche des Substrats 101. Die verringerte Dicke des cSiGe zusätzlich zu den Eigenschaften von Fluor als Verbraucher von geladenen Sauerstoff-Fehlstellen, wie z. B. in einer Oxidationsschicht, die auf dem SiGe (beispielsweise SixGeyOz) oder in einer nachfolgend gebildeten High-k-Dielektrikumsschicht gebildet wird, verbessert die Zuverlässigkeit und das Leistungsvermögen des sich ergebenen PMOSFETs. Die Fluor-dotierte cSiGe-Schicht 301/411 verbessert z. B. die maximal angelegte Spannung (VDDMAX) um 25 bis 70 Millivolt (mV) und die zeitabhänige Dielektrikumsdurchbruchspannung (TDDB) um 20 bis 40 mV über herkömmliche cSiGe-Schichten, die nicht mit Fluor dotiert sind.
  • Gemäß 5 beginnt ein Verfahren zum Bilden einer Fluor-dotierten cSiGe-Schicht in einem PMOSFET gemäß einer weiteren beispielhaften Ausführungsform mit dem Substrat 101 mit dem Bereich 103 in 1. Als nächstes wird Fluor in die obere Oberfläche des Substrats 101 innerhalb des Bereichs 103 implantiert, wobei eine Fluor-dotierte Schicht 501 gebildet wird, wie in 5 dargestellt ist. Das Fluor kann in das Substrat 101 bei einer Dosis von 1 × 1015 bis 3 × 1015/cm2 und einer Energie von 5 bis 10 keV implantiert werden. Bei dieser Dosis erlaubt das Fluor eine verringerte Schwellspannung des sich ergebenen PMOSFETs und eine dünnere cSiGe-Schicht. Nach dem Implantieren von Fluor wird das Substrat 101 bei 650 bis 1050°C für 5 bis 240 Sekunden ausgeheizt, abhängig von der Temperatur, um jeglichen durch die Fluor-Implantation hervorgerufenen Schaden auszuheilen.
  • Als nächstes wird eine cSiGe-Schicht 201 über dem Substrat 101 gebildet, wie in 6 dargestellt ist. Die cSiGe-Schicht 201 kann mit einer Dicke von 40 bis 80 Å gebildet werden und kann gemäß herkömmlicher Prozesstechniken gebildet werden, wie z. B. durch epitaktisches Aufwachsen. Das in das Substrat 101 implantierte Fluor verringert auch die SiGe-Aufwachsrate, was eine dünnere cSiGe-Schicht 201 erlaubt.
  • Nachfolgend können zusätzliche Verarbeitungsschritte durchgeführt werden, wie z. B. ein Bilden einer Gatedielektrikumsschicht 401, des Gates 403 und der Abstandshalter 405 über der cSiGe-Schicht 201, wie in 7 dargestellt ist. Andere Verarbeitungsschritte können zum Bilden von Source/Drainbereichen 407 durchgeführt werden, mit einem Kanalbereich 409, der da gebildet wird, wo der Bereich 103 vorher unter dem Gate 403 und zwischen den Source/Drainbereichen 407 angeordnet war, wobei ein PMOSFET gebildet wird. Jeglicher nachfolgender Verarbeitungsschritt, der ein Erwärmen des Substrats 101 umfasst, bewirkt, dass das Fluor in der Fluor-dotierten Schicht 501 in die cSiGe-Schicht 201 diffundiert, um eine Fluor-dotierte cSiGe-Schicht zu bilden, die ferner maskiert und geätzt werden kann, um die Fluor-dotierte cSiGe-Schicht 701 mit einer geringeren Breite zu bilden, wie in 7 dargestellt ist. Jegliches nachfolgendes Erwärmen wird ferner auch die Grenzflächenschäden des Substrats 101 ausheilen, die durch die Fluor-Implantation hervorgerufen wurden.
  • Die Ausführungsformen der vorliegenden Erfindung erreichen verschiedene technische Effekte, einschließlich eines Aufrechterhaltens einer effizienten Schwellspannung bei Verringerung der Grenzflächenrauheit zwischen einer cSiGe-Schicht und zusätzlichen Schichten (beispielsweise Siliziumsubstrat und Gatedielektrikumsschicht) in einem PMOSFET, wodurch das Leistungsvermögen und die Zuverlässigkeit des Transistors verbessert werden. Ausführungsformen der vorliegenden Erfindung sind in verschiedenen industriellen Anwendungen, wie z. B. Mikroprozessoren, Smartphones, Handys, mobile Telefone, Set-top-Boxes, DVD-Recorder und Spieler, Navigationsgeräte, Drucker und Peripheriegeräte, Vernetzungs- und Telekommunikationsausrüstungen, Spielsysteme und Digitalkameras anwendbar. Die vorliegende Erfindung ist folglich in einer beliebigen aus verschiedenen Arten von höchst integrierten Halbleitervorrichtungen anwendbar.
  • In der vorangehenden Beschreibung wird die vorliegende Erfindung mit Bezug auf spezifische beispielhafte Ausführungsformen davon beschrieben. Es ist jedoch offensichtlich, dass verschiedene Modifizierungen und Änderungen daran gemacht werden können, ohne von dem breiteren Gedanken und Rahmen der vorliegenden Erfindung abzukommen, wie in den Ansprüchen ausgeführt ist. Die Beschreibung und Figuren sind folglich als illustrativ und nicht als beschränkend anzusehen. Es wird angemerkt, dass die vorliegende Erfindung verschiedene andere Kombinationen und Ausführungsformen verwenden kann und jegliche Änderungen oder Modifizierungen in dem Bereich des erfinderischen Konzepts fallen, wie hierin zum Ausdruck kommt.

Claims (20)

  1. Verfahren, umfassend: Bestimmen eines Bereichs in einem Substrat als Kanalbereich; Bilden einer Kanalsilizium-Germanium(cSiGe)-Schicht über dem bestimmten Kanalbereich; und Implantieren von Fluor direkt in die cSiGe-Schicht.
  2. Verfahren nach Anspruch 1, umfassend Implantieren von Fluor in die cSiGe-Schicht mit einer Dosis von 8 × 1014 bis 2 × 1015 Atome/Zentimeter2 (cm2).
  3. Verfahren nach Anspruch 1, umfassend Implantieren von Fluor in die cSiGe-Schicht bei einer Energie von 5 bis 10 Kiloelektronenvolt (keV).
  4. Verfahren nach Anspruch 1, ferner umfassend ein Ausheizen der cSiGe-Schicht bei 400 bis 650°C nach dem Implantieren von Fluor.
  5. Verfahren nach Anspruch 1, umfassend Bilden der cSiGe-Schicht mit einer Dicke von 40 bis 80 Ångstrom (Å).
  6. Verfahren nach Anspruch 1, ferner umfassend ein Bilden einer Gatedielektrikumsschicht über der cSiGe-Schicht.
  7. Verfahren nach Anspruch 6, ferner umfassend ein Bilden eines Gates auf der Gatedielektrikumsschicht.
  8. Verfahren, umfassend: Implantieren von Fluor in einen Bereich in einem Siliziumsubstrat, der als Kanalbereich bestimmt ist; Bilden einer Kanalsilizium-Germanium(cSiGe)-Schicht über dem bestimmten Kanalbereich; und Erwärmen des Siliziumsubstrats und der cSiGe-Schicht, um das Fluor in die cSiGe-Schicht zu diffundieren.
  9. Verfahren nach Anspruch 8, umfassend Implantieren von Fluor in den bestimmten Kanalbereich mit einer Dosis von 1 × 1015 bis 3 × 1015 Atome/Zentimeter2 (cm2).
  10. Verfahren nach Anspruch 8, umfassend Implantieren von Fluor in den bestimmten Kanalbereich bei einer Energie von 5 bis 10 Kiloelektronenvolt (keV).
  11. Verfahren nach Anspruch 8, ferner umfassend ein Ausheizen des Siliziumsubstrats bei 650 bis 1050°C nach dem Implantieren von Fluor und vor dem Bilden der cSiGe-Schicht.
  12. Verfahren nach Anspruch 8, umfassend Bilden der cSiGe-Schicht mit einer Dicke von 40 bis 80 Ångstrom (Å).
  13. Verfahren nach Anspruch 8, ferner umfassend: Bilden einer Gatedielektrikumsschicht über der cSiGe-Schicht, wobei das Erwärmen des Siliziumsubstrats und der cSiGe-Schicht während und/oder nach dem Bilden der Gatedielektrikumsschicht auftritt.
  14. Verfahren nach Anspruch 13, ferner umfassend: Bilden eines Gates auf der Gatedielektrikumsschicht, wobei das Erwärmen des Siliziumsubstrats und der cSiGe-Schicht während und/oder nach dem Bilden des Gates auftritt.
  15. Vorrichtung, umfassend: ein Substrat; einen P-Typ-Kanalbereich in dem Substrat; und eine Fluor-dotierte Kanalsilizium-Germanium(cSiGe)-Schicht über dem P-Typ-Kanalbereich auf dem Substrat, wobei die cSiGe-Schicht mit einer Dicke von 40 bis 80 Ångstrom (Å) gebildet ist.
  16. Vorrichtung nach Anspruch 15, wobei das Fluor bei einer Energie von 5 bis 10 Kiloelektronenvolt (keV) implantiert ist.
  17. Vorrichtung nach Anspruch 16, wobei das Fluor bei einer Dosis von 1 × 1015 bis 3 × 1015 Atome/Zentimeter2 (cm2) implantiert und bei 650 bis 1050°C ausgeheizt ist.
  18. Vorrichtung nach Anspruch 16, wobei das Fluor bei einer Dosis von 8 × 1014 bis 2 × 1015 Atome/Zentimeter2 (cm2) und bei 400 bis 650°C ausgeheizt ist.
  19. Vorrichtung nach Anspruch 15, ferner umfassend eine Gatedielektrikumsschicht über der cSiGe-Schicht.
  20. Vorrichtung nach Anspruch 19, ferner umfassend ein Metallgate über der Gatedielektrikumsschicht.
DE201410202684 2013-03-15 2014-02-14 Verfahren und Vorrichtung mit einer Fluor-dotierten Kanalsilizium-Germanium-Schicht Expired - Fee Related DE102014202684B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/832,495 US20140264484A1 (en) 2013-03-15 2013-03-15 Fluorine-doped channel silicon-germanium layer
US13/832,495 2013-03-15

Publications (2)

Publication Number Publication Date
DE102014202684A1 true DE102014202684A1 (de) 2014-09-18
DE102014202684B4 DE102014202684B4 (de) 2015-05-13

Family

ID=51419203

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201410202684 Expired - Fee Related DE102014202684B4 (de) 2013-03-15 2014-02-14 Verfahren und Vorrichtung mit einer Fluor-dotierten Kanalsilizium-Germanium-Schicht

Country Status (6)

Country Link
US (1) US20140264484A1 (de)
KR (1) KR20140113311A (de)
CN (1) CN104051506B (de)
DE (1) DE102014202684B4 (de)
SG (1) SG2014001598A (de)
TW (1) TWI627664B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101536174B1 (ko) * 2014-02-11 2015-07-14 연세대학교 산학협력단 산소 확산을 억제할 수 있는 반도체 소자 제조 방법
KR102391512B1 (ko) 2017-08-17 2022-04-27 삼성전자주식회사 반도체 소자
KR20200121941A (ko) 2019-04-16 2020-10-27 삼성디스플레이 주식회사 표시 패널 및 표시 패널의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797555B1 (en) * 2003-09-10 2004-09-28 National Semiconductor Corporation Direct implantation of fluorine into the channel region of a PMOS device
US7482211B2 (en) * 2006-06-22 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Junction leakage reduction in SiGe process by implantation
DE102009047304B4 (de) * 2009-11-30 2012-04-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses
US20120153350A1 (en) * 2010-12-17 2012-06-21 Globalfoundries Inc. Semiconductor devices and methods for fabricating the same
US8507989B2 (en) * 2011-05-16 2013-08-13 International Business Machine Corporation Extremely thin semiconductor-on-insulator (ETSOI) FET with a back gate and reduced parasitic capacitance
KR20120133652A (ko) * 2011-05-31 2012-12-11 삼성전자주식회사 반도체 소자의 제조 방법
US8828834B2 (en) * 2012-06-12 2014-09-09 Globalfoundries Inc. Methods of tailoring work function of semiconductor devices with high-k/metal layer gate structures by performing a fluorine implant process

Also Published As

Publication number Publication date
KR20140113311A (ko) 2014-09-24
TW201436000A (zh) 2014-09-16
CN104051506A (zh) 2014-09-17
TWI627664B (zh) 2018-06-21
US20140264484A1 (en) 2014-09-18
SG2014001598A (en) 2014-10-30
DE102014202684B4 (de) 2015-05-13
CN104051506B (zh) 2017-08-08

Similar Documents

Publication Publication Date Title
DE102005009976B4 (de) Transistor mit Dotierstoff tragendem Metall im Source- und Drainbereich
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE112014006222B4 (de) Verfahren zum Ausbilden von SONOS-Speichertransistoren und CMOS-Transistoren
DE102010028462B4 (de) Verspannungsgedächtnistechnik mit geringerer Randzonenkapazität auf der Grundlage von Siliziumnitrid in MOS-Halbleiterbauelementen
DE112006000598B4 (de) Transistor, Verfahren zur Herstellung einer Halbleiteranordnung sowie zugehörige Komplementär-Halbleiter-Anordnung
DE112010004330B4 (de) Verfahren mit asymmetrischer Epitaxie zur Herstellung von Feldeffekttransistoren
DE102005024798B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit verschiedenen dielektrischen Gateschichten
DE102012215988A1 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε durch Wärmebehandlung und nach Entfernung der Diffusionsschicht
CN104241110B (zh) 利用氟掺杂形成半导体设备结构的方法及半导体设备结构
DE102008063432B4 (de) Verfahren zum Einstellen der Verformung, die in einem Transistorkanal eines FET hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial
DE102010037889A1 (de) Halbleitervorrichtungen und -verfahren
DE102014202684B4 (de) Verfahren und Vorrichtung mit einer Fluor-dotierten Kanalsilizium-Germanium-Schicht
DE102007004862A1 (de) Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust
DE102013204614B4 (de) Verfahren zum Bilden von einer Gateelektrode einer Halbleitervorrichtung
DE102012205662A1 (de) MOS-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102014203796A1 (de) Kontaktgeometrie mit einer von einer Transistorlänge entkoppelten Gatesiliziumlänge
DE102007001134A1 (de) Halbleiterbauelement mit einem Gate und Verfahren zur Herstellung desselben
DE102006059427B4 (de) Verfahren zum Ausbilden einer komprimierten Kanalschicht eines PMOS-Bauelements unter Verwendung eines Gateabstandshalters und ein durch selbiges hergestelltes PMOS-Bauelement
Kaczer et al. Improvement in NBTI reliability of Si-passivated Ge/high-k/metal-gate pFETs
DE102016114913B4 (de) Leistungs-Mosfets und Verfahren zu deren Herrstellung
CN102468166B (zh) 晶体管及其制造方法
US20180323099A1 (en) Fdsoi channel control by implanted high-k buried oxide
DE60209065T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10311316A1 (de) Halbleitereinrichtung mit einer Nitridschicht
CN103887161A (zh) 一种抑制掺杂原子在栅介质中扩散的方法

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee