CN108597996A - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN108597996A CN108597996A CN201810586267.1A CN201810586267A CN108597996A CN 108597996 A CN108597996 A CN 108597996A CN 201810586267 A CN201810586267 A CN 201810586267A CN 108597996 A CN108597996 A CN 108597996A
- Authority
- CN
- China
- Prior art keywords
- film
- hfo
- compression
- semiconductor devices
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 93
- 230000006835 compression Effects 0.000 claims abstract description 79
- 238000007906 compression Methods 0.000 claims abstract description 79
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims abstract description 70
- 238000000137 annealing Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000010408 film Substances 0.000 claims description 168
- 238000000151 deposition Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 22
- 230000008021 deposition Effects 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 230000035882 stress Effects 0.000 description 75
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 238000000231 atomic layer deposition Methods 0.000 description 21
- 239000000377 silicon dioxide Substances 0.000 description 12
- 230000007423 decrease Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
Landscapes
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体器件的形成方法，所述方法包括：提供半导体衬底；在所述半导体衬底的表面形成HfO2薄膜与第一压应力薄膜的堆叠层；采用第一退火工艺对所述半导体衬底以及所述堆叠层进行退火。本发明方案可以有助于降低HfO2薄膜在承受高应力时发生剥落现象的可能性，从而提高半导体器件的品质。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
在现有的半导体制造工艺中，二氧化铪(HfO2)作为一种新兴陶瓷材料，且具有宽带隙和高介电常数(High-K)的特性，其应用获得了广泛关注。
具体地，为了解决传统工艺中SiO2/Si结构发展的尺寸极限问题，HfO2可以在集成电路的核心器件中用于形成栅氧化层(Gate Oxide)，例如用于金属氧化物半导体场效应管(MOSFET)器件、CMOS图像传感器(CMOS Image Sensors，CIS)器件以及FINFET器件等。
然而，在现有技术中，在承受高应力时，HfO2薄膜容易出现剥落(Peeling)问题，导致半导体器件的品质受到影响。
发明内容
本发明解决的技术问题是提供一种半导体器件的形成方法，可以有助于降低HfO2薄膜在承受高应力时发生剥落现象的可能性，从而提高半导体器件的品质。
为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法，包括：提供半导体衬底；在所述半导体衬底的表面形成HfO2薄膜与第一压应力薄膜的堆叠层；采用第一退火工艺对所述半导体衬底以及所述堆叠层进行退火。
可选的，在所述堆叠层中，所述第一压应力薄膜堆叠于所述HfO2薄膜上，或者所述HfO2薄膜堆叠于所述第一压应力薄膜上。
可选的，所述第一退火工艺的退火温度为150摄氏度至420摄氏度。
可选的，所述HfO2薄膜用于形成栅氧化层。
可选的，所述半导体器件的形成方法还包括：形成张应力层和/或压应力层，所述张应力层和/或压应力层覆盖所述堆叠层；采用第二退火工艺对所述半导体衬底进行退火。
可选的，在采用第一退火工艺对所述半导体衬底以及所述堆叠层进行退火之前，所述半导体器件的形成方法还包括：形成张应力层和/或压应力层，所述张应力层和/或压应力层覆盖所述堆叠层。
可选的，所述张应力层的材料包括氮化硅。
可选的，在所述堆叠层中，所述第一压应力薄膜堆叠于所述HfO2薄膜上，在形成HfO2薄膜与第一压应力薄膜的堆叠层之前，所述半导体器件的形成方法还包括：在所述半导体衬底表面形成第二压应力薄膜，所述堆叠层堆叠于所述第二压应力薄膜上。
可选的，在形成所述堆叠层之前，所述半导体器件的形成方法还包括：采用第三退火工艺，对所述半导体衬底与所述第二压应力薄膜进行退火。
可选的，采用ALD淀积工艺形成所述HfO2薄膜，所述ALD淀积工艺的淀积温度为150摄氏度至450摄氏度。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，提供半导体衬底；在所述半导体衬底的表面形成HfO2薄膜与第一压应力薄膜的堆叠层；采用第一退火工艺对所述半导体衬底以及所述堆叠层进行退火。采用上述方案，通过设置在所述半导体衬底的表面形成HfO2薄膜与第一压应力薄膜的堆叠层之后，采用第一退火工艺，对所述半导体衬底以及所述堆叠层进行退火，可以通过退火降低HfO2薄膜与第一压应力薄膜之间的接触面的应力差，从而有助于降低HfO2薄膜在承受高应力时发生剥落现象的可能性，从而提高半导体器件的品质。
进一步，所述第一退火工艺的退火温度为150摄氏度至420摄氏度，有助于在降低HfO2薄膜在退火过程中的残余应力时，避免影响HfO2薄膜的质量，从而进一步提高半导体器件的品质。
进一步，所述HfO2薄膜用于形成栅氧化层，由于采用HfO2薄膜导致成本增加，相比于利用所述HfO2薄膜形成厚度较大的薄膜，在本发明实施例中，通过设置所述HfO2薄膜用于形成栅氧化层，可以在提升半导体器件的品质的同时兼控制成本。
附图说明
图1至图2是现有技术中一种半导体器件的形成方法中各步骤对应的器件剖面结构示意图；
图3是本发明实施例中一种半导体器件的形成方法的流程图；
图4至图7是本发明实施例中另一种半导体器件的形成方法中各步骤对应的器件剖面结构示意图。
具体实施方式
在现有技术中，二氧化铪(HfO2)获得了广泛应用，然而在承受高应力时，HfO2薄膜容易出现剥落问题，导致半导体器件的品质受到影响。
图1至图2是现有技术中一种半导体器件的形成方法中各步骤对应的器件剖面结构示意图。
参照图1，提供半导体衬底100，在所述半导体衬底100的表面形成HfO2薄膜120与第一压应力薄膜110的堆叠层。
其中，在所述堆叠层中，所述第一压应力薄膜110可以堆叠于所述HfO2薄膜120上，或者所述HfO2薄膜120可以堆叠于所述第一压应力薄膜110上。
在以下说明中，以所述HfO2薄膜120堆叠于所述第一压应力薄膜110上为例进行描述。
具体地，第一压应力薄膜110的材料可以是氧化硅，还可以是其他具有压应力(Compressive Stress)特性的材料。
进一步地，所述HfO2薄膜120可以是采用原子层沉积工艺(Atomic LayerDeposition，ALD)淀积工艺形成的。
在具体实施中，由于HfO2薄膜120产生拉应力(Tensile Stress)，第一压应力薄膜110产生压应力，因此HfO2薄膜120与第一压应力薄膜110产生的机械应力的应力类型相反，容易在接触面上形成气隙102，导致半导体器件的品质下降。其中，所述气隙102可以具体表现为气泡或裂缝。
进一步地，由于存在气隙102，则HfO2薄膜120的顶部表面的平整度较差，容易导致在后续工艺中形成的薄膜平整度下降。
参照图2，形成第二压应力薄膜130，所述第二压应力薄膜130堆叠于所述HfO2薄膜120上。
具体地，所述第二压应力薄膜130的材料可以是氧化硅，还可以是其他具有压应力特性的材料。
在具体实施中，由于HfO2薄膜120产生拉应力，第二压应力薄膜130产生压应力，因此HfO2薄膜120与第二压应力薄膜130产生的机械应力的应力类型相反，也同样容易在接触面上形成气隙，导致半导体器件的品质下降。
进一步地，形成张应力层140和/或压应力层150，所述张应力层140和/或压应力层150覆盖所述堆叠层。
具体地，所述张应力层140的材料可以是氮化硅，还可以是其他具有拉应力特性的材料。
所述压应力层150的材料可以是氧化硅，还可以是其他具有压应力特性的材料。
本发明的发明人经过研究发现，在现有技术中，由于第一压应力薄膜110产生压应力，HfO2薄膜120产生拉应力，第二压应力薄膜130产生压应力，因此HfO2薄膜120与第一压应力薄膜110、第二压应力薄膜130产生的机械应力的应力类型相反，容易在接触面上形成气隙102，导致半导体器件的品质下降。进一步地，在形成所述张应力层140和/或压应力层150的过程中，所述气隙102容易对张应力层140和/或压应力层150产生影响，使张应力层140和/或压应力层150的表面平整度较差，导致半导体器件的品质下降。
在本发明实施例中，提供半导体衬底；在所述半导体衬底的表面形成HfO2薄膜与第一压应力薄膜的堆叠层；采用第一退火工艺对所述半导体衬底以及所述堆叠层进行退火。采用上述方案，通过设置在所述半导体衬底的表面形成HfO2薄膜与第一压应力薄膜的堆叠层之后，采用第一退火工艺，对所述半导体衬底以及所述堆叠层进行退火，可以通过退火降低HfO2薄膜与第一压应力薄膜之间的接触面的应力差，从而有助于降低HfO2薄膜在承受高应力时发生剥落现象的可能性，从而提高半导体器件的品质。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图3，图3是本发明实施例中一种半导体器件的形成方法的流程图。所述半导体器件的形成方法可以包括步骤S31至步骤S33：
步骤S31：提供半导体衬底；
步骤S32：在所述半导体衬底的表面形成HfO2薄膜与第一压应力薄膜的堆叠层；
步骤S33：采用第一退火工艺对所述半导体衬底进行退火。
下面结合图4至图7对上述各个步骤进行说明。
图4至图7是本发明实施例中另一种半导体器件的形成方法中各步骤对应的器件剖面结构示意图。
参照图4，提供半导体衬底200，在所述半导体衬底200的表面形成第二压应力薄膜210。
在具体实施中，所述半导体衬底200可以为硅衬底，或者所述半导体衬底200的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等适当的应用于图像传感器的材料，所述半导体衬底200还可以为绝缘体表面的硅衬底或者绝缘体表面的锗衬底，或者是生长有外延层(Epitaxy layer，Epi layer)的衬底。优选地，所述半导体衬底200可以为轻掺杂的半导体衬底，且掺杂类型与漏区相反。具体地，可以通过向所述半导体衬底200进行离子注入，实现深阱掺杂(Deep Well Implant)。
具体地，所述第二压应力薄膜210的材料可以是氧化硅，还可以是其他具有压应力(Compressive Stress)特性的材料。其中，所述氧化硅例如可以为SiO2。
具体地，所述第二压应力薄膜210的形成工艺可以采用内部蒸汽氧化(In-situSteam Generation，ISSG)工艺(又可以称为原位蒸汽氧化工艺)、原子层沉积(AtomicLayer Deposition，ALD)工艺、流体化学气相沉积(FlowableChemical Vapor Deposition，FCVD)工艺、等离子体化学气相沉积工艺、亚常压化学气相沉积工艺或低压化学气相沉积工艺。
优选地，可以采用ALD工艺形成所述第二压应力薄膜210，有助于形成致密度更高、更均匀的第二压应力薄膜210。
其中，所述第二压应力薄膜210的ALD淀积工艺的淀积温度选自250摄氏度至350摄氏度，优选为300摄氏度。
进一步地，可以采用第三退火工艺，对所述半导体衬底与所述第二压应力薄膜210进行退火。
在具体实施中，可以根据具体的工艺平台，采用针对于所述第二压应力薄膜210的常规退火工艺参数，对所述半导体衬底200与所述第二压应力薄膜210进行退火。在本发明实施例中，对于所述第三退火工艺的具体参数不做限制。
参照图5，形成HfO2薄膜220，所述HfO2薄膜220堆叠于所述第一压应力薄膜210上。
具体地，所述HfO2薄膜120的形成工艺可以采用ISSG、ALD、FCVD、等离子体化学气相沉积工艺、亚常压化学气相沉积工艺或低压化学气相沉积工艺。
在本发明实施例中，优选地，可以采用ALD形成所述HfO2薄膜120。由于原子层沉积工艺通常用于进行原子尺度可控的薄膜生长，对HfO2薄膜120的均匀度控制更好，并且，由于原子层沉积工艺是以单原子膜形式一层一层沉积形成薄膜，相比于其他沉积工艺，具有更强的填隙能力，可以满足较深的沟槽内的深宽比的需求。
需要指出的是，考虑到膜层接触界面性，当所述Hf O2薄膜220用于栅氧化层时，所述Hf O2薄膜220与半导体衬底200之间应当具有第一压应力薄膜210，然而在其他具体应用中，Hf O2薄膜220还可以直接位于所述半导体衬底200的表面，本发明实施例对此不作限制。
进一步地，所述ALD淀积工艺的淀积温度可以为150摄氏度至450摄氏度。
优选地，所述ALD淀积工艺的淀积温度可以为250摄氏度。
在本发明实施例中，还可以采用ISSG工艺形成所述HfO2薄膜220。所述ISSG工艺被视为一种低压快速氧化热退火技术，在对淀积的薄膜进行热退火的同时进行补偿氧化生长，有助于形成致密度更高、更均匀的HfO2薄膜220。
可以理解的是，所述HfO2薄膜220不应当过薄，否则容易影响所述半导体器件的性能；所述HfO2薄膜220不应当过厚，否则会影响后续工艺中张应力层和/或压应力层的厚度，以及器件性能。
以所述HfO2薄膜220用于栅氧化层为例，所述HfO2薄膜220的厚度可以为5nm至8nm，优选为6.5nm。
在具体实施中，由于HfO2薄膜220产生拉应力，第二压应力薄膜210产生压应力，因此HfO2薄膜220与第二压应力薄膜210产生的机械应力的应力类型相反，容易在接触面上形成气隙202，导致半导体器件的品质下降。其中，所述气隙202可以具体表现为气泡或裂缝。
进一步地，形成第一压应力薄膜230，所述第一压应力薄膜230堆叠于所述HfO2薄膜220上。
具体地，所述第一压应力薄膜230的材料可以是氧化硅，还可以是其他具有压应力特性的材料。其中，所述氧化硅例如可以为SiO2。
具体地，所述第一压应力薄膜230的形成工艺可以采用ISSG、ALD、FCVD、等离子体化学气相沉积工艺、亚常压化学气相沉积工艺或低压化学气相沉积工艺。
优选地，可以采用ALD工艺形成所述第一压应力薄膜230，有助于形成致密度更高、更均匀的第一压应力薄膜230。
其中，所述第一压应力薄膜230的ALD淀积工艺的淀积温度选自250摄氏度至350摄氏度，优选为300摄氏度。
在具体实施中，由于HfO2薄膜220产生拉应力，第一压应力薄膜230产生压应力，因此HfO2薄膜220与第一压应力薄膜230产生的机械应力的应力类型相反，也同样容易在接触面上形成气隙，导致半导体器件的品质下降。
进一步地，由于存在气隙202，则HfO2薄膜220的顶部表面的平整度较差，容易导致形成的第一压应力薄膜230的表面平整度较差，甚至在后续工艺中形成的薄膜平整度下降。
参照图6，采用第一退火工艺对所述半导体衬底200以及所述堆叠层进行退火。
其中，根据具体工艺，所述堆叠层可以包括所述HfO2薄膜220与所述第一压应力薄膜230的堆叠层，还可以包括所述第二压应力薄膜210与所述HfO2薄膜220的堆叠层，还可以包括所述第二压应力薄膜210、HfO2薄膜220与所述第一压应力薄膜230的堆叠层。
作为一个非限制性的例子，所述第一退火工艺的退火温度可以为150摄氏度至420摄氏度。
在本发明实施例中，设置所述第一退火工艺的退火温度为150摄氏度至420摄氏度，有助于在降低HfO2薄膜220在退火过程中的残余应力时，避免影响HfO2薄膜220的质量，从而进一步提高半导体器件的品质。
在本发明实施例的一种具体实施方式中，所述半导体器件为后照式(Back-sideIllumination，BSI)CMOS图像传感器(CMOS Image Sensors，CIS)器件，仅在生长承载晶圆(Carrier Wafer)的工艺中采用了炉管高温工艺淀积氧化层与氮化层，其工艺温度为700摄氏度至800摄氏度，在其余薄膜淀积工艺中，其工艺温度均不超过420摄氏度，因此考虑到其余薄膜淀积工艺的限制，如果设置温度过高，有可能影响已淀积的各层薄膜的性能，严重时可能会影响整个器件的性能。
进一步地，如果采用退火温度大于420摄氏度，也即设置为大于密度合金(DensityAlloy)的温度时，可能会使各层已淀积薄膜中的残留气体产生脱气现象(Out-gasing)，严重时可能会在封装(Bonding)界面产生大量气隙，所述气隙例如可以包括气泡(Bubbles)或裂缝。
进一步地，如果退火温度过高，例如大于420摄氏度，则HfO2薄膜220的粗糙度有可能变差，且难以有效地释放HfO2薄膜220中的残余应力。
具体而言，在本发明实施例的一种具体应用中，当所述退火温度为从接近0摄氏度升温至接近第一温度阈值时，在退火过程中，HfO2薄膜220中的残余应力减小；当所述退火温度为从接近所述第一温度阈值继续升高时，在退火过程中，HfO2薄膜220中的残余应力增加。
具体而言，当退火温度达到所述第一温度阈值附近时,HfO2薄膜220会出现失氧现象，产生铪的亚氧化物HfOx(x<2)。而亚氧化铪的杨氏模量、泊松比和氧化铪存在差异,从而导致HfO2薄膜220的残余应力减小。
当退火温度超出所述第一温度阈值时，HfO2薄膜220的薄膜失氧量进一步增加，薄膜热膨胀系数增大，在退火过程中产生的热应力不能有效的释放，导致残余应力增大。
由上可知，通过适当控制退火温度可以减小HfO2薄膜220残余应力。
更进一步地，由于HfO2薄膜的残余应力也为张应力，在相对低温退火，温度为第一温度阈值时，有利于有效释放薄膜应力。
作为一个非限制性的例子，所述第一温度阈值可以为300摄氏度。
作为一个优选实施例，所述第一退火工艺的退火温度可以为300摄氏度。在本发明实施例中，通过采用300摄氏度左右的低温退火处理，可释放层间应力，并改善HfO2薄膜220的表面粗糙度，减少HfO2薄膜220剥落的可能性，从而有助于保证各层薄膜的表面平整度，提高关键尺寸精度，提升半导体器件的品质。
需要指出的是，在本发明实施例的另一种具体实施方式中，还可以在如图5所示的形成所述HfO2薄膜220之后，采用第四退火工艺对所述半导体衬底以及所述堆叠层进行退火。
作为一个非限制性的例子，所述第一退火工艺的退火温度可以为150摄氏度至420摄氏度，优选为300摄氏度，从而在退火过程中对所述HfO2薄膜220进行保护。
在具体实施中，所述HfO2薄膜220可以用于形成栅氧化层。
在本发明实施例中，所述HfO2薄膜220用于形成栅氧化层，由于采用HfO2薄膜220会导致成本增加，相比于利用所述HfO2薄膜220形成厚度较大的薄膜，在本发明实施例中，通过设置所述HfO2薄膜220用于形成栅氧化层，可以在提升半导体器件的品质的同时兼控制成本。
参照图7，形成张应力层240和/或压应力层250，所述张应力层240和/或压应力层250覆盖所述堆叠层。
具体地，所述张应力层240的材料可以是氮化硅，还可以是其他具有拉应力特性的材料。其中，所述氧化硅例如可以为SiO2。
所述压应力层250的材料可以是氧化硅，还可以是其他具有压应力特性的材料。其中，所述氮化硅例如可以为Si3N4。
具体地，所述张应力层240和/或压应力层250的形成工艺可以采用ISSG、ALD、FCVD、等离子体化学气相沉积工艺、亚常压化学气相沉积工艺或低压化学气相沉积工艺。
在本发明实施例中，优选地，可以采用ALD形成所述张应力层240和/或压应力层250，相比于其他沉积工艺，具有更强的填隙能力，可以满足较深的沟槽内的深宽比的需求。
作为一个非限制性的例子，所述张应力层240的ALD淀积工艺的淀积温度可以为350摄氏度至450摄氏度，优选为400摄氏度。
所述压应力层250的ALD淀积工艺的淀积温度可以为250摄氏度至350摄氏度，优选为300摄氏度。
进一步地，可以采用第二退火工艺对所述半导体衬底200进行退火。
作为一个非限制性的例子，所述第二退火工艺的退火温度可以为150摄氏度至420摄氏度，优选为300摄氏度，从而在退火过程中对所述HfO2薄膜220进行保护。
在本发明实施例中，通过设置在所述半导体衬底200的表面形成HfO2薄膜220与第一压应力薄膜230的堆叠层之后，采用第一退火工艺，对所述半导体衬底200进行退火，可以通过退火降低HfO2薄膜220与第一压应力薄膜230之间的接触面的应力差，从而有助于降低HfO2薄膜220在承受高应力时，出现剥落现象的可能性，从而提高半导体器件的品质。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底的表面形成HfO2薄膜与第一压应力薄膜的堆叠层；
采用第一退火工艺对所述半导体衬底以及所述堆叠层进行退火。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，
在所述堆叠层中，所述第一压应力薄膜堆叠于所述HfO2薄膜上，或者所述HfO2薄膜堆叠于所述第一压应力薄膜上。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一退火工艺的退火温度为150摄氏度至420摄氏度。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述HfO2薄膜用于形成栅氧化层。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：
形成张应力层和/或压应力层，所述张应力层和/或压应力层覆盖所述堆叠层；
采用第二退火工艺对所述半导体衬底进行退火。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，在采用第一退火工艺对所述半导体衬底以及所述堆叠层进行退火之前，还包括：
形成张应力层和/或压应力层，所述张应力层和/或压应力层覆盖所述堆叠层。
7.根据权利要求5或6所述的半导体器件的形成方法，其特征在于，所述张应力层的材料包括氮化硅。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，在所述堆叠层中，所述第一压应力薄膜堆叠于所述HfO2薄膜上，在形成HfO2薄膜与第一压应力薄膜的堆叠层之前，还包括：
在所述半导体衬底表面形成第二压应力薄膜，所述堆叠层堆叠于所述第二压应力薄膜上。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，在形成所述堆叠层之前，还包括：
采用第三退火工艺，对所述半导体衬底与所述第二压应力薄膜进行退火。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，
采用ALD淀积工艺形成所述HfO2薄膜，所述ALD淀积工艺的淀积温度为150摄氏度至450摄氏度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810586267.1A CN108597996A (zh) | 2018-06-08 | 2018-06-08 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810586267.1A CN108597996A (zh) | 2018-06-08 | 2018-06-08 | 半导体器件的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108597996A true CN108597996A (zh) | 2018-09-28 |
Family
ID=63623284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810586267.1A Pending CN108597996A (zh) | 2018-06-08 | 2018-06-08 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108597996A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752236A (zh) * | 2009-10-26 | 2010-06-23 | 南京大学 | 一种调控GaAs半导体与栅介质间能带补偿的原子层沉积Al2O3/HfO2方法 |
| KR20110050787A (ko) * | 2009-11-09 | 2011-05-17 | 주식회사 동부하이텍 | 반도체 소자 제조 시 금속 전극 형성 방법 |
| CN102453866A (zh) * | 2010-10-21 | 2012-05-16 | 中国科学院微电子研究所 | 一种高介电常数栅介质材料及其制备方法 |
| JP5355678B2 (ja) * | 2011-12-27 | 2013-11-27 | 株式会社東芝 | 真空成膜装置用部品の製造方法 |
-
2018
- 2018-06-08 CN CN201810586267.1A patent/CN108597996A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752236A (zh) * | 2009-10-26 | 2010-06-23 | 南京大学 | 一种调控GaAs半导体与栅介质间能带补偿的原子层沉积Al2O3/HfO2方法 |
| KR20110050787A (ko) * | 2009-11-09 | 2011-05-17 | 주식회사 동부하이텍 | 반도체 소자 제조 시 금속 전극 형성 방법 |
| CN102453866A (zh) * | 2010-10-21 | 2012-05-16 | 中国科学院微电子研究所 | 一种高介电常数栅介质材料及其制备方法 |
| JP5355678B2 (ja) * | 2011-12-27 | 2013-11-27 | 株式会社東芝 | 真空成膜装置用部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101304965B1 (ko) | 반도체 장치, 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체 | |
| US20150132938A1 (en) | Methods and Systems for Forming Reliable Gate Stack on Semiconductors | |
| KR101206144B1 (ko) | 질화 게이트 유전체의 제조 방법 | |
| US20050085092A1 (en) | Multi-layer dielectric containing diffusion barrier material | |
| US20090104788A1 (en) | Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device | |
| JPWO2002082554A1 (ja) | 半導体装置及びその製造方法 | |
| KR100954875B1 (ko) | 트랜지스터 성능 향상을 위한 복합 스페이서 라이너 | |
| US20070287199A1 (en) | Base oxide engineering for high-K gate stacks | |
| TWI483396B (zh) | 具有垂直閘極之半導體元件及其製造方法 | |
| TWI508189B (zh) | 閘極堆疊形成期間於高介電閘極介電層中鈍化點缺陷 | |
| TW200913052A (en) | A technique for forming an interlayer dielectric material of increased reliability above a structure including closely spaced lines | |
| TWI389214B (zh) | 半導體裝置的製造方法 | |
| JPWO2005074037A1 (ja) | 半導体装置の製造方法 | |
| CN108597996A (zh) | 半导体器件的形成方法 | |
| CN110993603A (zh) | 半导体结构及其形成方法 | |
| TW200913079A (en) | Method of processing a high-k dielectric for cet scaling | |
| JP5039396B2 (ja) | 半導体装置の製造方法 | |
| JP4170162B2 (ja) | 半導体装置の製造方法 | |
| KR20020032054A (ko) | 단원자층 증착법을 이용한 실리케이트 형성 방법 | |
| KR100943492B1 (ko) | 반도체 소자 제조 방법 | |
| CN113394094B (zh) | 一种半导体器件的形成方法 | |
| TW201814785A (zh) | 用於溶解絕緣體上矽晶圓中埋置氧化物之方法 | |
| WO2023070846A1 (zh) | 半导体结构及其制造方法、晶体管及其制造方法 | |
| CN102299064B (zh) | 栅结构氧化的方法 | |
| CN107305842A (zh) | 栅介电层的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180928 |