JP4702191B2 - 反射型液晶表示装置 - Google Patents

反射型液晶表示装置 Download PDF

Info

Publication number
JP4702191B2
JP4702191B2 JP2006167192A JP2006167192A JP4702191B2 JP 4702191 B2 JP4702191 B2 JP 4702191B2 JP 2006167192 A JP2006167192 A JP 2006167192A JP 2006167192 A JP2006167192 A JP 2006167192A JP 4702191 B2 JP4702191 B2 JP 4702191B2
Authority
JP
Japan
Prior art keywords
liquid crystal
reflective
reflective pixel
crystal display
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006167192A
Other languages
English (en)
Other versions
JP2007334113A (ja
Inventor
剛 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2006167192A priority Critical patent/JP4702191B2/ja
Priority to US11/808,649 priority patent/US20070291202A1/en
Publication of JP2007334113A publication Critical patent/JP2007334113A/ja
Application granted granted Critical
Publication of JP4702191B2 publication Critical patent/JP4702191B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Description

本発明は、複数の反射画素電極で反射した読み出し光を利用して画像を表示する反射型液晶表示装置において、Al(アルミニウム)やAg(銀)など反射率が高い金属材料を用いて成膜した複数の反射画素電極上に、読み出し光の照射により各反射画素電極の表面から放出される電子の放出量を抑制する電子放出抑制層を形成した反射型液晶表示装置に関するものである。
最近、ハイビジョン放送規格やコンピュータ・グラフィクスのSXGA規格に代表される高精細映像の表示用ディスプレイ等のように、映像を大画面に表示するための投射型液晶表示装置が盛んに利用されている。
この種の投射型液晶表示装置には、大別すると透過方式を用いた透過型液晶表示装置と、反射方式を用いた反射型液晶表示装置とがあるが、前者の透過型液晶表示装置の場合には、各画素に設けられたTFT(Thin Film Transistor:薄膜トランジスタ)の領域が光を透過させる画素の透過領域とならないために開口率が小さくなるという欠点を有していることから、後者の反射型液晶表示装置が注目されている。
上記した反射型液晶表示装置の一例として、導電性材料からなる基板上に絶縁層を介してマトリクス状に配置されたTFTと、前記TFTを覆うようにして形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記TFTのドレインと信号線を介して接続された反射画素電極と、前記反射画素電極と所定の間隙を有して、上方に対応配置された光透過性を有する透明な対向電極と、前記反射画素電極と前記透明な対向電極との間に液晶が封入された液晶層と、からなり、画像信号に応じて前記TFTを動作させて、前記TFTと接続した前記反射画素電極と前記透明な対向電極との間に電圧をかけることで、前記透明な対向電極側から入射させた読み出し光を前記液晶層内で光変調させ且つ前記反射画素電極で反射させた後、前記透明な対向電極側から出射させて画像表示を行うアクティブマトリックス液晶表示装置がある(例えば、特許文献1参照)。
特開平9−269482号公報
図4は従来のアクティブマトリックス液晶表示装置を示した縦断面図、
図5は従来のアクティブマトリックス液晶表示装置において、反射画素電極に用いたAlやAgの電気陰性度を説明するために示した元素周期律である。
図4に示した従来のアクティブマトリックス液晶表示装置100は、上記した特許文献1(特開平9−269482号公報)に開示されているものであり、ここでは特許文献1を参照して簡略に説明する。
図4に示した如く、従来のアクティブマトリックス液晶表示装置100では、基板101の表面を酸化して絶縁膜102を成膜し、その上にTFT用の多結晶シリコンまたはアモルファスシリコンを成膜し、通常のMOSトランジスタと同様な方法でTFT103のゲート104及びドレイン105並びにソース106を形成し、且つ、ドレイン105とソース106との間にチャンネル107を形成している。
この後、TFT103のソース106に信号線108を配線すると共に、ドレイン105と絶縁膜102上に形成した信号保持用容量部109とを信号線110で結線し、且つ、ドレイン105,ソース106,チャンネル107上及び信号保持用容量部109上にゲート酸化膜111,111をそれぞれ成膜すると共に、信号保持用容量部109側のゲート酸化膜111上に容量ゲート112を形成し、これらの上を層間絶縁膜113で覆い、この層間絶縁膜113の表面を平坦にした後、光反射用の反射画素電極114を形成して、この反射画素電極114を信号線110に接続している。
更に、反射画素電極114上に液晶が封入された液晶層115を形成すると共に、反射画素電極114と対向して液晶層115上に透明電極116を形成している。尚、基板101の下面には、放熱板117が取り付けられている。
そして、上記構成による従来のアクティブマトリックス液晶表示装置100の動作は、読み出し光Lを透明電極116,液晶層115を介して反射画素電極114に入射させ、且つ、画像信号に応じてTFT103をスイチングさせて、TFT103に接続した反射画素電極114と透明電極116との間に電圧をかけることで、読み出し光Lを液晶層115内で光変調させ且つ反射画素電極114で反射させた後、透明電極116側から出射させて、画像表示を行っている。この際、信号保持用容量部109は、液晶層115の電荷を保持するためのものである。
ところで、上記した反射画素電極114は、通常、Al(アルミニウム)やAg(銀)など反射率が高い金属材料を用いて成膜されている。これらAlやAgなどの金属材料は、電気陰性度(Electric negative degree)が小さいことが知られている。
ここで、上記した「電気陰性度」とは、原子核が最外殻電子を引きつける力であり、元素の種類により電子を引きつける強さに違いが存在するために、その尺度を決めることができ、下記の(1式)で求めることができる。
[数1]
E=K×q/r ………(1式)
但し、Eは電子を引きつける力、Kは定数、rは原子核と最外殻電子との距離、qは原子核の電荷を表している。
そして、図5に示した如く、元素周期表において、同族で見ると上に行くほどrの値が小さくなり、電気陰性度が強くなる。また、元素周期表では、右に行くほど原子核の電荷が大きくなるので、電子を強く引きつけることがわかる。最も大きな電気陰性度を有する元素はF(フッ素)であり、上記した(1式)に数値を入れて計算して求めるか又は元素周期表から求めると、F(フッ素)の電気陰性度は3.98である。つまり、電気陰性度の大きな元素は、電子を引き寄せる力が強く、もっとも大きな引力を持つ元素はF(フッ素)である。
一方、反射画素電極114に用いられるAl(アルミニウム)の電気陰性度は1.61であり、Ag(銀)の電気陰性度は1.93であり、Al(アルミニウム)やAg(銀)はF(フッ素)に比べて電気陰性度がかなり小さいことがわかる。
また、AlやAgの仕事関数は小さなことが知られている。これらのAlやAgの仕事関数は4.0eV程度である。これは、反射画素電極114の表面に仕事関数を超えるようなエネルギーの光(波長の短い光)が照射された場合には、反射画素電極114の表面から最外殻の電子が放出され易いことを意味している。ここで光のエネルギーEは、下記の(2式)で求めることができる。
[数2]
E=hν=hc/λ ………(2式)
但し、hはプランク定数、νは光の振動数、cは光速度、λは光の波長である。これらの定数に数値を入れて整理すると、波長とエネルギーとの関係は、下記の(3式)で表すことができる。
[数3]
λ(nm)=1240/E(eV) ………(3式)
つまり、AlやAgの仕事関数が4.0eVを越えるエネルギーを持つ光の波長は、300nm程度であり、この波長より短い波長の光が反射画素電極114上に照射されると、反射画素電極114の表面から電子が放出されてしまうことになる。
ここで、反射画素電極114の表面から放出された電子は、アクティブマトリックス液晶表示装置100内のインピーダンスの高い層間に蓄積される。この際、アクティブマトリックス液晶表示装置100内で、もっともインピーダンスの高い層は液晶層115の上下に成膜した配向膜(図示せず)と液晶層115との界面であり、反射画素電極114上に形成された配向膜界面に放出された電子が蓄積される。この蓄積された電荷量に応じた直流成分が液晶層115に印加されることになる。
ところで、従来のアクティブマトリックス反射型液晶表示装置100では、AlやAgなど反射率が高い金属材料を用いて成膜した反射画素電極114上に、前記した読み出し光Lのような光量の大きな光を入射させた場合に、この読み出し光L中にわずかながらではあるが、300nm以下の波長の短い光が含まれており、読み出し光L中に含まれる波長の短い光よって反射画素電極114の表面から電子が放出されるので、必然的に液晶層115に印可される直流成分が発生してしまうこととなる。
こういった状態で、アクティブマトリックス液晶表示装置100を動作させると、表示画像にフリッカーを生じたり、或いは、長時間駆動の場合には、液晶層115から発生するイオン不純物の偏析によって表示画像に焼付き(残像)が生じたりして、画像表示品質が低下するといった問題を生じていた。
そこで、AlやAgなど反射率が高い金属材料を用いて成膜した複数の反射画素電極上に、読み出し光を入射させた場合に、読み出し光中に含まれる波長の短い光により各反射画素電極の表面から放出される電子の放出量を抑制できる反射型液晶表示装置が望まれている。
本発明は上記課題に鑑みてなされたものであり、請求項1記載の発明は、半導体基板の表面に形成された複数のスイッチング素子の上方に前記複数のスイッチング素子それぞれに対応して接続されたAl又はAgからなる複数の反射画素電極と、液晶層と、前記複数の反射画素電極に対向する対向電極を有する透明基板とが順次積層され、画像信号に応じて前記複数のスイッチング素子を動作させ、前記透明基板側から入射させた読み出し光を前記液晶層内で光変調させ且つ前記複数の反射画素電極で反射させた後、前記透明基板側から出射させて画像表示をさせる反射型液晶表示装置において、
前記複数の反射画素電極上に、前記読み出し光の照射により各反射画素電極の表面から放出される電子の放出量を抑制する電子放出抑制層が形成されていることを特徴とする反射型液晶表示装置である。
また、請求項2記載の発明は、請求項1記載の反射型液晶表示装置において、
前記電子放出抑制層は、前記複数の反射画素電極の金属材料よりも大きな電気陰性度を有する元素で形成されていることを特徴とする反射型液晶表示装置である。
本発明に係る反射型液晶表示装置によると、とくに、複数の反射画素電極上に、この反射画素電極の金属材料よりも電気陰性度の大きな元素で表面処理し、複数の反射画素電極の表面の不対結合手を終端して、読み出し光中に含まれる波長の短い光により各反射画素電極の表面から放出される電子の放出量を抑制する電子放出抑制層を複数の反射画素電極上にそれぞれ形成することで、読み出し光を複数の反射画素電極上に照射した際に、各反射画素電極の表面から放出される電子の放出量が減少するので、液晶層に印可される直流成分が低減され、フリッカーや焼き付きの発生が防止されるために、画像表示品質が良く且つ信頼性の高い反射型液晶表示装置を提供することができる。
以下に本発明に係る反射型液晶表示装置について図1〜図3を参照して詳細に説明する。
図1は本発明に係る反射型液晶表示装置を説明するために、一つの画素を模式的に拡大して示した縦断面図、
図2は本発明に係る反射型液晶表示装置におけるアクティブマトリックス駆動回路を説明するための図であり、(a)はアクティブマトリックス駆動回路のブロック図、(b)は(a)中のTR部を拡大して示した回路図である。
図1に示した本発明に係る反射型液晶表示装置10は一般的な反射型プロジェクタに適用できるように構成されているものであり、画像を表示するための複数の画素のうちで一つの画素を拡大して説明すると、基台となる半導体基板11は、単結晶シリコンのようなp型Si基板(又はn型Si基板でも良い)を用いており、この半導体基板(以下、p型Si基板と記す)11の表面上で図示左側に、一つのpウエル領域12が左右のフィールド酸化膜13A,13Bによって画素単位で電気的に分離された状態で設けられている。そして、一つのpウエル領域12内に、画像信号に応じてスイッチングされる一つのスイッチング素子14が設けられており、このスイッチング素子14はMOSFET(Metal Oxide Semiconductor Field Effect Transistpr)として構成されている。
また、一つのスイッチング素子(以下、MOSFETと記す)14は、pウエル領域12上の略中央に位置するゲート酸化膜15上にポリシリコンからなるゲート電極16が成膜されることで、ゲートGが形成されている。
また、MOSFET14のゲートGの図示左側にはドレイン領域17が形成され、且つ、このドレイン領域17上に第1ビアホールVia1内のアルミ配線によりドレイン電極18が成膜されることで、ドレインDが形成されている。
また、MOSFET14のゲートGの図示右側にはソース領域19が形成され、且つ、このソース領域19上に第1ビアホールVia1内のアルミ配線によりソース電極20が成膜されることで、ソースSが形成されている。
また、p型Si基板11上でpウエル領域12より図示右方に、イオン注入した拡散容量電極21が形成されており、この拡散容量電極21も左右のフィールド酸化膜13B,13Cによって画素単位で電気的に分離された状態で設けられており、ここではフィールド酸化膜13Aからフィールド酸化膜13Cまでの範囲が一つの画素と対応している。
また、拡散容量電極21上には絶縁膜22と容量電極23とが順に成膜され、且つ、容量電極23上に第1ビアホールVia1内のアルミ配線により容量電極用コンタクト24が成膜されることで、一つのMOSFET14に対応した保持容量部Cが形成されている。
また、フィールド酸化膜13A〜13C,ゲート電極16,容量電極23の上方には、第1層間絶縁膜25と、第1メタル膜26と、第2層間絶縁膜27と、第2メタル膜28と、第3層間絶縁膜29と、第3メタル膜30とによる複数の機能膜が上記した順で積層して成膜されている。
この際、第1,第2,第3層間絶縁膜25,27,29は、絶縁性があるSiO(酸化ケイ素)などを用いて成膜されている。
また、第1,第2メタル膜26,28は、導電性があるAl(アルミニウム)などの金属材料を用いて成膜され、また、第3メタル膜30は反射画素電極として機能するために導電性があり且つAl(アルミニウム)やAg(銀)など反射率が高い金属材料を用いて成膜されている。
そして、第1,第2,第3メタル膜26,28,30は、一つのMOSFET14と対応して一つの画素ごとに所定のパターン形状にそれぞれ区画されており、同じ画素内では第1,第2,第3メタル膜26,28,30同士が電気的に接続されているものの、隣り合う画素に対しては第1,第2,第3メタル膜26,28,30中に所定の幅で略角状に周回した開口部(26a…図示せず),28a,30aがそれぞれ形成されることで画素ごとに第1,第2,第3メタル膜26,28,30が電気的にそれぞれ分離されている。
そして、一つの画素内で、最下段の第1メタル膜26は一つの画素のMOSFET14と、このMOSFET用の保持容量部Cとにそれぞれ接続されている。
また、一つの画素内において、中段の第2メタル膜28は、上方に配置した後述の透明基板36側から入射させた読み出し光Lの一部を下方に設けたp型Si基板11上のMOSFET14側に対して遮光するための金属遮光膜として設けられているものである。即ち、第2メタル膜(金属遮光膜)28は、上段の隣り合う第3メタル膜30間に形成された開口部30aから侵入する読み出し光Lの一部を遮光するように開口部30aを覆って成膜されていると共に、第2層間絶縁膜27をエッチングした第2ビアホールVia2内にアルミ配線を成膜することにより最下段の第1メタル膜26に接続されている。
また、一つの画素内において、上段の第3メタル膜30は、一つの画素に対応して隣り合う第3メタル膜30間に形成した開口部30aによって正方形状に区切られて一つの反射画素電極として設けられており、且つ、第3層間絶縁膜29をエッチングした第3ビアホールVia3内にアルミ配線又は銀配線を成膜することにより中段の第2メタル膜28に接続されている。
ここで、Al(アルミニウム)やAg(銀)など反射率が高い金属材料を用いて成膜した反射画素電極(第3メタル膜)30上には、後述する読み出し光L中に含まれる波長の短い光により反射画素電極30の表面から放出される電子の放出量を抑制する電子放出抑制層31が形成されており、この電子放出抑制層31は本発明の要部となるものである。
この際、この図1では、一つの画素と対応して、一つのMOSFET14と、この一つのMOSFET14と接続した一つの反射画素電極30とを図示しているが、一つのMOSFET14及び一つの反射画素電極30は、p型Si基板11上に画素ごとに複数有しているので、複数の反射画素電極30上に電子放出抑制層31がそれぞれ形成されているものである。
上記した電子放出抑制層31は、反射画素電極30の金属材料(Al又はAg)よりも大きな電気陰性度を有する元素を用いて表面処理することで、反射画素電極30の表面の不対結合手(ダングリングボンド)を終結することになるので、読み出し光の照射により反射画素電極30の表面から放出される電子の放出量を抑制できる。
この際、前述したように、Al(アルミニウム)の電気陰性度は1.61であり、Ag(銀)の電気陰性度は1.93であるので、反射画素電極30の金属材料(Al又はAg)よりも大きな電気陰性度を有する元素として、ハロゲン族中で電気陰性度が3.98であるF(フッ素)、又は、ハロゲン族中で電気陰性度が3.16であるCl(塩素)が好ましく、更に、ハロゲン族以外では、電気陰性度が2.55であるC(炭素),電気陰性度が3.04であるN(窒素)が好ましく、上記の例から電気陰性度が略2.5以上である元素で且つ入手が容易な元素が好ましいものである。
また、電子放出抑制層31の上方には、配向膜32を介して液晶が封入された液晶層33が形成されている。更に、液晶層33上には配向膜34を介して光透過性を有する透明な対向電極35が反射画素電極30に対向して設けられており、この透明な対向電極35は透明基板(ガラス基板)36の下面に複数の画素に対して共通する共通電極として画素ごとに区画されずにITO(Indium Tin Oxide) などを用いて成膜されている。
次に、本発明に係る反射型液晶表示装置10において、p型Si基板11上に複数の画素を行方向と列方向とにマトリックス状に配置した時のアクティブマトリックス駆動回路について図2(a),(b)を用いて説明する。
図2(a),(b)に示した如く、本発明に係る反射型液晶表示装置10におけるアクティブマトリックス駆動回路50では、一つのMOSFET14に接続した一つの保持容量部C及び一つの反射画素電極30を組にして一つの画素が形成され、この画素の組がp型Si基板11上に行方向と列方向とにマトリックス状に複数配置されている。
そして、複数の画素のうちで一つの画素を特定するために、水平シフトレジスタ回路51と垂直シフトレジスタ回路55とが列方向と行方向とに直交してそれぞれ設けられている。
まず、水平シフトレジスタ回路51側では、ビデオスイッチ52を介して信号線53が列方向(垂直方向)に向かって列ごとに配線されているものの、ここでは図示の都合上、信号線53は1本のみを水平シフトレジスタ回路51側に結線した状態で示す。この信号線53はビデオ信号を列順に供給するものである。この際、水平シフトレジスタ回路51とビデオスイッチ52との間に設けた信号線53にはビデオ線54が結線されている。また、一つの信号線53は、第1メタル膜26(図1)のアルミ配線により一つの列に沿って配置した複数のMOSFET14のドレイン電極18にそれぞれ接続されている。
次に、垂直シフトレジスタ回路55側では、ゲート線56が行方向(水平方向)に向かって行ごとに配線されているものの、ここでは図示の都合上、ゲート線56は1本のみを垂直シフトレジスタ回路55側に結線した状態で示す。このゲート線56はゲートパルスを後述のスキャン方向の行順に供給するものである。この際、一つのゲート線56は、ポリシリコンにより一つの行に沿って配置した複数のMOSFET14のゲート電極16にそれぞれ接続されている。
また、各MOSFET14のソース電極20は、第1メタル膜26(図1)のアルミ配線により容量電極用コンタクト24を介して保持容量部Cの容量電極23に接続されていると共に、第1,第2メタル膜26,28(図1)のアルミ配線を介して一つの反射画素電極30にも接続されている。
この際、アクティブマトリックス駆動回路50は、周知のフレーム反転駆動法を適用しており、ビデオ信号はフレーム周期ごとに正極性及び負極性に反転し、即ち、例えば、ビデオ信号の第nフレーム期間が正書き込み、第(n+1)フレーム期間が負書き込みとなる。従って、信号線53からビデオ信号を入力する場合には、信号線53をMOSFET14のドレイン電極18、又は、MOSFET14のソース電極20のいずれか一方に接続すれば良いが、ここでは上述したように信号線53をMOSFET14のドレイン電極18に接続している。尚、信号線53をソース電極20に接続した場合には、MOSFET14のドレイン電極18に一つの保持容量部C及び一つの反射画素電極30が接続されるものである。
また、上記した本発明に係る反射型液晶表示装置10において、固定電位としてMOSFET14に供給するウエル電位と、保持容量部Cに供給するCOM(コモン)電位とが必要である。
即ち、MOSFET14に供給するウエル電位は、ゲート線56と、一つのpウエル領域12(図1)内に形成した不図示のp領域上のウエル電位用コンタクトとの間に固定電位として例えば15Vの電圧が印加されている。尚、n型Si基板を用いた場合にはウエル電位として例えば0Vを印加すれば良い。
一方、保持容量部Cに供給するCOM電位は、保持容量部Cの容量電極24と、拡散容量電極22上の不図示のCOM(コモン)電位用コンタクトと間に固定電位として例えば8.5Vの電圧が印加されている。この際、COM電位は、保持容量部Cを形成するためには基本的に何ボルトでもかまわないものの、ビデオ信号の中心値(例えば8.5V)などに設定しておけば、保持容量部Cにかかる電圧は電源電圧の略半分ですむ。つまり、保持容量耐圧は電源電圧の略半分で良いので、保持容量部Cの絶縁膜22の膜厚のみを薄くして容量値を大きくすることが可能であり、保持容量部Cの保持容量値が大きいと、反射画素電極30の電位の変動を小さくすることができ、フリッカーや液晶層33(図1)の焼きつきなどに対して有利である。
そして、保持容量部Cは、一つの反射画素電極30に印加された電位とCOM電位との電位差に応じて電荷を蓄積し、非選択期間に一つのMOSFET14がオフ状態になってもその電圧を保持し、一つの反射画素電極30にその保持電圧を印加し続ける機能を備えている。
ここで、本発明に係る反射型液晶表示装置10におけるアクティブマトリックス駆動回路50において、一つの画素を駆動させる場合には、ビデオ線54から順次タイミングをずらして入力されたビデオ信号がビデオスイッチ52を介して列方向に配置した一つの信号線53に供給され、且つ、この一つの信号線53と行方向に配置した一つのゲート線56とが交差した位置にある一つのMOSFET14が選択されてON動作する。
そして、選択された一つの反射画素電極30に信号線53を介してビデオ信号が入力されると電荷のかたちで保持容量部Cに書き込まれ、且つ、選択された一つの反射画素電極30と対向電極35(図1)と間にビデオ信号に応じて電位差が発生し、液晶層33の光学特性を光変調している。この結果、透明基板36側から入射させた読み出し光L(図1)は液晶層33で画素ごとに光変調されて反射画素電極30により反射され、且つ、反射画素電極30上に形成した電子放出抑制層31で読み出し光L中に含まれる波長の短い光により反射画素電極30の表面から放出される電子の放出量が抑制された状態で読み出し光Lが透明基板36から出射される。このため、透過方式と異なって、読み出し光Lを100%近く利用でき、投射される画像に対して高精細と高輝度とを両立できる構造となっていると共に、後述するようにフリッカーや焼き付きの発生がないので、画像表示品質が良く且つ信頼性の高い反射型液晶表示装置10となっている。
次に、本発明に係る反射型液晶表示装置10を製造する際に、反射画素電極30上に電子放出抑制層31を形成する動作について図3を用いて説明する。
図3は本発明に係る反射型液晶表示装置を製造する際に、反射画素電極上に電子放出抑制層を形成するための真空装置を模式的に示した図である。
図3に示した如く、真空装置70では、先に図1を用いて説明した半導体基板11上にMOSFET14と、各種の機能膜25〜29と、Al又はAgなど反射率が高い金属材料を用いた反射画素電極(第3メタル膜)30とを形成した後に、反応室71内で反射画素電極30上に例えばハロゲン族の元素による表面処理を行って電子放出抑制層31を形成するように構成されており、ここではハロゲン族の元素の一例としてF(フッ素)を含んだSiF、NF、CF、CHFなどの反応ガスを用いた場合について以下説明する。
上記した真空装置70の反応室71内の下方には、基板加熱手段72が設けられており、この基板加熱手段72は、半導体基板11を載置するステージ72Aの内部にヒータ72Bが取り付けられて、このヒータ72Bがヒートコントローラ72Cによって制御されるようになっており、且つ、ステージ72Aが左右の昇降ピン72D,72Eにより上下動自在になっている。この際、表面処理を行う前の初期状態では、反射画素電極30が最上層となるようにステージ72A上に半導体基板11が載置されている。
また、真空装置70の反応室71内の上方には、高周波電極73がステージ72Aに載置した半導体基板11と間隔を離して略平行に対向して設けられており、この高周波電極73は反応ガスを分解するためにグロー放電を発生させるためのものである。そして、高周波電極73は、インピーダンス整合をとるマッチング回路74を介して高周波電源75に接続されており、この高周波電源75は13.56〜75MHzの高周波を発生している。
また、真空装置70の反応室71の左方に、第1ガス導入手段76と、第2ガス導入手段77とが設置されており、ここでは、第1ガス導入手段76及び第2ガス導入手段77の少なくとも一方を使用している。
まず、上記した第1ガス導入手段76は、SiF,NF,CF,CHFなどのうち一つの種類の反応ガスが蓄積されたタンク76Aと、バルブ76Bとを備えている。
一方、上記した第2ガス導入手段77は、SiF,NF,CF,CHFなどのうち一つの種類の反応ガスがそれぞれ蓄積されたタンク77A,77Aと、バルブ77B,77Bとを備えており、タンク77A及びバルブ77Bの系統と、タンク77A及びバルブ77Bの系統とで2系統用意されており、各系統ごとに蓄積する反応ガスの種類を違えている。
ここで、第1ガス導入手段76側では、タンク76Aに蓄積した一つの種類の反応ガスがバルブ76Bを介して導入管78と接続したキャビティ79内に送られている。また、マイクロ波発振器80で発生したマイクロ波が導波管81を通ってキャビティ79内に送られており、このキャビティ79内で一つの種類の反応ガスがマイクロ波によりプラズマ化されて、キャビティ79内で生成された原子状フッ素又はフッ素ラジカルが導入管78を介して反応室71内に送られるようになっている。
一方、第2ガス導入手段77側では、タンク77A,77Aにそれぞれ蓄積した一つの種類の反応ガスがバルブ77B又はバルブ77Bによっていずれか1系統に切り換えられた後に一つの種類の反応ガスが反応室71内に送られ、この反応室71内で一つの種類の反応ガスが上記した高周波電極73によりプラズマ化されて、原子状フッ素又はフッ素ラジカルが生成されるようになっている。
更に、真空装置70の反応室71内の右下方には、反応ガス排気手段82が設けられており、この反応ガス排気手段82はコック82Aと排気ポンプ82Bとを備えており、反射画素電極30上への表面処理が終了した段階で一つの種類の反応ガスを排気するようになっている。
そして、上記構成による真空装置70を動作させた時に、第1ガス導入手段76又は第2ガス導入手段77から送られた一つの種類の反応ガス、もしくは、第1,第2ガス導入手段76,77からそれぞれ送られた同一種類の反応ガスは、反応室71内で上記したようにプラズマ化されて原子状フッ素又はフッ素ラジカルが生成されているので、原子状フッ素又はフッ素ラジカルにより反射画素電極30の表面にフッ素が吸着されて電子放出抑制層31が形成される。
この際、反射画素電極30の表面にフッ素を吸着させるためには、半導体基板11の基板温度は高くする必要はなく100〜250°Cの範囲とする。原子状フッ素またはフッ素ラジカルはSiF,NF,CF,CHFのうちいずれか一つの種類の反応ガスから解離したフッ素を用いる。
尚、マイクロ波でプラズマ化した場合、半導体基板11にはセルフバイアスがかからないので、イオン種による基板のダメージを低減することができる。
また、反射画素電極30上への表面処理の程度は、反応ガスの流量、基板温度、高周波電源出力、処理時間によって変化させることができる。
そして、真空装置70の反応室71内で反射画素電極30の表面を原子状フッ素又はフッ素ラジカルの雰囲気中に曝すことで、反射画素電極30の表面にフッ素で被覆した電子放出抑制層31が形成される。
ここで、反射画素電極30上に形成される電子放出抑制層31を具体的に確認するために、例えばAlを用いて成膜した反射画素電極30に対して、この反射画素電極30上に表面処理を施さない比較例と、反応ガスとして例えばCFを用いて表面処理時間を2秒,5秒,10秒,50秒,100秒とそれぞれ変化させて反射画素電極30上にフッ素を被覆した試料1〜5とを作製した。
この際、CFガス流量を60sccm、基板温度を100°C、高周波電源出力を250Wに設定して、膜厚が200nmの反射画素電極30を形成した。
そして、反射画素電極30の表面の組成量測定には、アルバックファイ社製XPS(Xray Photo Electron Spectroscopy)を用いて、反射画素電極30の表面の組成F/Al(原子%)を測定した。
その結果を下記の表1に示す。
Figure 0004702191
上記した表1から明らかなように、表面処理時間が増加するに従い組成F/Al(原子%)も増加傾向であるが、表面処理時間がある程度長くなる反射画素電極30の表面の不対結合手が飽和するので、表面処理時間は最大で100秒程度が好ましい。
次に、上記した比較試料及び試料1〜5の各反射画素電極30と、透明な対向電極35とを液晶層33を介して対向させて各反射型液晶表示装置10を作製して、短波長の読み出し光を上記した比較試料及び試料1〜5の各反射画素電極30上にそれぞれ照射した際に、対向電極35の電位Vcomの変化量と、表示画像のフリッカーと、焼付きとについて調べて、良否判定を行った。その結果を下記の表2に示す。
Figure 0004702191
ここで、対向電極35の電位Vcomの変化量に関しては、プロジェクタ光学系の青色光のチャンネルに各反射型液晶表示装置10を挿入し、各反射型液晶表示装置10から反射された光応答波形の対称性より、変化量を求めた。この青色光に含まれる300nmの光強度は、3mW/cmであった。
また、焼付きについては、上記青色光を照射した環境下で3時間固定パターンを表示させた後、表示を停止して目視にて観測して評価を行った。
また、フリッカーについては、60°Cの環境下で固定パターンを表示させて、目視にて観測して評価を行った。
この表2中、フリッカーレベルに関しては、「なし」は、目視でフリッカーを全く観測できないレベル、「多少あり」は、目視でかろうじてフリッカーを観測できるレベル、「ひどくあり」は、目視で明らかにフリッカーを観測できるレベルである。
また、焼付きレベルでは、「あり」は、目視で明らかに焼付きを観測できるレベルである。そして、フリッカーレベルに関しては、「多少あり」と「なし」は良品とし、焼付きレベルに関しては、「なし」以外は不良品とした。
この結果、表2に示すように、試料3〜5は、対向電極35の電位Vcomの変化量、フリッカーレベル及び焼付きレベル共に良品であるのに対して、比較試料及び試料1〜2は不良品であった。
上記から、反射画素電極30をフッ素で2〜20原子%以上被覆させたことで、読み出し光を照射した際に対向電極35の電位Vcomの変化量を80mV以内に抑えることができ、且つ、フリッカーや焼付きを防止した表示画像を得ることができた。
尚、上記では反射画素電極30上にフッ素で表面処理した例について説明したが、フッ素以外の例として塩素,炭素,窒素でも略同様な効果が得られる。
従って、本発明に係る反射型液晶表示装置10によると、とくに、複数の反射画素電極30上に、この反射画素電極30の金属材料よりも電気陰性度の大きな元素で表面処理し、複数の反射画素電極30の表面の不対結合手を終端して、読み出し光L中に含まれる波長の短い光により各反射画素電極30の表面から放出される電子の放出量を抑制する電子放出抑制層31を複数の反射画素電極30上にそれぞれ形成することで、読み出し光Lを複数の反射画素電極30上に照射した際に、各反射画素電極30の表面から放出される電子の放出量が減少するので、液晶層33に印可される直流成分が低減され、フリッカーや焼き付きの発生が防止されるために、画像表示品質が良く且つ信頼性の高い反射型液晶表示装置10を提供することができる。
本発明に係る反射型液晶表示装置を説明するために、一つの画素を模式的に拡大して示した縦断面図である。 本発明に係る反射型液晶表示装置におけるアクティブマトリックス駆動回路を説明するための図であり、(a)はアクティブマトリックス駆動回路のブロック図、(b)は(a)中のTR部を拡大して示した回路図である。 本発明に係る反射型液晶表示装置を製造する際に、反射画素電極上に電子放出抑制層を形成するための真空装置を模式的に示した図である。 従来のアクティブマトリックス液晶表示装置を示した縦断面図である。 従来のアクティブマトリックス液晶表示装置において、反射画素電極に用いたAlやAgの電気陰性度を説明するために示した元素周期律である。
符号の説明
10…本発明に係る反射型液晶表示装置、
11…半導体基板(p型Si基板)、12…pウエル領域、
13A〜13C…フィールド酸化膜、
14…スイッチング素子(MOSFET)、15…ゲート酸化膜、
16…ゲート電極、17…ドレイン領域、18……ドレイン電極、
19…ソース領域、20…ソース電極、
21…拡散容量電極、22…絶縁膜、23…容量電極、
24…容量電極用コンタクト、
25…第1層間絶縁膜、26…第1メタル膜、27…第2層間絶縁膜、
28…第2メタル膜(金属遮光膜)、
29…第3層間絶縁膜、
30…反射画素電極(第3メタル膜)、31…電子放出抑制層、
32…配向膜、33…液晶層、34…配向膜、
35…透明な対向電極、36…透明基板(ガラス基板)、
50…アクティブマトリックス駆動回路、
51…水平シフトレジスタ回路、52…ビデオスイッチ、53…信号線、
54…ビデオ線、55…垂直シフトレジスタ回路、56…ゲート線、
70…真空装置、71…反応室、
72…基板加熱手段、72A…ステージ、72B…ヒータ、
72C…ヒートコントローラ、72D,72E…昇降ピン、
73…高周波電極、74…マッチング回路、75…高周波電源、
76…第1ガス導入手段、76A…タンク、76B…バルブ、
77…第2ガス導入手段、77A,77A…タンク、77B,77B…バルブ、
78…導入管、79…キャビティ、80…マイクロ波発振器、81…導波管、
82…反応ガス排気手段、82A…コック、82B…排気ポンプ、
C…保持容量部、D…ドレイン、G…ゲート、S…ソース。

Claims (2)

  1. 半導体基板の表面に形成された複数のスイッチング素子の上方に前記複数のスイッチング素子それぞれに対応して接続されたAl又はAgからなる複数の反射画素電極と、液晶層と、前記複数の反射画素電極に対向する対向電極を有する透明基板とが順次積層され、画像信号に応じて前記複数のスイッチング素子を動作させ、前記透明基板側から入射させた読み出し光を前記液晶層内で光変調させ且つ前記複数の反射画素電極で反射させた後、前記透明基板側から出射させて画像表示をさせる反射型液晶表示装置において、
    前記複数の反射画素電極上に、前記読み出し光の照射により各反射画素電極の表面から放出される電子の放出量を抑制する電子放出抑制層が形成されていることを特徴とする反射型液晶表示装置。
  2. 前記電子放出抑制層は、前記複数の反射画素電極の金属材料よりも大きな電気陰性度を有する元素で形成されていることを特徴とする請求項1記載の反射型液晶表示装置。
JP2006167192A 2006-06-16 2006-06-16 反射型液晶表示装置 Expired - Fee Related JP4702191B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006167192A JP4702191B2 (ja) 2006-06-16 2006-06-16 反射型液晶表示装置
US11/808,649 US20070291202A1 (en) 2006-06-16 2007-06-12 Reflective liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006167192A JP4702191B2 (ja) 2006-06-16 2006-06-16 反射型液晶表示装置

Publications (2)

Publication Number Publication Date
JP2007334113A JP2007334113A (ja) 2007-12-27
JP4702191B2 true JP4702191B2 (ja) 2011-06-15

Family

ID=38861176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006167192A Expired - Fee Related JP4702191B2 (ja) 2006-06-16 2006-06-16 反射型液晶表示装置

Country Status (2)

Country Link
US (1) US20070291202A1 (ja)
JP (1) JP4702191B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5402511B2 (ja) * 2009-10-19 2014-01-29 セイコーエプソン株式会社 液晶装置及びその製造方法、並びに電子機器
JP5806653B2 (ja) * 2011-12-27 2015-11-10 株式会社神戸製鋼所 反射電極用Ag合金膜、反射電極、およびAg合金スパッタリングターゲット
JP6079287B2 (ja) * 2013-02-14 2017-02-15 株式会社Jvcケンウッド 反射型光空間変調装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318622A (ja) * 1999-12-27 2001-11-16 Sanyo Electric Co Ltd 表示装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888583B2 (en) * 2001-05-21 2005-05-03 Brillian Corporation Method and apparatus for adjusted DC offset potential in a liquid crystal display (LCD) device
ATE472585T1 (de) * 2002-11-12 2010-07-15 Idemitsu Kosan Co Stoff für organische elektrolumineszenzvorrichtung und darauf basierende organische elektrolumineszenzvorrichtung
JP3972838B2 (ja) * 2003-02-28 2007-09-05 日本ビクター株式会社 反射型液晶表示装置
JP4207818B2 (ja) * 2003-07-16 2009-01-14 日本ビクター株式会社 反射型液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318622A (ja) * 1999-12-27 2001-11-16 Sanyo Electric Co Ltd 表示装置およびその製造方法

Also Published As

Publication number Publication date
US20070291202A1 (en) 2007-12-20
JP2007334113A (ja) 2007-12-27

Similar Documents

Publication Publication Date Title
JP7145182B2 (ja) 表示装置
US20200241373A1 (en) Liquid Crystal Display Device
JP6461296B2 (ja) 半導体装置
US20180267373A1 (en) Liquid Crystal Display Device and Driving Method Thereof
US8907879B2 (en) Method for driving liquid crystal display device
TWI529949B (zh) 半導體裝置和其製造方法
KR20180091113A (ko) 광 센서를 포함하는 표시 장치 및 그 구동 방법
CN104681566A (zh) 用于显示装置的阵列基板及其制造方法
JP4702191B2 (ja) 反射型液晶表示装置
JP5396524B2 (ja) 液晶表示装置
TWI504998B (zh) 顯示裝置
JP5885821B2 (ja) 液晶表示装置、モジュール及び電子機器
JP2014170240A (ja) 液晶表示装置
JP2013242575A (ja) 液晶表示装置
JP2012230422A (ja) 液晶表示装置
JP5671598B2 (ja) 表示装置、モジュール及び電子機器
Khormaei High resolution electroluminescent display using active matrix approach

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140318

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140318

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees