JP2001318622A - 表示装置およびその製造方法 - Google Patents
表示装置およびその製造方法Info
- Publication number
- JP2001318622A JP2001318622A JP2000368253A JP2000368253A JP2001318622A JP 2001318622 A JP2001318622 A JP 2001318622A JP 2000368253 A JP2000368253 A JP 2000368253A JP 2000368253 A JP2000368253 A JP 2000368253A JP 2001318622 A JP2001318622 A JP 2001318622A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- display electrode
- layer
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133337—Layers preventing ion diffusion, e.g. by ion absorption
Abstract
よび配向膜に浸入するのを防止することが可能で、か
つ、表示電極の構成材料の分解を抑制することが可能な
表示装置を得ること。 【解決手段】 表示電極4の形成後に、表示電極4の表
面上に、フッ化インジウム(InFX)を主成分とする
第1層34およびフッ化炭素(CFX)を主成分とする
第2層35が形成されている。また、表示電極4の形成
後に、表示電極4により覆われていない絶縁膜31の表
面に、フッ素終端層33が形成されている。こうするこ
とで、表示電極4の形成後も、絶縁膜31および表示電
極4の水分およびガスに対する透過防止効果が向上さ
れ、その結果、表示電極4の形成後も、基板側から液晶
層3または配向膜36aに水分およびガスが放出される
のを防止することができる。
Description
の製造方法に関し、特に、絶縁膜上に表示電極が形成さ
れる表示装置およびその製造方法に関する。
過型液晶表示装置が知られている。これらは、たとえ
ば、特開平8−152651号公報に開示されている。
図10は、上記公報に開示された従来の透過型液晶表示
装置における画素部を示した断面図である。図10を参
照して、従来の透過型液晶表示装置における画素部15
0の構造について説明する。
では、相対向する各透明絶縁基板101、102の間
に、液晶が充填された液晶層103が形成されている。
透明絶縁基板101には、液晶セルの表示電極104が
設けられている。透明絶縁基板102には、液晶セルの
共通電極105が設けられている。表示電極104と、
共通電極105とは、液晶層103を挟んで対向してい
る。液晶層103と、表示電極104との間には、配向
膜136aが設けられており、液晶層103と、共通電
極105との間には、配向膜136bが設けられてい
る。
側の表面には、TFT141の能動層となる多結晶シリ
コン膜106が形成されている。多結晶シリコン膜10
6上には、ゲート絶縁膜107が形成されている。ゲー
ト絶縁膜107上には、ゲート電極108が形成されて
いる。多結晶シリコン膜106には、LDD構造のドレ
イン領域109およびソース領域110が形成されてい
る。LDD構造のドレイン領域109は、低濃度領域1
09aと高濃度領域109bとからなる。また、LDD
構造のソース領域110は、低濃度領域110aと高濃
度領域110bとからなる。LDD構造のドレイン領域
109およびソース領域110と、ゲート電極108と
によって、TFT141が構成される。
1と隣接する部分には、TFT141の形成工程と同一
の工程により補助容量CSが形成されている。補助容量
CSの蓄積電極111は、多結晶シリコン膜106に形
成されるとともに、TFT141のソース領域110と
接続されている。蓄積電極111上には、誘電体膜11
2が形成されている。誘電体膜112上には、補助容量
CSの対向電極122が形成されている。なお、誘電体
膜112は、ゲート絶縁膜107の延長線上にあり、ゲ
ート絶縁膜107と同一構成で同一工程により形成され
る。また、対向電極122は、ゲート電極108と同一
構成で同一工程により形成される。対向電極122およ
びゲート電極108の側壁には、サイドウォール絶縁膜
113が形成されている。対向電極122およびゲート
電極108の上には、絶縁膜114が形成されている。
は、層間絶縁膜115が形成されている。ソース領域1
10を構成する高濃度領域110bは、層間絶縁膜11
5に形成されたコンタクトホール117を介して、ソー
ス電極119に接続されている。ドレイン領域109を
構成する高濃度領域109bは、コンタクトホール11
6を介して、ドレイン配線を構成するドレイン電極11
8に接続されている。層間絶縁膜115、ドレイン電極
118およびソース電極119を含むデバイスの全面に
は、絶縁膜120と、平坦化膜としてのSOG膜132
と、絶縁膜131とが形成されている。平坦化膜として
のSOG膜132は、絶縁膜120と絶縁膜131との
間に挟まれて形成されている。絶縁膜131上には、表
示電極104が形成されている。
膜132および絶縁膜131に形成されたコンタクトホ
ール121を介して、ソース電極119と接続されてい
る。上記したSOG膜132によって、補助容量CSの
端部に形成された段差部が埋め込まれ、表示電極104
の表面が平坦化されている。なお、ドレイン電極118
およびソース電極119の材質としては、一般に、アル
ミ合金が用いられる。また、表示電極104の材質とし
ては、一般に、ITO(Indium TinOxid
e)膜が用いられる。また、表示電極104、ドレイン
電極118およびソース電極119の形成には、一般
に、スパッタ法が用いられる。
SOG膜132を設けるのは、以下の理由による。表示
電極104に大きな段差が生じると、段差部上の液晶層
103中の液晶分子は、均一な配向が得られなくなる。
液晶層103中の液晶分子の配向が均一でなくなると、
液晶層103の光透過および光遮断を表示電極104に
よって制御できなくなり、その結果、常に光透過の状態
になってしまう。このように、段差部で常に光透過の状
態になると、段差部でのコントラストが低下する。ま
た、段差部では、表示電極104の膜厚が薄くなるた
め、表示電極104の抵抗値が増大したり、断線などの
問題も起こりやすくなる。そこで、表示電極104の表
面を平坦化するため、表示電極104と絶縁膜131と
の間に、平坦化膜としてSOG膜132を設けている。
ss)膜132とは、シリコン化合物を有機溶剤に溶解
した溶液から形成される二酸化シリコンを主成分とする
膜の総称である。SOG膜132を塗布する際には、ス
ピンコート法が用いられる。具体的には、シリコン化合
物を有機溶剤に溶解した溶液を基板上に滴下して基板を
回転させる。これにより、その溶液の被膜は、配線によ
って形成される基板上の段差に対して、その凹部には厚
く、その凸部には薄く、段差を緩和するように形成され
る。その結果、その溶液の被膜の表面は平坦化される。
次に、熱処理が施されると、有機溶剤が蒸発すると共に
重合反応が進行して、表面が平坦なSOG膜132が形
成される。
(1)で表されるように、シリコン化合物中に有機成分
を含まない無機SOG膜と、以下の一般式(2)で表さ
れるように、シリコン化合物中に有機成分を含む有機S
OG膜とがある。 〔SiO2〕n ……(1) 〔RXSiOY〕n ……(2) (n、X、Y;整数、R;アルキル基またはアリール基
などの有機基) 無機SOG膜は、水分および水酸基を多量に含んでいる
上に吸湿性が高く、CVD(Chemical Vapor Depositio
n)法によって形成されたシリコン酸化膜に比べて脆弱
であり、膜厚を0.5μm以上にすると熱処理時にクラ
ックが発生し易いという欠点がある。
キル基またはアリール基で結合が閉じている部分がある
ため、熱処理時におけるクラックの発生が抑制され、膜
厚を0.5〜1μm程度にすることができる。したがっ
て、有機SOG膜を用いれば、膜厚の大きな層間絶縁膜
を得ることができ、基板上の大きな段差に対しても十分
な平坦化が可能になる。しかし、無機SOG膜に比べれ
ば少ないものの、有機SOG膜にも水分および水酸基が
含まれている上に、吸湿性も高い。
32には、水分および水酸基が含まれている上に吸湿性
が高いという性質がある。その含まれている水分および
水酸基は、その一部が温度変化や圧力変化によって膜か
ら放出される。また、平坦化膜として、感光性樹脂絶縁
膜または他の塗布樹脂絶縁膜(ポリイミド系樹脂膜、ア
クリル系樹脂膜、エポキシ系樹脂膜など)を用いること
もできる。
その成分中に有機基を持つため、温度変化や圧力変化に
よってメタン等の有機ガスを放出する。これら平坦化膜
から放出された水分、水酸基および有機ガスは、配向膜
136aおよび液晶層103を劣化させたり、液晶層1
03で気泡となって表示不良を発生させる。
分、水酸基およびガスを透過しない性質を有する膜を形
成し、さらに、その膜に透過を抑制する処理を施す方法
がある。上記した従来の構造が開示された特開平8−1
52651号公報には、SOG膜132の上にプラズマ
CVD法を用いて絶縁膜131を形成した後、その絶縁
膜131に、水分およびガスの透過を抑制する性能を向
上させる(改質する)処理を施すことが記載されてい
る。絶縁膜131としては、シリコン酸化膜、シリコン
窒化膜またはシリコン窒酸化膜が用いられ、改質処理方
法として、以下の2つがあることが記載されている。
S膜またはプラズマ酸化膜からなる絶縁膜131の表面
にイオンを注入する。注入するイオンとしては、シリコ
ンイオン、不活性ガスイオン、ヒ素イオン、リンイオン
などを用いる。また、第2の処理方法としては、プラズ
マTEOS膜またはプラズマ酸化膜からなる絶縁膜13
1の表面に、水素プラズマによる処理を施す。
示装置の改質処理方法では、以下のような問題点があっ
た。すなわち、ITO膜からなる表示電極104を形成
する際には、絶縁膜131上の全面にITO膜を形成し
た後、そのITO膜をエッチングにより所望の形状にパ
ターニングする必要がある。この場合に、絶縁膜131
に改質処理を行なっても、この表示電極104の形成時
のエッチングにより、絶縁膜131の表面が除去または
ダメージを受け、その結果、絶縁膜131の表面の改質
効果が失われるという問題点があった。このため、表示
電極104の形成後に、SOG膜132中の水分など
が、絶縁膜131を透過して、配向膜136aおよび液
晶層103を劣化させたり、液晶層103で気泡となっ
て表示不良が発生するという不都合を解消するのは困難
であった。
104を構成するITO膜の分解によっても起こると考
えられる。具体的には、表示電極104を構成するIT
O膜が分解してインジウムと酸素とが生成される。この
インジウムと酸素とが、配向膜136aの表面に付着し
て配向膜136aが劣化すると考えられる。図11は、
表示電極104としてITO膜を用いた従来の液晶表示
装置にエージング試験を行った時のコントラスト比を示
している。図11に示すように、従来では、経時的に配
向膜136aが劣化し、コントラストが低下するという
問題点があった。
も水分およびガスが液晶層および配向膜に浸入するのを
防止することが可能で、かつ、表示電極の構成材料の分
解を抑制することが可能な表示装置を提供することであ
る。この発明のもう一つの目的は、表示電極の構成材料
の分解を抑制することによって、配向膜の劣化を防止す
ることが可能な表示装置を提供することである。
側から水分およびガスが絶縁膜を透過して液晶層および
配向膜に浸入するのを防止し、かつ、その絶縁膜の水分
およびガスに対する透過防止効果が工程途中で失われる
ことのない表示装置の製造方法を提供することである。
この発明の別の目的は、表示電極の構成材料の分解を抑
制することによって、配向膜の劣化を防止することが可
能な表示装置の製造方法を提供することである。
明の一の局面による表示装置は、基板上に形成された絶
縁膜と、絶縁膜上に形成された表示電極と、表示電極の
表面および絶縁膜の表面上に形成され、電気陰性度の大
きな不純物元素を含む不純物導入層とを備えている。な
お、電気陰性度の大きな元素としては、フッ素、酸素、
窒素、塩素、臭素、炭素、硫黄、ヨウ素、セレン、水
素、リン、テルル、ホウ素、砒素がある。絶縁膜が、シ
リコン酸化膜、シリコン窒化膜またはシリコン窒酸化膜
である場合は、電気陰性度の大きな不純物元素として
は、フッ素、塩素、臭素、炭素、硫黄、ヨウ素、セレ
ン、水素、リン、テルル、ホウ素または砒素を用いるの
が好ましい。
極の表面および絶縁膜の表面上に、電気陰性度の大きな
不純物元素を含む不純物導入層を設けることによって、
表示電極形成後も、絶縁膜および表示電極の水分および
ガスに対する透過防止効果が向上される。これにより、
表示電極形成後も、基板側から液晶層および配向膜に水
分およびガスが放出されるのを防止することができる。
その結果、水分およびガスに起因する、液晶層および配
向膜の劣化と表示不良とを有効に防止することができ
る。また、表示電極の表面上に、電気陰性度の大きな不
純物元素を含む不純物導入層を設けることによって、表
示電極を構成するITO膜の表面が安定化されるので、
ITO膜の分解が抑制される。その結果、表示電極を構
成するITO膜の分解に起因すると考えられる配向膜の
劣化を抑制することができる。これにより、長期に亘っ
て良好なコントラストを維持することができる。
ましくは、絶縁膜は、有機成分を含有する絶縁膜を含
む。このようにすれば、絶縁膜にクラックが発生するの
を有効に防止することができる。また、上記一の局面に
よる表示装置において、好ましくは、電気陰性度の大き
な不純物元素は、フッ素を含む。このように電気陰性度
の最も大きいフッ素を用いれば、絶縁膜および表示電極
をフッ化して不純物導入層を形成する場合に、絶縁膜の
未結合手や弱い結合をフッ素により終端できる割合が増
大するとともに、表示電極を構成するITO膜とフッ素
とが反応しやすい。これにより、絶縁膜および表示電極
の水分およびガスに対する透過防止効果をより向上させ
ることができるとともに、表示電極を構成するITO膜
の分解に起因すると考えられる配向膜の劣化を抑制する
ことができる。また、この場合、好ましくは、不純物導
入層は、絶縁膜の表面上に形成され、シリコン酸化膜の
フッ化物層、シリコン窒化膜のフッ化物層およびシリコ
ン窒酸化膜のフッ化物層のうちのいずれかを含む。
層は、表示電極の表面上に形成され、フッ化インジウム
を主成分とする第1層を含む。このように構成すれば、
フッ化インジウムを主成分とする第1層によって、表示
電極を構成するITO膜の表面が安定化されるので、I
TO膜の分解が抑制される。その結果、表示電極を構成
するITO膜の分解に起因すると考えられる配向膜の劣
化を抑制することができる。また、第1層によって、表
示電極の水分およびガスに対する透過防止効果が向上さ
れるので、表示電極上に形成される配向膜が水分および
ガスに起因して劣化するのも防止することができる。こ
の場合、第1層上に形成され、フッ化炭素を主成分とす
る第2層をさらに備えるのが好ましい。このように構成
すれば、第1および第2層によって、表示電極を構成す
るITO膜の分解に起因すると考えられる配向膜の劣化
をより抑制することができるとともに、水分およびガス
に起因する表示電極上の配向膜の劣化もより抑制するこ
とができる。
板上に形成された絶縁膜と、絶縁膜上に形成された表示
電極と、表示電極の表面上に形成され、フッ化インジウ
ムを主成分とする第1層とを備えている。上記他の局面
による表示装置では、表示電極の表面上にフッ化インジ
ウムを主成分とする第1層を設けることによって、表示
電極を構成するITO膜の表面が安定化されるので、I
TO膜の分解が抑制される。その結果、表示電極を構成
するITO膜の分解に起因すると考えられる配向膜の劣
化を抑制することができる。また、第1層によって、表
示電極の水分およびガスに対する透過防止効果が向上さ
れるので、表示電極上に形成される配向膜が水分および
ガスに起因して劣化するのも防止することができる。こ
れにより、長期に亘って良好なコントラストを維持する
ことができる。
ましくは、第1層上に形成され、フッ化炭素を主成分と
する第2層をさらに備える。このように構成すれば、第
1および第2層によって、表示電極を構成するITO膜
の分解に起因する配向膜の劣化をより抑制することがで
きるとともに、水分およびガスに起因する表示電極上の
配向膜の劣化もより抑制することができる。
の製造方法は、基板上に絶縁膜を形成する工程と、絶縁
膜上に、表示電極を形成する工程と、表示電極の形成後
に、少なくとも絶縁膜の表示電極に覆われていない部分
に、電気陰性度の大きな不純物元素を導入する工程とを
備えている。上記さらに他の局面による表示装置の製造
方法では、表示電極の形成後に、少なくとも絶縁膜の表
示電極に覆われていない部分に、電気陰性度の大きな不
純物元素を導入することによって、表示電極形成後に、
絶縁膜表面の未結合手が電気陰性度の大きな不純物元素
により終端されるとともに、絶縁膜表面の弱い結合が、
電気陰性度の大きな不純物元素との結合に置換される。
これにより、表示電極形成後に、少なくとも絶縁膜にお
いて、水分およびガスが透過するのを防止する機能が増
強される。その結果、表示電極形成後に、基板側から液
晶層および配向膜に水分およびガスが放出されるのを有
効に防止することができる。これにより、水分およびガ
スに起因する、液晶層および配向膜の劣化と表示不良と
を有効に防止することができる。なお、電気陰性度の大
きな不純物元素の導入を、表示電極の形成後に行うこと
によって、電気陰性度の大きな不純物元素が導入された
絶縁膜表面が、表示電極形成時のエッチングなどにより
処理されることがないので、絶縁膜表面のガス透過防止
効果が失われることがない。
方法において、好ましくは、不純物元素を導入する工程
は、不純物元素を導入すると同時に、少なくとも絶縁膜
の表示電極に覆われていない部分の表面をエッチングす
る工程を含む。このように構成すれば、絶縁膜の水分お
よびガスに対する透過防止効果を確実にすることができ
る。すなわち、絶縁膜表面は、表示電極の形成工程でダ
メージを受けたり、異物が付着することが多い。そのダ
メージまたは異物の付着の程度が高い場合には、電気陰
性度の大きな不純物元素の導入が阻害されたり、十分な
透過防止効果を得ることができない。この場合に、上記
のように、絶縁膜表面をエッチングすることによって、
ダメージや異物を除去した上で、電気陰性度の大きな不
純物元素を導入するができ、その結果、絶縁膜の水分お
よびガスに対する透過防止効果を確実にすることができ
る。
方法において、好ましくは、電気陰性度の大きな不純物
元素を導入する工程は、少なくとも絶縁膜の表示電極に
覆われていない部分を、電気陰性度の大きな不純物元素
を含むプラズマに晒す工程を含む。また、上記さらに他
の局面による表示装置の製造方法において、好ましく
は、電気陰性度の大きな不純物元素を導入する工程は、
少なくとも絶縁膜の表示電極に覆われていない部分を、
電気陰性度の大きな不純物元素を含むラジカルに晒す工
程を含む。このようにプラズマまたはラジカルを用いれ
ば、電気陰性度の大きな不純物元素の導入量および導入
速度を効果的に増大することができる。
の製造方法において、好ましくは、電気陰性度の大きな
不純物元素を導入する工程は、少なくとも絶縁膜の表示
電極に覆われていない部分を、電気陰性度の大きな不純
物元素を含む気体に晒す工程を含む。また、上記さらに
他の局面による表示装置の製造方法において、好ましく
は、電気陰性度の大きな不純物元素を導入する工程は、
少なくとも絶縁膜の表示電極に覆われていない部分を、
電気陰性度の大きな不純物元素を含む液体に晒す工程を
含む。このように気体または液体を用いれば、安価な装
置で電気陰性度の大きな不純物元素を導入することがで
きるので、製造コストを低減することができる。
の製造方法において、好ましくは、電気陰性度の大きな
不純物元素を導入する工程は、少なくとも絶縁膜の表示
電極に覆われていない部分に、電気陰性度の大きな不純
物元素を含むイオンを注入する工程を含む。このように
イオン注入を用いれば、電気陰性度の大きな不純物元素
の導入量および導入深さを容易かつ高精度に制御するこ
とができる。
の製造方法において、好ましくは、絶縁膜は、有機成分
を含有する絶縁膜を含む。このように有機成分を含有す
る絶縁膜を用いれば、クラックの発生を低減することが
できる。また、上記さらに他の局面による表示装置の製
造方法において、好ましくは、電気陰性度の大きな不純
物元素は、フッ素を含む。このように電気陰性度の最も
大きいフッ素を用いれば、絶縁膜をフッ化して不純物導
入層を形成する場合に、絶縁膜の未結合手や弱い結合を
フッ素により終端できる割合が増大する。これにより、
絶縁膜の水分およびガスに対する透過防止効果をより向
上させることができる。また、この場合、好ましくは、
不純物を導入する工程は、不純物の導入によって、絶縁
膜の表面上に、シリコン酸化膜のフッ化物層、シリコン
窒化膜のフッ化物層およびシリコン窒酸化膜のフッ化物
層のうちのいずれかを形成する工程を含む。
の製造方法において、好ましくは、電気陰性度の大きな
不純物元素を導入する工程は、絶縁膜と表示電極との両
方に、電気陰性度の大きな不純物元素を導入する工程を
含む。このように構成すれば、絶縁膜および表示電極の
両方において、水分およびガスに対する透過防止効果が
向上される。これにより、基板側から液晶層または配向
膜に水分およびガスが放出されるのを防止することがで
きる。その結果、水分およびガスに起因する、液晶層お
よび配向膜の劣化と表示不良とを有効に防止することが
できる。また、表示電極に、電気陰性度の大きな不純物
元素を導入することによって、表示電極を構成するIT
O膜の表面が安定化されるので、ITO膜の分解が抑制
される。その結果、表示電極を構成するITO膜の分解
に起因すると考えられる配向膜の劣化を抑制することが
できる。
の製造方法において、好ましくは、電気陰性度の大きな
不純物元素を導入する工程は、表示電極をフッ化するこ
とにより、表示電極の表面上に、フッ化インジウムを主
成分とする第1層を形成する工程を含む。このように構
成すれば、フッ化インジウムを主成分とする第1層によ
って、表示電極を構成するITO膜の表面が安定化され
るので、ITO膜の分解が抑制される。その結果、表示
電極を構成するITO膜の分解に起因すると考えられる
配向膜の劣化を抑制することができる。また、第1層に
よって、表示電極の水分およびガスに対する透過防止効
果が向上されるので、表示電極上に形成される配向膜が
水分およびガスに起因して劣化するのを防止することが
できる。
する工程は、表示電極の表面を、フッ素と炭素とを含む
プラズマに晒すことによって、表示電極の表面上に、フ
ッ化インジウムを主成分とする第1層を形成するととも
に、第1層上に、フッ化炭素を主成分とする第2層を形
成する工程を含む。このように構成すれば、第1および
第2層によって、表示電極を構成するITO膜の分解に
起因すると考えられる配向膜の劣化をより抑制すること
ができるとともに、水分およびガスに起因する表示電極
上の配向膜の劣化もより抑制することができる。
入する工程は、表示電極上に、フッ化インジウムを主成
分とする第1層を、スパッタ法により堆積する工程を含
んでいてもよい。この発明の別の局面による表示装置の
製造方法は、基板上に絶縁膜を形成する工程と、絶縁膜
上に、表示電極を形成する工程と、表示電極の表面上
に、フッ素を含む層を形成する工程とを備えている。
は、表示電極の表面上に、フッ素を含む層を形成するこ
とによって、そのフッ素を含む層によって、表示電極を
構成するITO膜の表面が安定化されるので、ITO膜
の分解が抑制される。その結果、表示電極を構成するI
TO膜の分解に起因すると考えられる配向膜の劣化を抑
制することができる。また、フッ素を含む層によって、
表示電極の水分およびガスに対する透過防止効果が向上
されるので、表示電極上に形成される配向膜が水分およ
びガスに起因して劣化するのも防止することができる。
これにより、長期に亘って良好なコントラストを維持す
ることができる。
形成する工程は、表示電極の表面を、フッ素と炭素とを
含むプラズマに晒すことによって、表示電極の表面上に
フッ化インジウムを主成分とする第1層を形成するとと
もに、第1層上にフッ化炭素を主成分とする第2層を形
成する工程を含む。このように構成すれば、第1および
第2層によって、表示電極を構成するITO膜の分解に
起因すると考えられる配向膜の劣化をより抑制すること
ができるとともに、水分およびガスに起因する表示電極
上の配向膜の劣化もより抑制することができる。なお、
電気陰性度の大きな不純物元素を導入する工程は、表示
電極上に、フッ化インジウムを主成分とする第1層を、
スパッタ法により堆積する工程を含んでいてもよい。
態を図面に基づいて説明する。まず、図1を参照して、
本発明の一実施形態による透過型液晶表示装置の画素部
50の構造について説明する。本実施形態の透過型液晶
表示装置の画素部50では、相対向する各透明絶縁基板
1、2の間に、液晶が充填された液晶層3が形成されて
いる。透明絶縁基板1には、液晶セルの表示電極4が設
けられている。なお、透明絶縁基板1が本発明における
「基板」の一例である。透明絶縁基板2には、液晶セル
の共通電極5が設けられている。表示電極4と、共通電
極5とは、液晶層3を挟んで対向している。液晶層3
と、表示電極4との間には、配向膜36aが設けられて
おり、液晶層3と、共通電極5との間には、配向膜36
bが設けられている。
には、TFT41の能動層となる多結晶シリコン膜6が
形成されている。多結晶シリコン膜6上には、ゲート絶
縁膜7が形成されている。ゲート絶縁膜7上には、ゲー
ト電極8が形成されている。多結晶シリコン膜6には、
LDD構造のドレイン領域9およびソース領域10が形
成されている。LDD構造のドレイン領域9は、低濃度
領域9aと高濃度領域9bとからなる。また、LDD構
造のソース領域10は、低濃度領域10aと高濃度領域
10bとからなる。LDD構造のドレイン領域9および
ソース領域10と、ゲート電極8とによって、TFT4
1が構成される。
接する部分には、TFT41の形成工程と同一の工程で
形成された補助容量CSが設けられている。補助容量C
Sの蓄積電極11は、多結晶シリコン膜6に形成される
とともに、TFT41のソース領域10と接続されてい
る。蓄積電極11上には、誘電体膜12が形成されてい
る。誘電体膜12上には、補助容量CSの対向電極22
が形成されている。なお、誘電体膜12は、ゲート絶縁
膜7の延長線上にあり、ゲート絶縁膜7と同一構成で同
一工程により形成される。また、対向電極22は、ゲー
ト電極8と同一構成で同一工程により形成される。対向
電極22およびゲート電極8の側壁には、サイドウォー
ル絶縁膜13が形成されている。対向電極22およびゲ
ート電極8の上には、絶縁膜14が形成されている。
は、層間絶縁膜15が形成されている。ソース領域10
を構成する高濃度領域10bは、層間絶縁膜15に形成
されたコンタクトホール17を介して、ソース電極19
に接続されている。ドレイン領域9を構成する高濃度領
域9bは、コンタクトホール16を介して、ドレイン配
線を構成するドレイン電極18に接続されている。層間
絶縁膜15、ドレイン電極18およびソース電極19を
含むデバイスの全面には、絶縁膜20と、平坦化膜とし
てのSOG膜32と、絶縁膜31とが形成されている。
平坦化膜としてのSOG膜32は、絶縁膜20と絶縁膜
31との間に挟まれて形成されている。絶縁膜31上に
は、ITO膜からなる表示電極4が形成されている。
0、SOG膜32および絶縁膜31に形成されたコンタ
クトホール21を介して、ソース電極19と接続されて
いる。上記したSOG膜32によって補助容量CSの端
部に形成された段差部が埋め込まれ、表示電極4の表面
が平坦化されている。なお、ドレイン電極18およびソ
ース電極19の材質としては、一般に、アルミ合金が用
いられる。
成後に、表示電極4の表面上に、フッ化インジウム(I
nFX)を主成分とする第1層34およびフッ化炭素
(CFX)を主成分とする第2層35が形成されてい
る。また、表示電極4の形成後に、表示電極4により覆
われていない絶縁膜31の表面に、フッ素終端層33が
形成されている。このフッ素終端層33は、絶縁膜31
がシリコン酸化膜からなる場合には、シリコン酸化膜の
フッ化物(Si−F、Si−O−F)により構成され
る。また、絶縁膜31がシリコン窒化膜からなる場合に
は、シリコン窒化膜のフッ化物(Si−F、Si−N−
F)により構成される。また、絶縁膜31がシリコン窒
酸化膜からなる場合には、シリコン窒酸化膜のフッ化物
(Si−F、Si−O−F、Si−N−F)により構成
される。
成分とする第1層34、フッ化炭素(CFX)を主成分
とする第2層35、および、フッ素終端層33は、本発
明の「不純物導入層」の一例である。本実施形態では、
上記のように、表示電極4の形成後に、表示電極4の表
面上および絶縁膜31の表面上に、電気陰性度の最も大
きなフッ素を含む第1層34、第2層35およびフッ素
終端層33を設けることによって、表示電極4の形成後
も、絶縁膜31および表示電極4の水分およびガスに対
する透過防止効果が向上される。これにより、表示電極
4の形成後も、基板側から液晶層3または配向膜36a
に水分およびガスが放出されるのを防止することができ
る。その結果、水分およびガスに起因する、液晶層3お
よび配向膜36aの劣化と表示不良とを有効に防止する
ことができる。
上に、フッ化インジウム(InFX)を主成分とする第
1層34およびフッ化炭素(CFX)を主成分とする第
2層35を設けることによって、表示電極4を構成する
ITO膜の表面が安定化されるので、ITO膜の分解が
抑制される。その結果、表示電極4を構成するITO膜
の分解に起因すると考えられる配向膜36aの劣化を抑
制することができる。これにより、長期に亘って良好な
コントラストを維持することができる。
た一実施形態の液晶表示装置の製造方法について説明す
る。 工程1(図2参照);まず、石英ガラスまたは高耐熱ガ
ラスからなる透明絶縁基板1上に、ノンドープの多結晶
シリコン膜6を約50nmの膜厚で形成する。多結晶シ
リコン膜6の形成方法としては、たとえば、非晶質シリ
コン膜を形成した後に多結晶化させて多結晶シリコン膜
6を形成する。非晶質シリコン膜の形成には、たとえ
ば、プラズマ中でのモノシランまたはジシランの分解を
利用するプラズマCVD法を用いる。プラズマCVD法
の処理温度は、300℃程度であり、水素を添加すると
反応が促進されて非晶質シリコン膜が形成される。多結
晶化には、たとえば、非晶質シリコン膜に600℃前後
で20時間前後の長時間の熱処理を行うことにより、固
体のままで多結晶化させて多結晶シリコン膜を得る固相
成長法を用いる。
縁膜7および誘電体膜12を、それぞれ、約100nm
の膜厚で同時に形成する。たとえば、モノシランまたは
ジシランの熱分解、TEOS(Tetra-Ethyl-Ortho-Sili
cate)などの有機オキシシランの熱分解、または、ハロ
ゲン化珪素の加水分解などを用いて、シリコン酸化膜か
らなるゲート絶縁膜7および誘電体膜12を形成する。
上だけにレジストパターン(図示せず)を形成する。続
いて、そのレジストパターンをマスクとして、多結晶シ
リコン膜6に蓄積電極11を形成する。蓄積電極11
は、たとえば、不純物(リンまたはボロン)を多結晶シ
リコン膜6にイオン注入した後、高温(900℃)の熱
処理を行って不純物を活性化させることにより形成す
る。このイオン注入の際には、ゲート絶縁膜7上に、レ
ジストパターンが形成されているため、ゲート絶縁膜7
下の多結晶シリコン膜6(ソース領域10、ドレイン領
域9、および、各領域9、10間のチャネル領域)に不
純物が注入されることはなく、ゲート絶縁膜7下の多結
晶シリコン膜6はノンドープのままに保たれる。その
後、そのレジストパターンを除去する。
の上に、それぞれ、ゲート電極8および対向電極22を
約300nmの膜厚で同時に形成した後、所望の形状に
パターニングする。ゲート電極8および対向電極22の
材質としては、不純物がドープされた多結晶シリコン
(ドープドポリシリコン)、金属シリサイド、ポリサイ
ド、高融点金属単体、または、その他の金属などが用い
られる。また、ゲート電極8および対向電極22の形成
方法としては、CVD法またはスパッタリング法が用い
られる。
および対向電極22の上に絶縁膜14を形成する。絶縁
膜14としては、シリコン酸化膜、シリコン窒化膜、ま
たは、シリコン窒酸化膜などが用いられる。そして、絶
縁膜14およびゲート電極8をマスクとして、多結晶シ
リコン膜6に不純物をイオン注入することによって、自
己整合的に、低濃度領域9a、10aを形成する。低濃
度領域9a、10aの形成方法は、注入する不純物の濃
度が低い点を除けば蓄積電極11のそれと同じである。
た後、その絶縁膜をエッチバックすることによって、ゲ
ート電極8および対向電極22の側壁にサイドウォール
絶縁膜13を形成する。サイドウォール絶縁膜13の材
質は、絶縁膜14の材質と同じである。続いて、サイド
ウォール絶縁膜13上および絶縁膜14上に、レジスト
パターン(図示せず)を形成する。そして、そのレジス
トパターンをマスクとして、多結晶シリコン膜6に高濃
度領域9b、10bを形成する。高濃度領域9b、10
bの形成方法は、蓄積電極11のそれと同じである。そ
の後、そのレジストパターンを除去する。
形成する。層間絶縁膜15としては、シリコン酸化膜、
シリコン窒化膜またはシリコン窒酸化膜などが用いられ
る。また、層間絶縁膜15の形成方法としては、一般
に、CVD法が用いられる。また、各膜を組み合わせて
多層構造を有する層間絶縁膜15を形成する方法もあ
る。たとえば、ノンドープのシリコン酸化膜(以下、N
SG膜という)でBPSG(Boron-doped Phospho-Sili
cate Glass)膜を挟んだ構造(NSG/BPSG/NS
G)で層間絶縁膜15を構成してもよい。この場合、B
PSG膜の形成後にリフローを行うことにより、層間絶
縁膜15の段差被覆性を向上させることができる。
ライエッチング(異方性エッチング)技術とを用いて、
層間絶縁膜15に、コンタクトホール16および17を
形成する。そして、水素プラズマ中に晒すことにより、
多結晶シリコン膜6の水素化処理を行う。水素化処理と
は、多結晶シリコンの結晶欠陥部分に水素原子を結合さ
せることにより、欠陥を減らして結晶構造を安定化させ
ることによって、電界効果移動度を高める方法である。
これにより、TFT41の素子特性を向上させることが
できる。
て、コンタクトホール16および17内を含むデバイス
の全面に、アルミ合金膜(Al−1%Si−0.5%C
u)を堆積する。そして、そのアルミ合金膜を所望の形
状にパターニングすることにより、ドレイン電極18お
よびソース電極19を形成する。続いて、デバイスの全
面に絶縁膜20を形成する。絶縁膜20としては、シリ
コン酸化膜、シリコン窒化膜またはシリコン窒酸化膜な
どが用いられる。
れるガスは、モノシランと亜酸化窒素(SiH4+N
2O)、モノシランと酸素(SiH4+O2)、または、
TEOS(Tetra-ethoxy-silane)と酸素(TEOS+
O2)などであり、成膜温度は300〜450℃であ
る。 工程3(図4参照);絶縁膜20上に、平坦化膜として
のSOG膜32を形成する。SOG膜32としては、有
機SOG膜を用いる。この有機SOG膜からなるSOG
膜32の塗布には、スピンコート法が用いられる。すな
わち、シリコン化合物のエタノール溶液を透明絶縁基板
1の上に滴下して透明絶縁基板1を回転速度;4800
rpmで20秒間回転させ、その溶液の被膜を透明絶縁
基板1の上に形成する。このとき、そのエタノール溶液
の被膜は、透明絶縁基板1上の段差に対して、その凹部
には厚く、その凸部には薄く、段差を緩和するように形
成される。その結果、エタノール溶液の被膜の表面が平
坦化される。
150℃で1分間、200℃で1分間、順次熱処理が施
されると、エタノールが蒸発すると共に重合反応が進行
して、表面がほぼ平坦な有機SOG膜からなるSOG膜
32が形成される。このエタノール溶液の被膜の形成お
よび熱処理を複数回(本実施形態では3回)繰り返し、
最後に窒素雰囲気中において、370℃で30分間の熱
処理を行って、所望の膜厚の有機SOG膜からなるSO
G膜32を形成する。なお、この有機SOG膜からなる
SOG膜32が、本発明における「有機成分を含有する
絶縁膜」の一例である。
G膜32の上に、絶縁膜31を形成する。絶縁膜31と
しては、上記した絶縁膜20と同様、シリコン酸化膜、
シリコン窒化膜またはシリコン窒酸化膜などが用いられ
る。 工程4(図5参照);フォトリソグラフィー技術と、ド
ライエッチング(異方性エッチング)技術とを用いて、
絶縁膜31、SOG膜32および絶縁膜20に、コンタ
クトホール21を形成する。次に、スパッタ法を用い
て、コンタクトホール21内を含むデバイスの全面にI
TO膜23を堆積する。
の形状にパターニングすることによって、約200nm
の膜厚を有する表示電極4を形成する。このパターニン
グは、たとえば、ITO膜23の上に、パターン化した
レジスト膜を形成した後、第1のエッチングガスとして
HBrガス、第2のエッチングガスとしてCl2ガスを
用いて、反応性イオンエッチング(RIE法)によりI
TO膜23をエッチングすることにより行う。このエッ
チングは、たとえば、ガスの流量:30sccm、エッ
チング室内の圧力:2Pa、高周波電源からの印加電
力:400W、基板温度:80℃の条件下で行う。
フッ素を含むプラズマ42に曝露する。たとえば、反応
性イオンエッチング装置で、CF4とO2の混合比が1:
1、圧力20Pa、RF電力は1W/cm2の条件で形
成したプラズマに5秒〜30秒間曝露する。これによ
り、フッ素を、表示電極4と、表示電極4に被覆されて
いない部分の絶縁膜31とに導入することができる。ま
た、このプラズマを用いたフッ素の導入の際に、同時
に、表示電極4の形成工程で、異物が付着するととも
に、ダメージを受けた絶縁膜31の表面が、10nm〜
50nm程度エッチングされる。
覆されていない部分の絶縁膜31の表面では、Siの未
結合手がフッ素で終端されると共に、弱い結合がフッ素
との結合で置換されるため、この部分にフッ素終端層3
3が形成される。このフッ素終端層33は、上記したよ
うに、絶縁膜31がシリコン酸化膜からなる場合には、
シリコン酸化膜のフッ化物(Si−F、Si−O−F)
により構成される。また、絶縁膜31がシリコン窒化膜
からなる場合には、シリコン窒化膜のフッ化物(Si−
F、Si−N−F)により構成される。また、絶縁膜3
1がシリコン窒酸化膜からなる場合には、シリコン窒酸
化膜のフッ化物(Si−F、Si−O−F、Si−N−
F)により構成される。
素終端層33により、表示電極4に被覆されていない部
分の絶縁膜31の水分およびガスに対する透過防止効果
が増強される。これにより、表示電極4の形成後にも、
SOG膜32からこの後に形成する液晶層3および配向
膜36aにガスが放出されるのを防ぐことができる。こ
れにより、平坦化膜としてのSOG膜32から液晶層3
および配向膜36aにガスが放出されて表示不良が発生
するのを有効に防止することができる。また、上記のよ
うに、フッ素の導入と同時に、絶縁膜31の表面をエッ
チングすることによって、ダメージや異物を除去した上
で、電気陰性度の大きなフッ素を絶縁膜31に導入する
ができ、その結果、絶縁膜31の水分およびガスに対す
る透過防止効果を確実にすることができる。
4に含まれるインジウムとフッ素とが反応して、表示電
極4の表面部分がフッ化インジウム(InFX)を主成
分とする第1層34に変成される。これと同時に、表示
電極4(第1層34)の上に、フッ化炭素(CFX)を
主成分とする第2層35が形成される。このように、表
示電極4の表面上に、フッ化インジウム(InFX)を
主成分とする第1層34およびフッ化炭素(CFX)を
主成分とする第2層35を設けることによって、表示電
極4を構成するITO膜の表面が安定化されるので、I
TO膜の分解が抑制される。その結果、表示電極4を構
成するITO膜の分解に起因すると考えられる配向膜3
6aの劣化を抑制することができる。これにより、長期
に亘って良好なコントラストを維持することができる。
ンジウム(InFX)を主成分とする第1層34および
フッ化炭素(CFX)を主成分とする第2層35につい
て詳細に説明する。まず、図7には、フッ素を含むプラ
ズマに3分間曝露されたITO膜の表面におけるXPS
(X−ray Photoelectron Sprc
troscopy) spectrum が実線で示され
ている。図7の横軸には、結合エネルギー、縦軸には、
光電子強度が取られている。図7から明らかなように、
ITO膜の表面には、C−F(O−F)のピークとIn
−Fのピークとが存在することがわかる。このことは、
ITO膜の表面に、フッ化インジウム(InFX)を主
成分とする第1層34と、フッ化炭素(CFX)を主成
分とする第2層35とが形成されていることを示してい
る。なお、フッ化炭素(CFX)を主成分とする第2層
35には、フッ化酸素(O−F)もある程度含まれてい
る。
3分間曝露されたITO膜の表面を15秒間スパッタエ
ッチングした状態におけるXPS spectrum が
点線で示されている。図7から明らかなように、15秒
間のスパッタエッチングによって、ITO膜の表面のC
−F(O−F)とIn−Fとのピークがほとんどなくな
っていることがわかる。15秒間のスパッタエッチング
で削られる膜厚は、約5nmであるので、フッ化インジ
ウム層(InFX)を主成分とする第1層34およびフ
ッ化炭素(CFX)を主成分とする第2層35の合計膜
厚は、約5nmであると考えられる。また、15秒間の
スパッタエッチングによって、C−F(O−F)のピー
クは完全になくなっているが、In−Fのピークは、若
干残っていることがわかる。このことから、フッ化イン
ジウム層(InFX)を主成分とする第1層34の方
が、フッ化炭素(CFX)を主成分とする第2層35よ
りも下層に形成されていると考えられる。
理の時間と、ピーク強度との関係が示されている。図8
から明らかなように、フッ素を含むプラズマ処理時間が
40秒以上では、処理時間を長くしても、ほぼ同じピー
ク強度しか得られない。このことは、フッ素を含むプラ
ズマ処理時間を40秒以上に長くしても、ITO膜の表
面に形成されるフッ化インジウム(InFX)を主成分
とする第1層34およびフッ化炭素(CFX)を主成分
とする第2層35の膜厚は、増加せずに、ほぼ一定の膜
厚になることを示している。
4の表面上に、フッ化インジウム(InFX)を主成分
とする第1層34およびフッ化炭素(CFX)を主成分
とする第2層35が形成されるので、表示電極4を構成
するITO膜の分解が抑制され、その結果、表示電極4
を構成するITO膜の分解に起因すると考えられる配向
膜36aの劣化を抑制することができる。
置のエージング試験を行った時のコントラスト比が示さ
れている。図11に示した従来の液晶表示装置のコント
ラスト比との比較からも明らかなように、本実施形態の
液晶表示装置では、配向膜36aの経時的劣化が長期に
亘って抑制され、その結果、長期に亘って良好なコント
ラストを得ることができることがわかる。
程によってTFT41および補助容量CSが作成された
透明絶縁基板1と、表面に共通電極5が形成された透明
絶縁基板2との両方の全面に、高分子有機材料(本実施
形態ではポリイミド)を塗布し、さらに熱処理して高分
子有機材料を硬化させることにより配向膜36aおよび
36bを形成する。
ために、配向膜36aおよび36bの表面を配向処理す
る。この配向処理は、以下の手法のいずれかを用いる。 (ラビング法):膜表面を、ナイロンやレーヨン等から
なるラビング布で一定方向に機械的にラビングする(擦
る)。 (紫外線照射法):膜表面に、偏光紫外線を照射する。
な凹凸を有するアクリル製の転写板を圧着させる。 最後に、配向膜36aが形成された透明絶縁基板1と、
配向膜36bが形成された透明絶縁基板2とを相対向さ
せ、その間に液晶を封入して液晶層3を形成することに
よって、図1に示した本実施形態の液晶表示装置の画素
部50が完成される。
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。 (1)たとえば、上記実施形態では、表示電極4と、絶
縁膜31の表示電極4に被覆されていない部分との両方
に、フッ素を導入したが、本発明は、これに限らず、絶
縁膜31の表示電極4に被覆されていない部分にのみフ
ッ素を導入するようにしてもよい。この場合にも、SO
G膜32から液晶層3および配向膜36aにガスが放出
されるのを防ぐことができる。すなわち、絶縁膜31と
表示電極4とは、フッ素を導入しない場合でも、不十分
ではあるが各々がガスの透過防止効果を有している。こ
のため、表示電極4に被覆されている部分では、絶縁膜
31と表示電極4の各々のガスの透過防止効果が加算さ
れて、SOG膜32から液晶層3および配向膜36aに
ガスが放出されるのを防ぐことができる。
および絶縁膜31の表面に露出した部分をフッ素を含む
プラズマ42に曝露する方法に代えて、フッ素を含むラ
ジカルに曝露してもよい。このように、ラジカルを用い
れば、プラズマを用いる場合と同様、フッ素の導入量お
よび導入速度を効果的に増大することができるという利
点がある。この場合、ラジカルは、基板をプラズマ部よ
り離してラジカルを基板まで輸送できるプラズマ装置、
たとえば、リモートプラズマエッチング装置において、
CF4、CHF3、もしくは、SF6ガス、または、これ
らのガスとO2もしくはAr、N2などとの混合ガスをラ
ジカル化して利用する。たとえば、CF4とO2の混合比
が5:2、圧力20Pa、マイクロ波600Wでプラズ
マを形成し、発生したラジカルを排気方向に設置した基
板に導くことによって、フッ素を含むラジカルに曝露す
る。
および絶縁膜31の表面に露出した部分をフッ素を含む
プラズマ42に曝露する方法に代えて、フッ素を含むガ
スに曝露するようにしてもよい。フッ素を含むガスは、
たとえば、フッ化水素ガスを用いることができる。 (4)また、工程5において、表示電極4および絶縁膜
31の表面に露出した部分をフッ素を含むプラズマ42
に曝露する方法に代えて、フッ素を含む液体に浸漬する
ようにしてもよい。フッ素を含む液体は、たとえば、フ
ッ化水素酸水溶液やフッ化アンモニウム水溶液を用いる
ことができる。
たはフッ素を含む液体を用いれば、安価な装置を用いて
フッ素を導入することができるので、製造コストを低減
することができるという利点がある。 (5)また、工程5において、表示電極4および絶縁膜
31の表面に露出した部分をフッ素を含むプラズマ42
に曝露する方法に代えて、フッ素を含むイオンを注入す
るようにしてもよい。フッ素を含むイオンとしては、た
とえば、SiF 4またはBF3ガスを原料ガスとして生成
したFイオン、SiFイオンまたはBFイオンを用いる
ことができる。このイオン注入は、たとえば、5〜30
keVで1×1015cm-2〜5×1015cm-2の条件下
で行う。このように、イオン注入法を用いれば、フッ素
の導入量および導入深さを、容易かつ高精度に制御する
ことができるという利点がある。
方法、フッ素を含む液体を用いる方法、および、フッ素
を含むイオンを注入する方法では、表示電極4の表面に
は、フッ化インジウムを主成分とする第1層34のみ形
成され、フッ化炭素を主成分とする第2層35は形成さ
れない。この場合にも、フッ化インジウムを主成分とす
る第1層34によって、表示電極4を構成するITO膜
の分解を抑制することができるとともに、表示電極4の
水分およびガスに対する透過防止効果を増加することが
できる。
の表面を10nm〜50nmエッチングする条件で、フ
ッ素を含むプラズマ42に曝露したが、絶縁膜31表面
にダメージや異物がない場合はエッチングする必要がな
い。エッチングしない場合は、たとえば、プラズマエッ
チング装置で、CF4とO2の混合比が1:1、圧力40
Pa、RF電力は0.5W/cm2の条件で形成したプ
ラズマに曝露する。
32として有機SOG膜を用いたが、無機SOG膜また
は他の塗布絶縁膜でもよい。ただし、有機基を含む塗布
絶縁膜が、クラックが発生しにくいなどの利点がある点
で望ましい。 (8)また、上記実施形態では、SOG膜32上に絶縁
膜31を形成したが、この絶縁膜31を省略し、SOG
膜32の表面にフッ素を導入してもよい。この場合、S
OG膜32の表面にフッ素終端層33が形成され、上記
実施形態と同様にガス透過抑止効果を増強することがで
きる。
1に電気陰性度の最も大きなフッ素を導入したが、フッ
素に代えて、他の電気陰性度の大きな不純物元素を導入
しても良い。他の電気陰性度の大きな不純物元素は、塩
素、臭素、炭素、硫黄、ヨウ素、セレン、水素、リン、
テルル、ホウ素、砒素である。この場合、フッ素に代え
て、これら電気陰性度の大きな不純物元素による終端層
が形成されるため、絶縁膜31の透過防止効果が増強さ
れ、SOG膜32から液晶層3および配向膜36aにガ
スが放出されるのを防ぐことができる。
素部を示した断面図である。
の画素部の製造プロセスを説明するための断面図であ
る。
の画素部の製造プロセスを説明するための断面図であ
る。
の画素部の製造プロセスを説明するための断面図であ
る。
の画素部の製造プロセスを説明するための断面図であ
る。
の画素部の製造プロセスを説明するための断面図であ
る。
の効果を説明するための特性図である。
の効果を説明するための特性図である。
のエージング試験の結果を示す図である。
図である。
ジング試験の結果を示す図である。
Claims (25)
- 【請求項1】 基板上に形成された絶縁膜と、前記絶縁
膜上に形成された表示電極と、前記表示電極の表面およ
び前記絶縁膜の表面上に形成され、電気陰性度の大きな
不純物元素を含む不純物導入層とを備えたことを特徴と
した表示装置。 - 【請求項2】 前記絶縁膜は、有機成分を含有する絶縁
膜を含むことを特徴とした請求項1に記載の表示装置。 - 【請求項3】 前記電気陰性度の大きな不純物元素は、
フッ素を含むことを特徴とした請求項1又は2に記載の
表示装置。 - 【請求項4】 前記不純物導入層は、前記絶縁膜の表面
上に形成され、シリコン酸化膜のフッ化物層、シリコン
窒化膜のフッ化物層およびシリコン窒酸化膜のフッ化物
層のうちのいずれかを含むことを特徴とした請求項3に
記載の表示装置。 - 【請求項5】 前記不純物導入層は、前記表示電極の表
面上に形成され、フッ化インジウムを主成分とする第1
層を含むことを特徴とした請求項3に記載の表示装置。 - 【請求項6】 前記第1層上に形成され、フッ化炭素を
主成分とする第2層をさらに備えることを特徴とした請
求項5に記載の表示装置。 - 【請求項7】 基板上に形成された絶縁膜と、前記絶縁
膜上に形成された表示電極と、前記表示電極の表面上に
形成され、フッ化インジウムを主成分とする第1層とを
備えたことを特徴とする表示装置。 - 【請求項8】 前記第1層上に形成され、フッ化炭素を
主成分とする第2層をさらに備えることを特徴とした請
求項7に記載の表示装置。 - 【請求項9】 基板上に絶縁膜を形成する工程と、前記
絶縁膜上に、表示電極を形成する工程と、前記表示電極
の形成後に、少なくとも前記絶縁膜の前記表示電極に覆
われていない部分に、電気陰性度の大きな不純物元素を
導入する工程とを備えたことを特徴とする表示装置の製
造方法。 - 【請求項10】 前記不純物元素を導入する工程は、前
記不純物元素を導入すると同時に、少なくとも前記絶縁
膜の前記表示電極に覆われていない部分の表面をエッチ
ングする工程を含むことを特徴とした請求項9に記載の
表示装置の製造方法。 - 【請求項11】 前記電気陰性度の大きな不純物元素を
導入する工程は、 少なくとも前記絶縁膜の前記表示電極に覆われていない
部分を、前記電気陰性度の大きな不純物元素を含むプラ
ズマに晒す工程を含むことを特徴とした請求項9に記載
の表示装置の製造方法。 - 【請求項12】 前記電気陰性度の大きな不純物元素を
導入する工程は、 少なくとも前記絶縁膜の前記表示電極に覆われていない
部分を、前記電気陰性度の大きな不純物元素を含むラジ
カルに晒す工程を含むことを特徴とした請求項9に記載
の表示装置の製造方法。 - 【請求項13】 前記電気陰性度の大きな不純物元素を
導入する工程は、 少なくとも前記絶縁膜の前記表示電極に覆われていない
部分を、前記電気陰性度の大きな不純物元素を含む気体
に晒す工程を含むことを特徴とした請求項9に記載の表
示装置の製造方法。 - 【請求項14】 前記電気陰性度の大きな不純物元素を
導入する工程は、 少なくとも前記絶縁膜の前記表示電極に覆われていない
部分を、前記電気陰性度の大きな不純物元素を含む液体
に晒す工程を含むことを特徴とした請求項9に記載の表
示装置の製造方法。 - 【請求項15】 前記電気陰性度の大きな不純物元素を
導入する工程は、 少なくとも前記絶縁膜の前記表示電極に覆われていない
部分に、前記電気陰性度の大きな不純物元素を含むイオ
ンを注入する工程を含むことを特徴とした請求項9に記
載の表示装置の製造方法。 - 【請求項16】 前記絶縁膜は、有機成分を含有する絶
縁膜を含むことを特徴とした請求項9に記載の表示装置
の製造方法。 - 【請求項17】 前記電気陰性度の大きな不純物元素
は、フッ素を含むことを特徴とした請求項9に記載の表
示装置の製造方法。 - 【請求項18】 前記不純物を導入する工程は、前記不
純物の導入によって、前記絶縁膜の表面上に、シリコン
酸化膜のフッ化物層、シリコン窒化膜のフッ化物層およ
びシリコン窒酸化膜のフッ化物層のうちのいずれかを形
成する工程を含むことを特徴とした請求項17に記載の
表示装置の製造方法。 - 【請求項19】 前記電気陰性度の大きな不純物元素を
導入する工程は、 前記絶縁膜と前記表示電極との両方に、前記電気陰性度
の大きな不純物元素を導入する工程を含むことを特徴と
した請求項9に記載の表示装置の製造方法。 - 【請求項20】 前記電気陰性度の大きな不純物元素を
導入する工程は、 前記表示電極をフッ化することにより、前記表示電極の
表面上に、フッ化インジウムを主成分とする第1層を形
成する工程を含むことを特徴とした請求項19に記載の
表示装置の製造方法。 - 【請求項21】 前記表示電極をフッ化する工程は、前
記表示電極の表面を、フッ素と炭素とを含むプラズマに
晒すことによって、前記表示電極の表面上に、フッ化イ
ンジウムを主成分とする第1層を形成するとともに、前
記第1層上に、フッ化炭素を主成分とする第2層を形成
する工程を含むことを特徴とした請求項20に記載の表
示装置の製造方法。 - 【請求項22】 前記電気陰性度の大きな不純物元素を
導入する工程は、前記表示電極上に、フッ化インジウム
を主成分とする第1層を、スパッタ法により堆積する工
程を含むことを特徴とした請求項19に記載の表示装置
の製造方法。 - 【請求項23】 基板上に絶縁膜を形成する工程と、前
記絶縁膜上に、表示電極を形成する工程と、前記表示電
極の表面上に、フッ素を含む層を形成する工程とを備え
たことを特徴とした表示装置の製造方法。 - 【請求項24】 前記フッ素を含む層を形成する工程
は、前記表示電極の表面を、フッ素と炭素とを含むプラ
ズマに晒すことによって、前記表示電極の表面上にフッ
化インジウムを主成分とする第1層を形成するととも
に、前記第1層上にフッ化炭素を主成分とする第2層を
形成する工程を含むことを特徴とした請求項23に記載
の表示装置の製造方法。 - 【請求項25】 前記フッ素を含む層を形成する工程
は、前記表示電極上に、フッ化インジウムを主成分とす
る第1層をスパッタ法により堆積する工程を含むことを
特徴とした請求項23に記載の表示装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000368253A JP3806596B2 (ja) | 1999-12-27 | 2000-12-04 | 表示装置およびその製造方法 |
KR1020000081651A KR100680681B1 (ko) | 1999-12-27 | 2000-12-26 | 표시 장치 및 그 제조 방법 |
US09/748,124 US6617611B2 (en) | 1999-12-27 | 2000-12-27 | Display unit and method of fabricating the same |
US10/634,763 US6905903B2 (en) | 1999-12-27 | 2003-08-06 | Display unit and method of fabricating the same |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-371637 | 1999-12-27 | ||
JP37163799 | 1999-12-27 | ||
JP2000-50734 | 2000-02-28 | ||
JP2000050734 | 2000-02-28 | ||
JP2000368253A JP3806596B2 (ja) | 1999-12-27 | 2000-12-04 | 表示装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001318622A true JP2001318622A (ja) | 2001-11-16 |
JP3806596B2 JP3806596B2 (ja) | 2006-08-09 |
Family
ID=27341814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000368253A Expired - Fee Related JP3806596B2 (ja) | 1999-12-27 | 2000-12-04 | 表示装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6617611B2 (ja) |
JP (1) | JP3806596B2 (ja) |
KR (1) | KR100680681B1 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003302917A (ja) * | 2002-04-09 | 2003-10-24 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
JP2003308027A (ja) * | 2002-04-15 | 2003-10-31 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
JP2004004757A (ja) * | 2002-04-15 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
JP2007121537A (ja) * | 2005-10-26 | 2007-05-17 | Seiko Epson Corp | 電気光学装置、および電気光学装置の製造方法 |
JPWO2005057530A1 (ja) * | 2003-11-28 | 2007-12-13 | 大見 忠弘 | 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法 |
JP2007334113A (ja) * | 2006-06-16 | 2007-12-27 | Victor Co Of Japan Ltd | 反射型液晶表示装置 |
WO2010038514A1 (ja) * | 2008-10-02 | 2010-04-08 | シャープ株式会社 | 表示装置用基板、表示装置用基板の製造方法、表示装置、液晶表示装置、液晶表示装置の製造方法及び有機エレクトロルミネセンス表示装置 |
US7955975B2 (en) | 2002-04-09 | 2011-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US8120031B2 (en) | 2002-05-17 | 2012-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device including an opening formed in a gate insulating film, a passivation film, and a barrier film |
US8390769B2 (en) | 2009-09-25 | 2013-03-05 | Samsung Display Co., Ltd. | Liquid crystal display |
JP2018117038A (ja) * | 2017-01-18 | 2018-07-26 | 東京エレクトロン株式会社 | 保護膜形成方法 |
JP2021007151A (ja) * | 2010-02-26 | 2021-01-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003264075A (ja) * | 2002-03-08 | 2003-09-19 | Pioneer Electronic Corp | 有機エレクトロルミネッセンス素子の製造方法 |
US6887733B2 (en) * | 2002-09-11 | 2005-05-03 | Osram Opto Semiconductors (Malaysia) Sdn. Bhd | Method of fabricating electronic devices |
US20040048033A1 (en) * | 2002-09-11 | 2004-03-11 | Osram Opto Semiconductors (Malaysia) Sdn. Bhd. | Oled devices with improved encapsulation |
US7224116B2 (en) | 2002-09-11 | 2007-05-29 | Osram Opto Semiconductors Gmbh | Encapsulation of active electronic devices |
US7193364B2 (en) * | 2002-09-12 | 2007-03-20 | Osram Opto Semiconductors (Malaysia) Sdn. Bhd | Encapsulation for organic devices |
JP4255844B2 (ja) * | 2003-02-24 | 2009-04-15 | ソニー株式会社 | 有機発光表示装置およびその製造方法 |
JP2004304162A (ja) * | 2003-03-17 | 2004-10-28 | Seiko Epson Corp | コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス |
US20040238846A1 (en) * | 2003-05-30 | 2004-12-02 | Georg Wittmann | Organic electronic device |
SG142140A1 (en) | 2003-06-27 | 2008-05-28 | Semiconductor Energy Lab | Display device and method of manufacturing thereof |
JP4329445B2 (ja) * | 2003-08-04 | 2009-09-09 | セイコーエプソン株式会社 | 電気光学装置並びに電子機器 |
US7041608B2 (en) * | 2004-02-06 | 2006-05-09 | Eastman Kodak Company | Providing fluorocarbon layers on conductive electrodes in making electronic devices such as OLED devices |
US8278818B2 (en) * | 2004-06-04 | 2012-10-02 | Samsung Mobile Display Co., Ltd. | Electroluminescent display device and method of fabricating the same |
KR101219046B1 (ko) * | 2005-11-17 | 2013-01-08 | 삼성디스플레이 주식회사 | 표시장치와 이의 제조방법 |
US8464265B2 (en) * | 2006-04-03 | 2013-06-11 | Secure64 Software | Method and system for reallocating computational resources using resource reallocation enabling information |
US7829195B2 (en) * | 2006-12-31 | 2010-11-09 | Intel Corporation | Fluorination pre-treatment of heat spreader attachment indium thermal interface material |
US20080156635A1 (en) * | 2006-12-31 | 2008-07-03 | Simon Bogdan M | System for processes including fluorination |
JP5106561B2 (ja) | 2010-03-15 | 2012-12-26 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
JP6980498B2 (ja) | 2017-11-22 | 2021-12-15 | 株式会社ジャパンディスプレイ | 表示装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01185617A (ja) * | 1988-01-19 | 1989-07-25 | Seiko Epson Corp | 液晶パネルの界面構造 |
JPH02265738A (ja) * | 1989-04-06 | 1990-10-30 | Toray Ind Inc | 透明ガスバリアフィルム |
JPH0661198A (ja) * | 1992-08-10 | 1994-03-04 | Fujitsu Ltd | 薄膜素子の製造方法 |
JPH0667192A (ja) * | 1992-06-19 | 1994-03-11 | Optrex Corp | マトリクス液晶表示装置 |
JPH08152651A (ja) * | 1994-09-29 | 1996-06-11 | Sanyo Electric Co Ltd | 表示装置および表示装置の製造方法 |
JPH10170949A (ja) * | 1996-12-06 | 1998-06-26 | Sharp Corp | 液晶表示装置およびその製造方法 |
JPH10186410A (ja) * | 1998-01-29 | 1998-07-14 | Hitachi Ltd | 液晶表示装置 |
JPH11284193A (ja) * | 1998-03-30 | 1999-10-15 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5473818A (en) * | 1977-11-24 | 1979-06-13 | Tokyo Denshi Kagaku Kk | Coating solution for forming transparent electric conductive layer and method of coating same |
DE69729022T2 (de) * | 1996-03-25 | 2005-06-09 | Teijin Ltd. | Beschichtungszusammensetzung, transparentes Elektrodensubstrat mit einer solchen Beschichtung und Flüssigkristallanzeigeelement mit einem solchen Substrat |
DE69801598T2 (de) * | 1997-01-14 | 2002-07-11 | Mitsubishi Gas Chemical Co | Flüssigkristalline Verbindung |
-
2000
- 2000-12-04 JP JP2000368253A patent/JP3806596B2/ja not_active Expired - Fee Related
- 2000-12-26 KR KR1020000081651A patent/KR100680681B1/ko not_active IP Right Cessation
- 2000-12-27 US US09/748,124 patent/US6617611B2/en not_active Expired - Fee Related
-
2003
- 2003-08-06 US US10/634,763 patent/US6905903B2/en not_active Expired - Lifetime
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01185617A (ja) * | 1988-01-19 | 1989-07-25 | Seiko Epson Corp | 液晶パネルの界面構造 |
JPH02265738A (ja) * | 1989-04-06 | 1990-10-30 | Toray Ind Inc | 透明ガスバリアフィルム |
JPH0667192A (ja) * | 1992-06-19 | 1994-03-11 | Optrex Corp | マトリクス液晶表示装置 |
JPH0661198A (ja) * | 1992-08-10 | 1994-03-04 | Fujitsu Ltd | 薄膜素子の製造方法 |
JPH08152651A (ja) * | 1994-09-29 | 1996-06-11 | Sanyo Electric Co Ltd | 表示装置および表示装置の製造方法 |
JPH10170949A (ja) * | 1996-12-06 | 1998-06-26 | Sharp Corp | 液晶表示装置およびその製造方法 |
JPH10186410A (ja) * | 1998-01-29 | 1998-07-14 | Hitachi Ltd | 液晶表示装置 |
JPH11284193A (ja) * | 1998-03-30 | 1999-10-15 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
Cited By (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8502215B2 (en) | 2002-04-09 | 2013-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US11101299B2 (en) | 2002-04-09 | 2021-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US10854642B2 (en) | 2002-04-09 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US10700106B2 (en) | 2002-04-09 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US10083995B2 (en) | 2002-04-09 | 2018-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US10050065B2 (en) | 2002-04-09 | 2018-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US7671369B2 (en) | 2002-04-09 | 2010-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US9666614B2 (en) | 2002-04-09 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US7955975B2 (en) | 2002-04-09 | 2011-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US9406806B2 (en) | 2002-04-09 | 2016-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US8008666B2 (en) | 2002-04-09 | 2011-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US9105727B2 (en) | 2002-04-09 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US8946717B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US8120033B2 (en) | 2002-04-09 | 2012-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US8946718B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
JP2003302917A (ja) * | 2002-04-09 | 2003-10-24 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
US8415669B2 (en) | 2002-04-09 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US8709847B2 (en) | 2002-04-15 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating display device |
JP2003308027A (ja) * | 2002-04-15 | 2003-10-31 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
JP2004004757A (ja) * | 2002-04-15 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
US11422423B2 (en) | 2002-05-17 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US10527903B2 (en) | 2002-05-17 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US8120031B2 (en) | 2002-05-17 | 2012-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device including an opening formed in a gate insulating film, a passivation film, and a barrier film |
US10133139B2 (en) | 2002-05-17 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9366930B2 (en) | 2002-05-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with capacitor elements |
JPWO2005057530A1 (ja) * | 2003-11-28 | 2007-12-13 | 大見 忠弘 | 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法 |
JP5174322B2 (ja) * | 2003-11-28 | 2013-04-03 | 日本ゼオン株式会社 | アクティブマトリクス表示装置の製造方法 |
US8064003B2 (en) | 2003-11-28 | 2011-11-22 | Tadahiro Ohmi | Thin film transistor integrated circuit device, active matrix display device, and manufacturing methods of the same |
JP2007121537A (ja) * | 2005-10-26 | 2007-05-17 | Seiko Epson Corp | 電気光学装置、および電気光学装置の製造方法 |
JP2007334113A (ja) * | 2006-06-16 | 2007-12-27 | Victor Co Of Japan Ltd | 反射型液晶表示装置 |
JP4702191B2 (ja) * | 2006-06-16 | 2011-06-15 | 日本ビクター株式会社 | 反射型液晶表示装置 |
JPWO2010038514A1 (ja) * | 2008-10-02 | 2012-03-01 | シャープ株式会社 | 表示装置用基板、表示装置用基板の製造方法、表示装置、液晶表示装置、液晶表示装置の製造方法及び有機エレクトロルミネセンス表示装置 |
WO2010038514A1 (ja) * | 2008-10-02 | 2010-04-08 | シャープ株式会社 | 表示装置用基板、表示装置用基板の製造方法、表示装置、液晶表示装置、液晶表示装置の製造方法及び有機エレクトロルミネセンス表示装置 |
US9041888B2 (en) | 2008-10-02 | 2015-05-26 | Sharp Kabushiki Kaisha | Display device substrate, display device substrate manufacturing method, display device, liquid crystal display device, liquid crystal display device manufacturing method and organic electroluminescent display device |
US9461265B2 (en) | 2008-10-02 | 2016-10-04 | Sharp Kabushiki Kaisha | Display device substrate, display device substrate manufacturing method, display device, liquid crystal display device, liquid crystal display device manufacturing method and organic electroluminescent display device |
JP5204238B2 (ja) * | 2008-10-02 | 2013-06-05 | シャープ株式会社 | 表示装置用基板、表示装置用基板の製造方法、表示装置、液晶表示装置、液晶表示装置の製造方法及び有機エレクトロルミネセンス表示装置 |
US8629960B2 (en) | 2008-10-02 | 2014-01-14 | Sharp Kabushiki Kaisha | Display device substrate, display device substrate manufacturing method, display device, liquid crystal display device, liquid crystal display device manufacturing method and organic electroluminescent display device |
RU2483339C2 (ru) * | 2008-10-02 | 2013-05-27 | Шарп Кабусики Кайся | Подложка устройства отображения, способ изготовления подложки устройства отображения, устройство отображения, жидкокристаллическое устройство отображения, способ изготовления жидкокристаллического устройства отображения и органическое электролюминесцентное устройство отображения |
US8390769B2 (en) | 2009-09-25 | 2013-03-05 | Samsung Display Co., Ltd. | Liquid crystal display |
JP2021007151A (ja) * | 2010-02-26 | 2021-01-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US11049733B2 (en) | 2010-02-26 | 2021-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US11682562B2 (en) | 2010-02-26 | 2023-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2018117038A (ja) * | 2017-01-18 | 2018-07-26 | 東京エレクトロン株式会社 | 保護膜形成方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20010062680A (ko) | 2001-07-07 |
US20040031962A1 (en) | 2004-02-19 |
US6617611B2 (en) | 2003-09-09 |
US20010005607A1 (en) | 2001-06-28 |
KR100680681B1 (ko) | 2007-02-09 |
US6905903B2 (en) | 2005-06-14 |
JP3806596B2 (ja) | 2006-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3806596B2 (ja) | 表示装置およびその製造方法 | |
JP3015717B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US6774048B2 (en) | Method of manufacturing a semiconductor device | |
US5395804A (en) | Method for fabricating a thin film transistor | |
US7969520B2 (en) | Liquid crystal display device and dielectric film usable in the liquid crystal display device | |
US5970376A (en) | Post via etch plasma treatment method for forming with attenuated lateral etching a residue free via through a silsesquioxane spin-on-glass (SOG) dielectric layer | |
US8420461B2 (en) | Manufacturing method for field-effect transistor | |
US7145176B2 (en) | Active matrix display device | |
US7221039B2 (en) | Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer | |
JP3015767B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP3015763B2 (ja) | 半導体装置の製造方法 | |
KR100334406B1 (ko) | 액티브매트릭스패널용박막반도체장치및표시소자용기판의제조방법 | |
JPH08153699A (ja) | 薄膜半導体装置の作製方法 | |
JP3015738B2 (ja) | 半導体装置の製造方法 | |
US6982223B2 (en) | Method of manufacturing a semiconductor device | |
JP3015765B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100281558B1 (ko) | 레이저 열처리를 이용하여 결정화 및 페시베이션을 동시에 이루는 다결정 실리콘막 형성 방법 | |
JPH10335325A (ja) | 酸化硅素膜形成方法 | |
JPH0969631A (ja) | 半導体装置、その製造方法およびその製造装置、並びに液晶表示装置 | |
JP3392557B2 (ja) | アルミニウム配線の加工方法 | |
JPH11330239A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH10189724A (ja) | 半導体装置の製造方法 | |
JPH09312286A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH09205090A (ja) | 半導体装置及びその製造方法 | |
JP2002009297A (ja) | 薄膜トランジスタとその製造方法および液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050314 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050408 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060515 |
|
LAPS | Cancellation because of no payment of annual fees |