JP5174322B2 - アクティブマトリクス表示装置の製造方法 - Google Patents

アクティブマトリクス表示装置の製造方法 Download PDF

Info

Publication number
JP5174322B2
JP5174322B2 JP2005516083A JP2005516083A JP5174322B2 JP 5174322 B2 JP5174322 B2 JP 5174322B2 JP 2005516083 A JP2005516083 A JP 2005516083A JP 2005516083 A JP2005516083 A JP 2005516083A JP 5174322 B2 JP5174322 B2 JP 5174322B2
Authority
JP
Japan
Prior art keywords
display device
wiring
active matrix
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005516083A
Other languages
English (en)
Other versions
JPWO2005057530A1 (ja
Inventor
忠弘 大見
明大 森本
輝彦 鈴木
丈佳 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeon Corp
Original Assignee
Zeon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zeon Corp filed Critical Zeon Corp
Priority to JP2005516083A priority Critical patent/JP5174322B2/ja
Publication of JPWO2005057530A1 publication Critical patent/JPWO2005057530A1/ja
Application granted granted Critical
Publication of JP5174322B2 publication Critical patent/JP5174322B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は薄膜トランジスタ集積回路装置に関し、また薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス表示装置およびそれらの製造方法に関する。
薄膜トランジスタ集積回路装置は、ガラスなどの絶縁体基板または少なくとも表面が絶縁体の基板上に、多数の薄膜トランジスタおよびこれらのトランジスタを相互接続したり、電源や入出力端子へ接続したりする配線層を単層または多層に配置して、マイクロプロセッサやシステムＬＳＩ（ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）回路等を構成するものである。その実施態様のひとつにアクティブマトリクス液晶表示装置や有機ＥＬ（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などのアクティブマトリクス表示装置がある。アクティブマトリクス表示装置は、マトリックス状に配置された画素と、各画素に対応するようにマトリックス状に配置されスイッチング素子として用いられる薄膜トランジスタ（以下、ＴＦＴと略称する）と、行列のマトリックスを構成する行方向の線および列方向の線を基本的に有している。行方向の線は信号の書き込みタイミングを伝達する走査信号を各ＴＦＴのゲート電極に印加する走査線として使われ、列方向の線は表示画像に応じた信号をＴＦＴスイッチを介して各画素に供給する信号線として使われる。従って信号線はＴＦＴのソースまたはドレイン電極の一方に接続され、ＴＦＴのソースまたはドレイン電極の他方は画素電極に接続される。走査線からゲート電極に印加されるタイミング信号によってＴＦＴスイッチはオンになって画素に信号を供給する。このようなアクティブマトリクス表示装置は、画素の種類に応じて、アクティブマトリクス液晶表示装置や有機ＥＬ表示装置等に分類される。走査線、信号線、ＴＦＴを含む基板全体はアクティブマトリクス基板とも呼ばれ、基板の表面に、減圧雰囲気における成膜やフォトリソグラフィなどのプロセスにより幾層もの回路パターンを形成し構成されている。表示装置のコスト低減の観点から、減圧雰囲気における、成膜工程やフォトリソグラフィ工程の削減が検討されている。
特に、配線をスパッタにより成膜する工程は、全面に成膜した配線材料をフォトリソグラフィ法により加工し、配線部を形成するため、材料の大部分をエッチング除去してしまったり、膜厚の均一性を確保するために、基板面積にくらべ大きい材料ターゲットを使用したりするため、材料利用効率が著しく低く、アクティブマトリクス基板の製造コストを上昇する要因になっている。
このような問題を解決するために、印刷法により必要な部位のみに配線を形成し材料の利用効率を高める手法が開発されている。例えば、特開２００２−０２６０１４号公報（特許文献１）記載のようにインクジェット法を用いて、所定の場所に配線を形成する方法が開示されている。このような印刷法を用いることで、減圧工程を削減することができ、表示装置の製造コストを低減することができる。
一方、アクティブマトリクス表示装置において、スイッチング素子として動作するＴＦＴ素子は、ゲート電極が基板側に形成される逆スタガ型が広く用いられている。逆スタガ型ＴＦＴを用いた表示装置は特開２００２−９８９９４号公報（特許文献２）等に記載のように形成される。すなわち、特許文献２では、まず、ガラス基板上にゲート電極をフォトリソグラフィ法により形成し、その後、ゲート絶縁膜を形成する処理が行われる。次に、半導体層としてアモルファスシリコン層およびコンタクト層となるｎ＋型アモルファスシリコン層を積層する。ソース電極およびドレイン電極とコンタクトを形成するｎ＋型アモルファスシリコン層の分離は、スリットマスク等を用いて露光量を変調させ、現像後のレジスト厚みを調整してからエッチングするハーフトーン露光技術を用いることで行っている。以後、残存するフォトレジストを剥離し、チャネル部のパッシベーション膜形成がＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法により行われている。
特開２００２−０２６０１４号公報 特開２００２−９８９９４号公報 特願２００３−１５９３１５号明細書 特開２００２−３２４９６６号公報
インクジェット法などの印刷法を用いて配線を形成しようとする場合、表示装置のように微細なパターンを描画する際、特許文献１に記載の如く、配線の形成が不要な部位に撥水膜を形成しておくことにより配線インクが所定の位置に収納され微細パターンを形成することができる。しかしながら、特許文献１は、配線以外の活性化領域を含むアクティブマトリクスＴＦＴに対する応用については、全く示唆されていない。
また、特許文献２はソース、ドレイン電極等の主要部分を形成した後、感光性アクリル系樹脂を塗布することによって、平坦化することを開示している。更に、特許文献２はハーフトーン法を用いてソース、ドレインのコンタクト部を形成する方法を開示している。
しかしながら、特許文献２では、ソース、ドレイン電極配線を含む主要部分を平坦化することについては何等記述していない。また、特許文献２は、ディスプレイの大型化に伴う、信号線上での信号損失や遅延の発生について何等検討していない。このため、特許文献２では、画素に十分な信号が書き込めない問題が生じるものと予測される。
この問題を解決するためには配線の幅を大きくするか、もしくは配線の厚さを厚くすることにより配線抵抗を減少せしめ、信号損失や遅延を小さくすることが考えられる。しかし配線幅を大きくすると、ディスプレイ全体に占める、表示に有効な部分の面積が減少し、輝度が低下する問題がある。一方、配線厚さを厚くする方法は、特許文献１に記載のように信号線上を平坦化層により覆うことによって、該平坦化層表面に段差が生じないようにすることが考えられる。しかしディスプレイサイズが大型化するにつれ配線の厚膜化には限界がある。
本発明者等は、特許文献３において、基板表面に透明膜を形成し、当該透明膜中に、配線部を選択的に埋設することにより、表面を平坦化する技術を提案した。この技術では、基板上に形成されるゲート配線の周辺を透明膜により囲むことによって、ゲート配線と透明膜との間の段差を無くすことができる。ここでは、透明膜はゲート配線による段差を吸収する平坦化層としての機能を有している。
しかしながら、特許文献３は、ガラス基板の表面に直接形成されるゲート配線やゲート電極を透明膜に埋め込むことによって表面を平坦化することを企図しているだけで、当該平坦化された表面に形成されるＴＦＴのソースおよびドレイン部の表面を平坦化することについては開示していない。更に、特許文献３はソースおよびドレイン電極、ソース配線、ドレイン配線を平坦化することについては何等言及していない。
また、特許文献１〜３のいずれにおいても、ソース電極配線及びドレイン電極と、それ以外の領域に生じる段差に起因する問題点について何等指摘していない。
本発明は、上記の問題に鑑みてなされたものであり、平坦な配線を備えた薄膜トランジスタ集積回路装置を提供することを目的とする。
本発明の他の目的は平坦化された電極配線を有するアクティブマトリクス表示装置を提供することである。
本発明の更に他の目的はインクジェット印刷などの印刷法、メッキ法を適用できる薄膜トランジスタの製造方法を提供することである。
本発明の一態様によれば、絶縁性基板上に形成された複数の薄膜トランジスタと、これら薄膜トランジスタに接続する配線とを有する薄膜トランジスタ集積回路装置において、前記配線を囲む平坦化層を備え、前記配線の表面と前記平坦化層の表面とは実質的に同一平面を形成していることを特徴とする薄膜トランジスタ集積回路装置が得られる。ここで、前記配線はゲート配線、ソース配線及びドレイン配線を含み、前記ゲート配線は少なくとも一つの前記薄膜トランジスタのゲート電極に接続され、前記ソース配線は少なくとも一つの前記薄膜トランジスタのソース電極に接続され、前記ドレイン配線は少なくとも一つの前記薄膜トランジスタのドレイン電極に接続され、前記平坦化層は前記ソース電極、前記ドレイン電極、前記ソース配線及び前記ドレイン配線を囲み、前記ソース電極、前記ドレイン電極、前記ソース配線及び前記ドレイン配線の表面と前記平坦化層の表面とは実質的に同一平面を形成していてよい。
本発明の別の態様によれば、絶縁性基板上にマトリックス状に配置された複数の薄膜トランジスタと、これら薄膜トランジスタに接続する配線とを有するアクティブマトリクス表示装置において、前記配線を囲む平坦化層を備え、前記配線の表面と前記平坦化層の表面とは実質的に同一平面を形成していることを特徴とするアクティブマトリクス表示装置が得られる。ここで、前記配線はゲート配線、ソース配線及びドレイン配線を含み、前記ゲート配線は前記薄膜トランジスタのゲート電極に接続される走査線を構成し、前記ソース配線及び前記ドレイン配線は前記薄膜トランジスタのソース電極及びドレイン電極にそれぞれ接続され、前記ソース配線及び前記ドレイン配線の一方は前記薄膜トランジスタに信号を供給する信号線を構成するとともに他方は画素電極に接続され、前記平坦化層は前記ソース電極、前記ドレイン電極、前記ソース配線及び前記ドレイン配線を囲み、前記ソース電極、前記ドレイン電極、前記ソース配線及び前記ドレイン配線の表面と前記平坦化層の表面とは実質的に同一平面を形成していてよい。
本発明の更に他の態様によれば、絶縁性基板上にゲート電極およびゲート配線を形成する工程と、前記ゲート電極と前記ゲート配線とを覆うように絶縁膜を形成する工程と、該絶縁膜上に半導体層を選択的に形成する工程と、該半導体層上に平坦化層を形成する工程と、該平坦化層の一部を選択的に除去して前記半導体層に達する溝を形成する工程と、前記溝内に前記半導体層に達する配線部を前記配線部の表面と前記平坦化層の表面とが実質的に同一平面となるように形成する工程とを有することを特徴とする薄膜トランジスタ集積回路装置またはアクティブマトリクス表示装置の製造方法が得られる。ここで、前記配線部を形成する工程は配線形成補助層を形成する工程と配線材料を溝内に充填する工程とを含んでよく、前記配線形成補助層はリフトオフ層、触媒層、撥水層のいずれかであってよいが、撥水層が好ましい。撥水層は配線の形成が不要な部位に形成することにより配線材料が所定の位置に精度良く収納され、良好な微細パターンを形成することができる。また、リフトオフ層も、配線の形成が不要な部位に形成し、配線材料を全面的に塗布した後、該リフトオフ層を溶解や剥離する薬液で除去することにより、配線材料を所定の位置にのみ残すことができる。また、前記平坦化層が前記配線形成補助層を兼ねていてもよい。前記半導体層を選択的に形成する工程は、第１半導体の層を形成する工程と、前記第１半導体とは導電率の異なる第２半導体の層を前記第１半導体の層上に積層する工程と、第１半導体および第２半導体の積層膜上にフォトレジストを積層する工程と、前記フォトレジストのうち予め定められた素子領域上以外の部分の厚さ全体と該素子領域内のチャネルとなる領域上の部分の膜厚の一部とを除去する工程と、残余のフォトレジストをマスクとして前記第１および第２半導体の積層膜のうち前記素子領域以外の部分および前記チャネルとなる領域上の前記第２半導体の層を選択的にエッチング除去する工程と、前記第１半導体の層のうち該チャネルとなる領域に選択的に保護膜を形成する工程とを含むことが好ましい。前記フォトレジストを除去する工程は、前記チャンネルとなる領域上のフォトレジストの残存厚さが素子領域の他の部分上の残存膜厚に比べ薄くなるように露光量を調整して該フォトレジストを露光する工程と、露光された該フォトレジストを現像し素子領域部以外のフォトレジストを除去してパターン状のフォトレジストを得る工程とを含み、前記保護膜を形成する工程は、前記パターン状のフォトレジストのうち前記半導体の選択的除去工程を経て残存する部分をマスクとして用いることが好ましい。また前記保護膜は直接窒化法で形成することが出来る。
従来提案されているアクティブマトリクス表示装置では、信号線、ソース電極及びドレイン電極の表面と、これらを囲む領域表面との間には、不可避的に段差が生じる。表示装置の輝度を低下させずに、配線抵抗を減少させるには、配線の厚さを大きくすること（厚膜配線）が望ましいが、配線の厚さが大きくなると段差も増大する。本発明では、平坦化層が信号線、ソース電極及びドレイン電極を囲む領域に設けられて、信号線、ソース電極及びドレイン電極の表面とこれらを囲む領域表面との間の段差を吸収している。平坦化層を設けた場合にも、信号線、ソース電極及びドレイン電極と平坦化層との間には若干の残留段差が残る。本発明者等の研究によれば、残留段差は小さいほうが、上層の配線の断線、液晶の配向乱れ、有機ＥＬ素子の寿命劣化などの影響が少なく好ましいことが分った。具体的には、おおむね１μｍ以下が好ましく、０．５μｍ以下がより好ましい。
したがって、本発明において実質的に同一平面とは信号線またはソースもしくはドレイン配線、ソース電極、およびドレイン電極の各表面と平坦化層表面との段差が１μｍ以下、好ましくは０．５μｍ以下のものを指す。
また、前記平坦化層は樹脂によって形成されていることが好ましく、当該樹脂はアクリル樹脂、シリコーン樹脂、フッ素樹脂、ポリイミド樹脂、ポリオレフィン樹脂、脂環式オレフィン樹脂、およびエポキシ樹脂からなる群から選ばれた樹脂が好ましい。なお、脂環式オレフィン樹脂とは、脂環構造を有する樹脂をいう。また、平坦化層は感光性樹脂組成物によって形成されていても良いし、アルカリ可溶性脂環式オレフィン樹脂と感放射線成分とを含有する樹脂組成物を用いて形成されても良い。更に、前記平坦化層は無機物を含んでいてもよい。
さらに本発明では、信号線等の配線、ソース電極及びドレイン電極は有機物を含有しても良い。
また本発明の前記絶縁性基板はガラスまたはプラスチック材料によって形成されていてもよい。
更に本発明の装置は、液晶表示装置、有機ＥＬ表示装置、ＣＰＵ、及び、マイクロプロセッサのいずれかであってもよい。
本発明の製造方法においては、前記配線材料を溝内に充填する工程はスパッタ法、ＣＶＤ法、めっき法、印刷法のいずれかによって行われることが好ましく、前記印刷法においてはインクジェット印刷法あるいはスクリーン印刷法であることが充填位置の精度の観点から好ましい。
本発明の装置によれば、配線およびソース電極ならびにドレイン電極の表面はこれらを囲む平坦化層と実質的に同一平面を形成しているため、平坦化層を信号線上に積層しなくても平坦な配線構造を得ることができ、容易に厚膜配線を得ることができる。さらに前記平坦化層が樹脂で構成されている場合、ＣＶＤなどの減圧工程を必要とせずに成膜できるため、装置の製造コストを低減することができる。
更に、本発明の製造方法によれば、配線あるいはソース電極、ドレイン電極の形成にインクジェット印刷法やスクリーン印刷法などの印刷法、あるいはめっき法を用いることができるため、低コストに歩留まり良く表示装置を製造することができる。
また、本発明のアクティブマトリクス表示装置によれば、走査線およびゲート配線に起因する段差形状なく平坦な構造となっているため、表示素子の劣化の少ない良好な表示を得ることができる。
本発明のアクティブマトリクス表示装置では、絶縁性基板上に少なくとも走査線と、信号線と、該走査線と該信号線の交差部付近に、該走査線にゲート電極が接続され、該信号線にソースあるいはドレイン電極が接続された薄膜トランジスタを有するアクティブマトリクス表示装置において、信号線およびソース電極ならびにドレイン電極の表面はこれらを囲む平坦化層と実質上同一平面を形成しているため、平坦化層を信号線上に積層しなくても平坦な配線構造を得ることができ、容易に厚膜配線を得ることができる。さらに前記平坦化層が樹脂で構成されている場合、ＣＶＤなどの減圧工程を必要とせずに成膜できるため、アクティブマトリクス表示装置の製造コストを低減することができる。
一方、本発明のアクティブマトリクス表示装置の製造方法によれば、信号線あるいはソース電極、ドレイン電極の形成にインクジェット印刷法やスクリーン印刷法などの印刷法、あるいはメッキ法を用いることができるため、低コストに歩留まり良く表示装置を製造することができる。
次に、本発明のアクティブマトリクス表示装置は、走査線およびゲート配線に起因する段差形状なく平坦な構造となっているため、表示素子の劣化の少ない良好な表示を得ることができると共に、画素電極をソース、ドレイン電極配線とオーバーラップさせることができ、画素電極を拡大できると言う効果もある。
図１は、本発明の実施例１に係るアクティブマトリクス液晶表示装置を説明する断面図である。 図２は、図１に示されたアクティブマトリクス液晶表示装置の製造方法（パート１）を工程順に説明するための断面図である。 図３（ａ）乃至（ｄ）は、図１に示されたアクティブマトリクス液晶表示装置の製造方法（パート２）を工程順に説明するための断面図である。 図４は、図１に示されたアクティブマトリクス液晶表示装置の製造方法（パート３）を工程順に説明するための断面図である。 図５は、本発明の実施例２に係るアクティブマトリクス液晶表示装置を説明する断面図である。 図６（ａ）及び（ｂ）は、図５に示されたアクティブマトリクス液晶表示装置の製造工程の一部を説明するための断面図である。 図７は、本発明の実施例３に係るアクティブマトリクス有機ＥＬ表示装置を説明する断面図である。
以下に図面を参照しながら実施例の説明をする。
図１を参照して、本発明の実施例１に係るアクティブマトリクス液晶表示装置を説明する。図１は本実施例１に係るアクティブマトリクス液晶表示装置の断面を示す概略図であり、図示された液晶表示装置はアクティブマトリクス基板（以下、マトリクス基板と呼ぶ）１００と当該マトリクス基板１００に液晶１５０を介して対向して配置されたフィルタ基板２００とを備えている。このうち、マトリクス基板１００はガラス基板１０、ガラス基板１０上に設けられた走査線１１、及び、当該走査線１１に図示しない部分で接続するゲート電極１２とを備えている。更に、走査線１１及びゲート電極１２上には、ゲート絶縁膜１３が形成され、当該ゲート絶縁膜１３の薄膜トランジスタ（ＴＦＴ）形成領域には、第１の半導体層１４及び第２の半導体層１５が形成されている。これらのうち、第２の半導体層１５は第１の半導体層１４と導電率の異なる半導体によって形成され、分離領域を挟んで互いに離隔して設けられたソース領域及びドレイン領域を規定している。
ソース領域上には、ソース電極１６が形成されており、当該ソース電極１６は信号線１７と接続されている。他方、ドレイン領域上には、ドレイン電極１８が形成されている。当該ドレイン電極１８はドレイン配線１９と接続されている。ここで、ゲート電極１２はガラス基板１０上に形成された走査線１１と信号線１７の交差部付近に設けられており、信号線１７にソース電極１６（あるいはドレイン電極１８）を接続することによって、ＴＦＴを形成している。
更に、信号線１７、ソース電極１６、ドレイン電極１８およびドレイン配線１９を覆うように、層間絶縁膜２２が形成されており、当該層間絶縁膜２２上には、ドレイン配線１９に電気的に接続された画素電極２４が形成され、画素電極２４及び層間絶縁膜２２上には、配向膜２６が形成され、これによって、アクティブマトリクス基板１００が構成されている。
他方、フィルタ基板２００は対向ガラス基板４０、カラーフィルタ４１、ブラックマトリクス４２、及び、配向膜４３によって構成されている。フィルタ基板２００の構成は通常使用されているものと同様であるので、ここでは、説明を省略する。
図１に示された本発明の実施例１に係る液晶表示装置は信号線１７、ソース電極１６、ドレイン配線１９及びドレイン電極１８の周辺を囲むように設けられた平坦化層３０によって特徴付けられる。図示された例では、ソース領域とドレイン領域とを分離する分離領域（またはチャンネル領域）上にも、平坦化層３２が形成されている。これら平坦化層３０及び３２は信号線１７、ソース電極１６、ドレイン配線１９及びドレイン電極１８と実質的に同一平面を形成している。
図示された例では、平坦化層３０及び３２を形成することによって得られた平面上に、層間絶縁膜２２を介して画素電極２４が配置されている。平坦化層３０及び３２は、それらによって形成された溝に配線前駆体を充填し、配線を所定の位置に形成することができるため、配線形成補助層と呼ぶこともできる。
ここで、平坦化層３０、３２は無機物を含んでいても良いが、樹脂によって形成されていることが好ましい。平坦化層３０、３２を形成する樹脂としては、アクリル樹脂、シリコーン樹脂、フッ素樹脂、ポリイミド樹脂、ポリオレフィン樹脂、脂環式オレフィン樹脂、およびエポキシ樹脂からなる群から選ばれた樹脂を使用できる。また、平坦化層３０、３２を形成する樹脂は感光性樹脂組成物であっても良く、この場合、アルカリ可溶性脂環式オレフィン樹脂と感放射線成分とを含有する樹脂組成物を使用することが好ましい。更に、平坦化層３０、３２を形成する樹脂は透明或いは不透明なものを使用できる。尚、信号線１７、ソース電極１６、ドレイン電極１８及びドレイン配線１９は有機物を含有していても良い。
図２〜図４を参照して、本発明の実施例１に係るアクティブマトリクス液晶表示装置の製造方法を説明する。まず、図２（ａ）に示すように、フォトリソグラフィ法により、ガラス基板１０上に、走査線及びゲート電極１２が連続的に形成されている（ここでは、走査線に接続されたゲート電極１２についてのみ図示する）。ゲート電極１２の厚さ（従って走査線の配線厚さ）は０．２μｍとした。
次に、図２（ｂ）に示すように、マイクロ波励起プラズマを用いたプラズマＣＶＤ法によりＳｉＨ４ガス、Ｈ２ガス、Ｎ２ガス、及びＡｒガスを用いてシリコン窒化膜（ＳｉＮｘ膜）をゲート絶縁膜１３として成膜した。通常の高周波励起プラズマを用いてもＳｉＮｘ膜は成膜できるが、マイクロ波励起プラズマを用いることで、より低温でのＳｉＮｘ膜の成膜が可能である。成膜温度は３００℃とし、膜厚は０．２μｍとした。
更に、マイクロ波励起プラズマを用いたプラズマＣＶＤ法により、第１の半導体層１４としてアモルファスシリコン層、及び第２の半導体層１５としてｎ＋型アモルファスシリコン層を順次成膜した。アモルファスシリコン層１４はＳｉＨ４ガスを用い、ｎ＋型アモルファスシリコン層１５はＳｉＨ４ガスおよびＰＨ３ガス、Ａｒガスを用い、３００℃の温度で成膜した（図２（ｃ））。
続いて、全面にポジ型フォトレジストをスピンコート法により塗布し、１００℃で１分間、ホットプレート上で乾燥し溶剤を除去した。次に、ｇ線ステッパを用いて、３６ｍＪ／ｃｍ２のエネルギードーズ量で露光を行った。露光の際、素子領域上にフォトレジストが残存するように非露光部を形成すると共に、素子領域内部に位置付けられるチャネル領域に相当する部分上のフォトレジストの膜厚が薄くなるように、スリットマスクを用いて、露光量を調整した。２．３８％のＴＭＡＨ溶液を用いてパドル現像７０秒間を行った結果、図２（ｄ）に示す形状のフォトレジスト膜３５を得た。即ち、図２（ｄ）に示すように、素子領域上で厚く、チャネル領域上で薄くなるようなフォトレジスト膜３５が形成された。
次に、プラズマエッチング装置を用いて、ｎ＋型アモルファスシリコン層１５、アモルファスシリコン層１４のエッチングを行った。この際、フォトレジスト膜３５も若干エッチングされ、膜厚が減少するため、フォトレジスト膜３５のうち、チャネル領域上の膜厚の薄いレジスト膜部分はエッチング除去され、ｎ＋型アモルファスシリコン層１５もエッチングされる。ただしアモルファスシリコン層１４はチャンネル領域に残る。
一方、素子領域部以外では、ｎ＋型アモルファスシリコン層１５およびアモルファスシリコン層１４の両方の膜全体がエッチング除去され、チャネル領域上のｎ＋型アモルファスシリコン層１５がエッチング除去された時点で、エッチング処理を終了すると、図３（ａ）に示された構造が得られた。この状態では、図３（ａ）からも明らかなように、ソース電極１６およびドレイン電極１８をそれぞれその上に形成すべきｎ＋型アモルファスシリコン層１５の領域上には、フォトレジスト膜３５が残されたままである。
次に、この状態で、Ａｒガス、Ｎ２ガス、及びＨ２ガスを用いて、マイクロ波励起プラズマ処理を行い、チャネル部のアモルファスシリコン１４表面に直接、窒化膜３６を形成する（図３（ｂ））。一般的な高周波プラズマを用いても窒化膜３６の形成は可能であるが、マイクロ波励起プラズマを用いることが望ましい。これは、電子温度が低いプラズマを生成できるため、チャネル部にプラズマによるダメージを与えることなく窒化膜３６を形成できるからである。また、ＣＶＤ法により窒化膜３６を形成することも可能であるが、ＣＶＤ法を用いた場合、ソース電極およびドレイン電極領域にも窒化膜が形成されるから、後でソース及びドレイン電極領域上の窒化膜を除去する工程が必要になる。したがって、図示されているように、Ａｒガス、Ｎ２ガス、及びＨ２ガスを用いて、マイクロ波励起プラズマ処理を行うことにより、直接窒化膜３６を形成するのがより好ましい。この際に、図示のように、素子領域の端部においてアモルファスシリコン層１４および１５の側面にも直接窒化膜３６が形成される。
次に、ソース電極領域及びレイン電極領域上に残存するフォトレジスト膜３５（図３（ｂ））を、酸素プラズマアッシングを施した後、レジスト剥離液などにより除去することにより、図３（ｃ）のような形状を得る。
続いて、感光性透明樹脂膜前駆体（感光性樹脂組成物）を塗布し、図１に示された信号線１７、ソース電極１６、ドレイン電極１８及びドレイン配線１９を形成するためのフォトマスクを用いて、露光、現像、ポストベークを行うことにより、図３（ｄ）に示すように、透明樹脂によって形成された配線形成補助層３２をチャンネル領域上からソース・ドレイン電極領域のチャンネル領域側の端部上にかけて形成する。このとき、図１に示すように、信号線１７、ソース電極１６、ドレイン電極１８及びドレイン配線１９を囲むべき領域にも、配線形成補助層３０が形成される。これら配線形成補助層３０及び３２の形成によって、配線形成補助層３０及び３２に取り囲まれて、図３（ｄ）に示されているように、信号線１７、ソース電極１６、ドレイン電極１８及びドレイン配線１９が形成されるべき領域に、溝３８が残される。上記したことからも明らかな通り、図示された例では、配線形成補助層３０及び３２として、透明な感光性樹脂組成物が使用されている。
これらの溝３８には、信号線１７、ソース電極１６、ドレイン電極１８及びドレイン配線１９をインクジェット印刷法などの印刷法やめっき法で形成することができる。
配線幅が微細である場合は、精度を高めるために、透明樹脂層（配線形成補助層）３０、３２の表面に撥水性を持たせる処理を行ってもよい。具体的には、ＮＦ３などのフッ素系ガスを用いたプラズマを用いて表面をフッ素処理したり、樹脂のポストベーク前にフッ素系シリル化剤を樹脂前駆体に含浸したりすることなどを例としてあげることが出来る。次に、インクジェット印刷法などの印刷法やめっき法により、前記溝３８に配線前駆体を充填する。配線形成方法はインクの効率的な使用の観点からインクジェット法が好ましいが、スクリーン印刷法などを用いてもよい。本実施例では配線前駆体として特許文献４（特開２００２−３２４９６６号公報）に開示されるものと同様の銀ペーストインクを用いて配線を形成した。この場合、配線前駆体を充填後、２５０度の温度で３０分間焼成を行い、信号線１７、ソース電極１６、ドレイン電極１８及びドレイン配線１９を形成した（図４および図１）。
このようにして、信号線１７、ソース電極１６、ドレイン電極１８及びドレイン配線１９の表面が配線形成補助層３０、３２の表面と実質的に同一平面を形成しているＴＦＴが形成された。
次に、実質的に同一平面を形成する信号線１７、ソース電極１６、ドレイン電極１８、ドレイン配線１９、配線形成補助層３０、３２上に層間絶縁膜２２（図１参照）を成膜した。この層間絶縁膜２２としては、配線形成補助層３０、３２と同様に、感光性透明樹脂を使用することができる。このように、感光性透明樹脂を層間絶縁膜２２として成膜した場合、当該感光性透明樹脂を露光、現像を行うことで、画素電極２４からＴＦＴ電極（ここでは、ドレイン配線１９）へのコンタクトホールを形成することができる。これに引き続き、露出した表面全面に、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）をスパッタ成膜し、パターニングすることで画素電極２４とした。尚、ＩＴＯの代わりにＳｎＯ２などの透明導電膜材料を用いてもよい。この表面に液晶の配向膜２６としてポリイミド膜を形成し、対向するフィルタ基板２００との間に液晶１５０を挟持することで、アクティブマトリクス液晶表示装置を得た。
本実施例１に係るアクティブマトリクス液晶表示装置によれば、信号線１７、ソース電極１６、ドレイン電極１８及びドレイン配線１９が平坦化層３０、３２と実質的に同一平面を形成しているため、液晶の配向乱れの少ない高品質な表示を得ることができた。
図５を参照して、本発明の実施例２に係るアクティブマトリクス液晶表示装置を説明する。図５において、図１に示された液晶表示装置と対応する部分は同一の参照番号によってあらわされている。図５に示されたアクティブマトリクス液晶表示装置では、ガラス基板１０上に形成された走査線１１及びゲート電極１２が絶縁膜４５内に埋設されている点で図１に示された液晶表示装置と相違しており、この結果、走査線１１、ゲート電極１２及び絶縁膜４５も実質的に同一平面を形成しており、ゲート絶縁膜１３はこの平坦化された表面に一様に形成されている。
図５においても、走査線１１と信号線１７との交差部付近の走査線１１にゲート電極１２が接続（図示せず）されており、ゲート絶縁膜１３上の信号線１７にソースまたはドレイン電極１６または１８が接続され、これによって薄膜トランジスタ（ＴＦＴ）への配線接続を形成している。
更に、図１と同様に、信号線１７、ソース電極１６、ドレイン電極１８及びドレイン配線１９を囲むように平坦化層３０、３２が形成され、信号線１７、ソース電極１６、ドレイン電極１８及びドレイン配線１９と平坦化層３０、３２とは実質的に同一平面を形成している。この平面上に層間絶縁膜２２を介して画素電極２４が配置され、アクティブマトリクス基板を構成し、フィルタ基板２００との間で液晶１５０を挟持して、液晶表示装置を構成している。尚、図５においても、ソース領域とドレイン領域とを分離する分離領域にも、平坦化層３２が形成されているが、この分離領域における段差は他の部分における段差よりも０．１から０．２μｍと低いため、平坦化層３２は必ずしも設け無くても良い。
本実施例２では、走査線１１及びゲート電極１２を埋め込み配線としている。この配線はインクジェット法によって形成することができる。ここでは、図６を参照して、ゲート電極１２（およびそれに連続する走査線等の配線）の形成方法を説明する。まず、ガラス基板１０の表面に、１μｍの厚さの感光性を有する感光性透明樹脂膜を、上記した絶縁膜４５としてスピンコート法等の手法により形成する。絶縁膜４５として、感光性透明樹脂膜を使用した場合、当該感光性透明樹脂膜をフォトレジスト膜として利用することができる。次に、感光性透明樹脂膜（即ち、絶縁膜４５）を活性放射線を用いて選択的に露光、現像および除去、ポストベークをすることにより、図６（ａ）に示すように感光性透明樹脂膜に溝５２を形成する。配線幅が微細である場合は、印刷精度を高めるために、前記感光性透明樹脂膜の表面に撥水性を持たせる処理を行ってもよい。具体的には、ＮＦ３などのフッ素系ガスのプラズマを用いて表面をフッ素処理したり、樹脂のポストベーク前にフッ素系シリル化剤を樹脂前駆体に含浸したりすることなどが例示される。
次に、インクジェット印刷法などの印刷法やめっき法により、前記溝部に配線前駆体を充填する。配線形成方法はインクの効率的な使用の観点からインクジェット法が好ましいが、スクリーン印刷法などを用いてもよい。本実施例では配線前駆体として特許文献２に開示されるものと同様の銀ペーストインクを用いて配線を形成した。配線前駆体を充填後２５０度の温度で３０分間焼成を行い、走査線およびゲート電極とした（図６（ｂ））。
以降、実施例１に記載の方法と同様の方法で、アクティブマトリクス液晶表示装置を完成した。
この実施例２は、走査線１１及びゲート電極１２に起因する段差をなくし、平坦化した構造を有しているため、液晶１５０の配向不良の少ない良好な表示を得ることができた。更に、ゲート電極１２が絶縁膜４５（図６では感光性透明樹脂膜）と実質的に同一平面を形成しているため、ゲート絶縁膜１３に段差が生じず、製造歩留まりの劣化や絶縁不良の少ない良好なＴＦＴを形成することができた。
本発明の実施例３では、実施例１および２に用いた手法と同様の手法により、アクティブマトリクス有機ＥＬ表示装置を形成した。図７は形成した有機ＥＬ表示装置の構造を示す断面図であり、説明の都合上、図１及び図５と同等な機能を有する部分は同一の参照番号で示されている。図７に示された有機ＥＬ表示装置は、ガラス基板１０上に形成された走査線１１とゲート電極１２とを備え、図示された走査線１１及びゲート電極１２は、図５と同様に、絶縁膜４５内に埋設されている。この絶縁膜４５としては、図６を参照して説明したように、透明感光性樹脂を使用することができる。
更に、図示された例では、平坦な表面を形成する走査線１１、ゲート電極１２、及び絶縁膜４５上に、ゲート絶縁膜１３が形成されると共に、第１及び第２の半導体層１４及び１５、ソース及びドレイン電極１６、１８、ドレイン配線１９並びに信号線１７がゲート絶縁膜１３上に形成されている。
図示された有機ＥＬ表示装置は、信号線１７に接続されたソース電極１６（ドレイン電極１８でもよい。その場合はソース電極がソース配線を介して画素電極に接続される）を有する薄膜トランジスタを含んでいる。図示された例においても、信号線１７、ソース電極１６、ドレイン電極１８及びドレイン配線１９を囲むように平坦化層３０、３２が形成され、これら信号線１７、ソース電極１６、ドレイン電極１８及びドレイン配線１９と平坦化層３０、３２とは実質的に同一平面を形成している。この平面上に、層間絶縁膜２２を介してＩＴＯからなる画素電極２４が配置され、画素電極２４と対向電極６０との間で、有機ＥＬ層６２を挟持することによって、アクティブマトリクス有機ＥＬ表示装置が構成されている。図示された例では、対向電極６０は保護膜６４によって覆われている。
画素電極２４の形成までは、実施例１および実施例２と同様であるため、ここでは、有機ＥＬ層６２を形成する方法について主に説明する。画素電極２４の形成方法について概略説明しておくと、走査線１１、ゲート電極配線１２、絶縁膜４５は実質的に同一平面を構成すると共に、信号線１７及びソース、ドレイン電極配線１６、１８もそれぞれ平坦化層３０及び３２と実質的に同一な平面を形成しているため、画素電極２４の面に段差の無い平坦な基板を得ることができた。
有機ＥＬ層６２は、ホール輸送層６６、発光層６７、電子輸送層６８を含み、その構成については、特に限定はされず、公知の材料のいずれを使用しても、本発明の作用・効果が得られる。ここで、ホール輸送層６６は、発光層６７へのホールの移動を効率よく行うとともに、対向電極６０からの電子が発光層６７を超えて透明導電性電極側へ移動するのを抑制し、発光層６７における電子とホールとの再結合効率を高める役割を有するものである。ホール輸送層６６を構成する材料としては、特に限定されないが、たとえば１，１−ビス（４−ジ−ｐ−アミノフェニル）シクロヘキサン、ガルバゾールおよびその誘導体、トリフェニルアミンおよびその誘導体などを使用することができる。発光層６７は、特に限定されないが、ドーパントを含有したキノリノールアルミニウム錯体、ＤＰＶｉビフェニルなどを使用することができる。用途に応じて、赤、緑、青の発光体を積層して用いてもよく、また、表示装置などにおいては、赤、緑、青の発光体をマトリクス状に配置して用いても良い。電子輸送層６８としては、シロール誘導体、シクロペンタジエン誘導体等を使用できる。
本実施例３においては、ＩＴＯ画素電極２４の上に蒸着法によりホール輸送層６６、発光層６７、電子輸送層６８を順次積層した。次に、Ａｌを蒸着法により成膜し、対向電極６０とした。次に、プラズマＣＶＤ法により、ＳｉＮｘ膜を堆積し保護膜６４とした。
画素電極２４の材料、対向電極６０の材料、保護膜６４の材料は上記に限られることはなく、仕事関数などを考慮の上、有機ＥＬ表示装置の性能を十分に発揮する材料であればよい。このようにして、本実施例３のアクティブマトリクス有機ＥＬ表示装置が完成される。この構成では、走査線１１及びゲート電極１２に段差がなく、信号線１７、ソース電極１６、ドレイン電極１８及びドレイン配線１９の段差に起因する段差も有機ＥＬ層６２に発生せず平坦な構造となっているため、有機ＥＬ層での電界の局所集中などを緩和でき発光寿命の長い表示装置を得ることができた。更に、ゲート電極１２が透明樹脂によって形成される絶縁膜４５と実質的に同一平面を形成しているため、ゲート絶縁膜１３に段差が生じず、製造歩留まりの劣化や絶縁不良の少ない良好なＴＦＴを形成することができた。本実施例３ではボトムエミッション型の有機ＥＬ表示装置を構成したが、トップエミッション型でも同様の効果を得ることができ、また、有機ＥＬ層６２の構成順序を任意に変更しても同様の効果を得ることができる。本実施例では有機ＥＬ層６２の形成方法として蒸着法を用いたが、材料の特性に合わせてインクジェット法などの印刷法で形成しても本発明の効果が得られる。
本発明はＴＦＴを含むアクティブマトリクス液晶表示装置、アクティブマトリクス有機ＥＬ表示装置等に適用することができ、特に、大型化が要求される表示装置を構成できる。更に本発明は、アクティブマトリクス表示装置に限らず、薄膜トランジスタを用いてＣＰＵ、マイクロプロセッサ、システムＬＳＩ等を構成する薄膜トランジスタ集積回路装置一般にも適用することができる。

Claims (9)

  1. 絶縁性基板上にゲート電極およびゲート配線を形成する工程と、前記ゲート電極と前記ゲート配線とを覆うように絶縁膜を形成する工程と、該絶縁膜上に半導体層を選択的に形成する工程と、該半導体層上に平坦化層を形成する工程と、該平坦化層の一部を選択的に除去して前記半導体層に達する溝を形成する工程と、前記溝内に前記半導体層に達する配線部を前記配線部の表面と前記平坦化層の表面とが実質的に同一平面となるように形成する工程と、前記配線部の表面と前記平坦化層の表面とで形成される前記平面上に平面状の層間絶縁膜を形成する工程と、該層間絶縁膜上に平面状の画素電極を形成する工程とを有することを特徴とするアクティブマトリクス表示装置の製造方法。
  2. 前記配線形成補助層はリフトオフ層、触媒層、撥水層のいずれかであることを特徴とする請求項１に記載のアクティブマトリクス表示装置の製造方法。
  3. 請求項１に記載のアクティブマトリクス表示装置の製造方法において、前記半導体層を選択的に形成する工程は、第１半導体の層を形成する工程と、前記第１半導体とは導電率の異なる第２半導体の層を前記第１半導体の層上に積層する工程と、第１半導体および第２半導体の積層膜上にフォトレジストを積層する工程と、前記フォトレジストのうち予め定められた素子領域上以外の部分の厚さ全体と該素子領域内のチャネルとなる領域上の部分の膜厚の一部とを除去する工程と、残余のフォトレジストをマスクとして前記第１および第２半導体の積層膜のうち前記素子領域以外の部分および前記チャネルとなる領域上の前記第２半導体の層を選択的にエッチング除去する工程と、前記第１半導体の層のうち該チャネルとなる領域に選択的に保護膜を形成する工程とを含むことを特徴とするアクティブマトリクス表示装置の製造方法。
  4. 請求項３に記載のアクティブマトリクス表示装置の製造方法において、前記フォトレジストを除去する工程は、前記チャンネルとなる領域上のフォトレジストの残存厚さが素子領域の他の部分上の残存膜厚に比べ薄くなるように露光量を調整して該フォトレジストを露光する工程と、露光された該フォトレジストを現像し素子領域部以外のフォトレジストを除去してパターン状のフォトレジストを得る工程とを含み、前記保護膜を形成する工程は、前記パターン状のフォトレジストのうち前記半導体の選択的除去工程を経て残存する部分をマスクとして用いることを特徴とするアクティブマトリクス表示装置の製造方法。
  5. 請求項３に記載のアクティブマトリクス表示装置の製造方法において、前記保護膜を形成する工程は直接窒化法であることを特徴とするアクティブマトリクス表示装置の製造方法。
  6. 請求項１に記載のアクティブマトリクス表示装置の製造方法において、前記配線材料を溝内に充填する工程はスパッタ法、CVD法、めっき法、印刷法のいずれかによって行われることを特徴とするアクティブマトリクス表示装置の製造方法。
  7. 請求項６に記載のアクティブマトリクス表示装置の製造方法において、前記印刷法はインクジェット印刷法またはスクリーン印刷法であることを特徴とするアクティブマトリクス表示装置の製造方法。
  8. 請求項１に記載のアクティブマトリクス表示装置の製造方法において、前記層間絶縁膜にコンタクトホールを形成する工程を更に有することを特徴とするアクティブマトリクス表示装置の製造方法。
  9. 請求項８に記載のアクティブマトリクス表示装置の製造方法において、前記層間絶縁膜を感光性透明樹脂を用いて形成し、該感光性透明樹脂を露光及び現像することにより前記コンタクトホールを形成することを特徴とするアクティブマトリクス表示装置の製造方法。
JP2005516083A 2003-11-28 2004-11-26 アクティブマトリクス表示装置の製造方法 Expired - Fee Related JP5174322B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005516083A JP5174322B2 (ja) 2003-11-28 2004-11-26 アクティブマトリクス表示装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003400300 2003-11-28
JP2003400300 2003-11-28
PCT/JP2004/017557 WO2005057530A1 (ja) 2003-11-28 2004-11-26 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法
JP2005516083A JP5174322B2 (ja) 2003-11-28 2004-11-26 アクティブマトリクス表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2005057530A1 JPWO2005057530A1 (ja) 2007-12-13
JP5174322B2 true JP5174322B2 (ja) 2013-04-03

Family

ID=34674833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005516083A Expired - Fee Related JP5174322B2 (ja) 2003-11-28 2004-11-26 アクティブマトリクス表示装置の製造方法

Country Status (7)

Country Link
US (1) US8064003B2 (ja)
EP (1) EP1691340A4 (ja)
JP (1) JP5174322B2 (ja)
KR (2) KR20080042900A (ja)
CN (1) CN1886770B (ja)
TW (1) TW200524169A (ja)
WO (1) WO2005057530A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055309A1 (en) 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
US20080315201A1 (en) * 2005-09-16 2008-12-25 Tadahiro Ohmi Apparatus for Producing Electronic Device Such as Display Device, Method of Producing Electronic Device Such as Display Device, and Electronic Device Such as Display Device
EP2270583B1 (en) 2005-12-05 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
JP5458486B2 (ja) * 2006-11-22 2014-04-02 三菱電機株式会社 アレイ基板、表示装置、及びその製造方法
KR101326134B1 (ko) 2007-02-07 2013-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101365411B1 (ko) * 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI529942B (zh) * 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
JP2011100831A (ja) * 2009-11-05 2011-05-19 Sony Corp 半導体装置及び半導体装置を用いた表示装置
KR101793048B1 (ko) * 2011-06-28 2017-11-21 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조방법
US9337215B2 (en) * 2012-06-22 2016-05-10 Sharp Kabushiki Kaisha Method for fabricating active matrix substrate and method for fabricating display device
WO2015075310A1 (en) * 2013-11-19 2015-05-28 Teknologian Tutkimuskeskus Vtt Oy A method for the fabrication and use of electronic circuits and an electronics circuit structure
CN105511173A (zh) * 2016-01-05 2016-04-20 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板及其制作方法
CN105428243B (zh) * 2016-01-11 2017-10-24 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板和显示装置
CN110208977A (zh) 2019-06-13 2019-09-06 京东方科技集团股份有限公司 一种显示装置及显示装置的制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468727A (en) * 1987-09-09 1989-03-14 Casio Computer Co Ltd Thin film transistor
JPH01120070A (ja) * 1987-11-02 1989-05-12 Nec Corp 薄膜トランジスタの製造方法
JPH0279308A (ja) * 1988-09-14 1990-03-19 Seiko Epson Corp 電極形成方法
JPH03116778A (ja) * 1989-09-28 1991-05-17 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法と表示装置の製造方法
JPH04305627A (ja) * 1991-04-03 1992-10-28 Sharp Corp アクティブマトリクス基板の製造方法
JPH04334061A (ja) * 1991-05-09 1992-11-20 Fujitsu Ltd 薄膜トランジスタマトリックス及びその製造方法
JPH10209463A (ja) * 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd 表示装置の配線形成方法、表示装置の製造方法、および表示装置
JPH1152574A (ja) * 1997-08-06 1999-02-26 Jsr Corp 感放射線性樹脂組成物
JP2001318622A (ja) * 1999-12-27 2001-11-16 Sanyo Electric Co Ltd 表示装置およびその製造方法
JP2002055364A (ja) * 2000-05-31 2002-02-20 Hynix Semiconductor Inc 薄膜トランジスタ液晶表示装置製造用フォトマスク
JP2002296780A (ja) * 2001-03-30 2002-10-09 Nippon Zeon Co Ltd 感光性樹脂組成物
JP2003037270A (ja) * 2001-05-16 2003-02-07 Nec Corp 薄膜トランジスタ及びその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184066A (ja) * 1984-10-01 1986-04-28 Oki Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPS6418757U (ja) 1987-07-25 1989-01-30
JPH01173646A (ja) * 1987-12-28 1989-07-10 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタ製作法
JPH02117142A (ja) * 1988-10-26 1990-05-01 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JP3164602B2 (ja) * 1991-06-07 2001-05-08 キヤノン株式会社 光センサの製造方法
JP2950156B2 (ja) 1993-12-24 1999-09-20 日本板硝子株式会社 液晶表示装置用基板の製造方法
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
WO1997013177A1 (en) * 1995-10-03 1997-04-10 Seiko Epson Corporation Active matrix substrate
JP2000047235A (ja) 1998-07-27 2000-02-18 Denso Corp 表示素子用電極基板およびその製造方法
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
CA2394881A1 (en) * 1999-12-21 2001-06-28 Plastic Logic Limited Solution processed devices
JP2001188343A (ja) * 1999-12-28 2001-07-10 Nippon Zeon Co Ltd 感光性樹脂組成物
JP4769997B2 (ja) * 2000-04-06 2011-09-07 ソニー株式会社 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法
JP2001311965A (ja) * 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
JP3661571B2 (ja) 2000-07-07 2005-06-15 セイコーエプソン株式会社 配線の形成方法
JP3548711B2 (ja) 2000-09-25 2004-07-28 シャープ株式会社 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
JP3774638B2 (ja) 2001-04-24 2006-05-17 ハリマ化成株式会社 インクジェット印刷法を利用する回路パターンの形成方法
EP1435350A4 (en) * 2001-10-10 2006-02-08 Jsr Corp NORBORNENE DERIVATIVE AND NORBORNENE POLYMER OBTAINED FROM THE DERIVATIVE USING POLYMERIZATION BY OPENING CYCLES
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
JP4094278B2 (ja) * 2001-11-20 2008-06-04 日本電気株式会社 半透過型アクティブマトリクス型液晶表示装置及びその製造方法
US6740900B2 (en) * 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
JP3787839B2 (ja) * 2002-04-22 2006-06-21 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
JP2003332041A (ja) * 2002-05-15 2003-11-21 Seiko Epson Corp 電気光学装置及び電子機器
US20070024800A1 (en) 2003-06-04 2007-02-01 Tadahiro Ohmi Substrate and process for producing the same

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468727A (en) * 1987-09-09 1989-03-14 Casio Computer Co Ltd Thin film transistor
JPH01120070A (ja) * 1987-11-02 1989-05-12 Nec Corp 薄膜トランジスタの製造方法
JPH0279308A (ja) * 1988-09-14 1990-03-19 Seiko Epson Corp 電極形成方法
JPH03116778A (ja) * 1989-09-28 1991-05-17 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法と表示装置の製造方法
JPH04305627A (ja) * 1991-04-03 1992-10-28 Sharp Corp アクティブマトリクス基板の製造方法
JPH04334061A (ja) * 1991-05-09 1992-11-20 Fujitsu Ltd 薄膜トランジスタマトリックス及びその製造方法
JPH10209463A (ja) * 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd 表示装置の配線形成方法、表示装置の製造方法、および表示装置
JPH1152574A (ja) * 1997-08-06 1999-02-26 Jsr Corp 感放射線性樹脂組成物
JP2001318622A (ja) * 1999-12-27 2001-11-16 Sanyo Electric Co Ltd 表示装置およびその製造方法
JP2002055364A (ja) * 2000-05-31 2002-02-20 Hynix Semiconductor Inc 薄膜トランジスタ液晶表示装置製造用フォトマスク
JP2002296780A (ja) * 2001-03-30 2002-10-09 Nippon Zeon Co Ltd 感光性樹脂組成物
JP2003037270A (ja) * 2001-05-16 2003-02-07 Nec Corp 薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
TW200524169A (en) 2005-07-16
WO2005057530A1 (ja) 2005-06-23
CN1886770A (zh) 2006-12-27
JPWO2005057530A1 (ja) 2007-12-13
EP1691340A4 (en) 2012-06-27
KR20060105802A (ko) 2006-10-11
US20070222933A1 (en) 2007-09-27
CN1886770B (zh) 2011-02-09
US8064003B2 (en) 2011-11-22
KR20080042900A (ko) 2008-05-15
EP1691340A1 (en) 2006-08-16
KR100846006B1 (ko) 2008-07-11

Similar Documents

Publication Publication Date Title
JP5174322B2 (ja) アクティブマトリクス表示装置の製造方法
US9825111B2 (en) Method of forming thin film transistor array substrate
JP3828505B2 (ja) ブラックマトリックスを備えた平板表示装置及びその製造方法
US7402468B2 (en) Flat panel display and method of fabricating the same
KR101970560B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
WO2016023294A1 (zh) 阵列基板及制备方法和显示装置
TWI483344B (zh) 陣列基板及其製作方法
TWI611613B (zh) 有機發光裝置及該裝置的製造方法
WO2019205440A1 (zh) Tft基板的制作方法及tft基板
TWI427784B (zh) 畫素結構的製造方法及有機發光元件的製造方法
US20150362855A1 (en) Organic light emitting device
US11114630B2 (en) Display panel, manufacturing method thereof, display device
TWI573308B (zh) 顯示器之陣列基板及其製造方法
WO2021136446A1 (zh) 驱动背板及其制备方法、显示面板、显示装置
CN111886700A (zh) 有机el显示装置及其制造方法
WO2012011258A1 (ja) 基板及びその製造方法、表示装置
KR102015847B1 (ko) 유기전계 발광소자
US20080054268A1 (en) Display device and method of manufacturing the display device
CN111223875A (zh) 显示面板及其制备方法、显示装置
KR20050100950A (ko) 유기 전계 발광 소자의 제조방법
JP2004157151A (ja) 表示装置用マトリクス基板およびその製造方法
JP2009115992A (ja) 平坦化構造の製造方法、及び表示装置の製造方法
CN110993645A (zh) 显示面板及其制备方法、显示装置
TWI842528B (zh) 發光元件
TWI594440B (zh) 薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070921

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111111

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121228

LAPS Cancellation because of no payment of annual fees