JPH02117142A - 薄膜トランジスタマトリクスの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 液晶駆動用の薄膜トランジスタマトリクスの製造方法に
関し、 ソース・ドレイン電極と保護膜との間の隙間の発生を防
止することを目的とし、 絶縁性基板上に、ゲート電極とそれを共通接続するゲー
トバスラインを形成し、その上にさらにゲート絶縁膜、
動作半導体層をその順に形成した後、該動作半導体層上
に、前記ゲート電極直上部を挟んで対向するソース・ド
レイン電極と、前記ゲート電極直上部にチャネル保護膜
と、前記ゲートバスラインと交差し前記ドレイン電極が
導出されるドレインバスラインを形成するに際し、前記
動作半導体層上にイメージリバーサルフォトレジスト膜
を形成し、該イメージリバーサルフォトレジスト膜に、
ソース・ドレイン電極形成領域と該２つの領域に挟まれ
た領域を除く残りの領域を露光し、次いでイメージリバ
ーサルベークを施し、次いで前記ゲート電極をマスクと
する背面露光を施すことにより、前記ソース・ドレイン
電極形成領域を開口部とするレジスト膜を形成する工程
と、ソース・ドレイン電極を形成した後、前記レジスト
膜を除去する工程と、チャネル保護膜材料である絶縁膜
を成膜し、該絶縁膜上にチャネル保護膜形成領域とバス
ライン交差部を被覆するレジスト膜を形成し、該レジス
ト膜をマスクとして前記絶縁膜の露出部を除去する工程
とを含む構成とする。

〔産業上の利用分野〕

本発明は液晶駆動用の薄膜トランジスタマトリクスの製
造方法に関する。

〔従来の技術〕

第３図（ａ）〜（ｅ）に従来の自己整合型薄膜トランジ
スタ（ＴＰＴ）マトリクスの製造方法を示す。

透明絶縁性基板１上にＴｉ膜からなるゲート電極Ｇを形
成した後、ゲート絶縁膜２．動作半導体層３，５ｉＯｚ
膜のような保護膜４をプラズマ化学気相成長（ＣＶＤ）
法により連続成膜する〔第３図（ａ）参照〕。

上記動作半導体層３の上にポジ型のレジスト膜、を形成
し、これに上記ゲート電極Ｇをマスクとして透明絶縁性
基板１裏面から紫外線照射する背面露光を施す〔第３図
（ｂ）参照〕。

上記レジスト膜、を現像し、未露光部であるゲート電極
Ｇ直上部のみを残留させ、この残留したレジスト膜、を
マスクとして保護膜４の露出部をエツチング除去する〔
第３図（Ｃ）参照〕。

次いで、ソース・ドレイン電極材料としてのコンタクト
層５及びＴｉ膜のような金属膜６を連続的に積層する〔
第３図（ｄ）参照〕。

その後、上記レジスト膜、を除去するとともに、その上
に付着したコンタクト層５と金属膜６をリフトオフして
、ソース電極Ｓおよびドレイン電極りを形成する〔第３
図（ｆ）参照〕。

〔発明が解決しようとする課題〕

上記第３図（ｅ）に見られるように、従来法で自己整合
型ＴＰＴを製造すると、保護膜４とソース電極Ｓ。ドレ
イン電極りとの境界に、微細な隙間Ａができる。

このような隙間ができることによって、下記のようにＴ
ＰＴの信頼性あるいは製造歩留が低下する。

（ａ）　　隙間Ａを起点に、下地の動作半導体層３゜ゲ
ート絶縁膜２が割れやすくなる。この結果、ゲート電極
Ｇと、ソース電極Ｓ。ドレイン電極り間の電気的耐圧が
低下する。

（ｂ）ＴＰＴの光電流を減少させるため、動作半導体層
３の膜厚を１０ｎｍ程度まで薄膜化することが有効であ
るが、隙間Ａが生じると、この後のエツチング工程で動
作半導体層３が侵されることがあり、ＴＰＴ特性を劣化
させる。

そこでこれらの問題を解消するため、本発明はソース・
ドレイン電極と保護膜との間の隙間の発生を防止するこ
とを目的とする。

〔課題を解決するための手段〕

本発明は第１図の構造断面図に示すように、透明絶縁性
基板１上に、ゲート電極Ｇ、ゲート絶縁膜２．動作半導
体層３を順次形成した後、イメージリバーサルフォトレ
ジストを塗布し、このイメージリバーサルフォトレジス
ト膜にマスク露光とイメージリバーサルベークを施すこ
とにより、素子領域、即ち、ソース電極Ｓ、ドレイン電
極り。

及びこの両者間のチャネル保護膜４を形成すべき領域を
除く他の領域を不溶化して、素子領域を画定し、次いで
、上記素子領域上の未処理のイメージリバーサルフォト
レジスト膜に対して背面露光を施すことにより、ソース
・ドレイン電極を形成すべき領域を可溶化し、ゲート電
極Ｇに自己整合的にソース・ドレイン電極形成領域を画
定する。

以上でソース・ドレイン電極形成領域を開口部とするレ
ジスト膜が得られる。

次いでソース・ドレイン電極材料膜を成膜した後、上記
レジスト膜を除去して、ソース電極Ｓおよびドレイン電
極りを形成する。

このあと、チャネル保護膜材料の絶縁膜を形成し、これ
をパターニングして、チャネル部の上層およびゲートバ
スラインとドレインバスラインとの交差部に絶縁膜を残
留させることにより、チャネル保護膜４と眉間絶縁膜を
同時に形成する。

〔作　用〕

本発明は上述した如く、ゲート電極Ｇに自己整合的にソ
ース電極Ｓおよびドレイン電極りを形成した後、絶縁膜
をソース電極Ｓおよびドレイン電極り上を被覆する膜と
して成膜した後、これのパターニングすることによりチ
ャネル保護膜４を形成するので、ソース電極Ｓ、ドレイ
ン電極りと保護膜４との間に隙間を生じることがなく、
しかもチャネル部の保護膜とバスライン間の層間絶縁膜
を同一工程で形成できる。

本発明では上述の如く、保護膜４とソース電極Ｓ、ドレ
イン電極り間に隙間ができないため、その下地の動作半
導体層等のひび割れの発生を防止することができ、耐圧
が向上する。

〔実　施　例〕

以下本発明の一実施例を第２図（ａ）〜（＋）により説
明する。

第２図（ｆ）〜（１）は平面図で、これらのＡ−Ａ矢視
部所面を（ａ）〜（ｅ）に示す。

〔第２図（ａ）、　（ｆ）参照〕 透明絶縁性基板１上にＴｉ膜（厚さ〜７００人）を成膜
し、これをパターニングしてゲート電極Ｇ及びゲートバ
スラインＣＢを形成する。引き続いてゲート絶縁膜（例
えば厚さ約３０００人のＳｉＮ、膜）２．動作半導体層
（例えばａ−３ｉ層。

膜厚凡そ１００〜１０００人）３をプラズマＣＶＤ法に
より連続的に成膜する 〔第２図（（至）参照〕 次に、イメージリバーサルフォトレジストを塗布し、図
に斜線部を施して示した領域を遮光し、これ以外の領域
に露光を行なった後、約１２０　’Ｃでベーキングを行
う。これにより斜線を施した領域（未露光部）２１を除
（他の領域は、現像液に対して非溶解性となる。

〔第２図（ｂ）、Ｑｌ）参照〕 更にゲート電極Ｇをマスクとして上記レジスト膜に背面
露光を施す。この露光により上記未露光部２１のうち、
梨地を施した部分２２は露光されて現像液に可溶性とな
る。従って現像処理を施すことにより、梨地部以外の領
域を被覆するレジスト膜２３が残留する。

〔第２図（ＣＬ　（＋）参照〕 次いで、コンタクト層（ｙｌ’　ａ−３ｉ　ｒ　Ｈ層。

厚さ約３００〜５００人）５．金属膜としてニクロム膜
（厚さ約５００〜１０００人）を連続成膜する。その後
レジスト膜２３を除去することにより、その上に付着し
才いたコンタクト層５およびニクロム膜６もリフトオフ
され、図示したように、コンタクト層５とニクロム膜６
が積層されたソース電極Ｓおよびドレイン電極りが形成
される。引き続いてチャネル保３Ｗ膜及び層間絶縁膜と
なるＳｉＣ膜（厚さ約１０００〜３０００人）２４をプ
ラズマＣＶＤ法により成膜する。

〔第２図（ｄ）、　（ｊ）参照〕 次いで図示はしていないが、上記ＳｉＯ膜２膜上４上定
のパターンを有するレジスト膜を形成し、これをマスク
として上記ＳｉＣ膜２４の露出部をエツチング除去して
、ＴＰＴチャネル部の保護膜４及びゲートバスラインと
ドレインバスラインの交差部上に眉間絶縁膜４′を形成
する。更に、上記レジスト膜と表面を露出したニクロム
膜６をマスりとじて、その下層の動作半導体層３のエツ
チングを行い、素子分離を行う。

〔第２図（ｅ）、仮）参照〕 次いで透明導電材料のＩＴＯ膜（厚さ１０００〜２００
０人）を用いて、画素電極Ｅを形成する。

〔第２図［有］）参照〕 次いで八２（アルミニウム）膜を凡そ５０００人程度０
厚さに成膜し、これをバターニングしてドレインバスラ
インＤＢを形成する。

以上のようにして本実施例により得られたＴＰＴにおい
ては、第１図に示した如く、チャネル部の上層に形成さ
れる保護膜４は、ソース電極Ｓおよびドレイン電極り上
にかぶさる形状を有し、従来の如くソース電極Ｓ、ドレ
イン電極りとの境界に隙間が生じることがない。従って
、下層の動作半導体層３等にひび割れを生じるおそれが
なく、耐圧、製造歩留および信頼性が向上する。

また−ヒ記チャネル部の保護膜４と、ゲートバスライン
ＧＢとドレインバスラインＤＢとの交差部の層間絶縁膜
４゛の双方を、本実施例では同一工程で形成できるので
、製造工程が簡単化される。

〔発明の効果〕

以上説明した如く本発明によれば、自己整合型ＴＰＴで
あっても、保護膜とソース・ドレイン電極の境界に隙間
ができないため、耐圧が向上する。

また、保護膜と層間絶縁膜を同時に形成するので、製造
工程が簡単化される。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明一実施例説明図、 第３図は従来の問題点説明図である。 図において、■は透明絶縁性基板（ガラス基板）、２は
ゲート絶縁膜（ＳｉＮ膜）、３は動作半導体層（ａ−Ｓ
ｉ層）、４はチャネル部の保護膜、４“は層間絶８Ｍ膜
、５はコンタクト層、６は金属膜、２１は未露光部、２
２は可溶部、２３はレジスト膜、２４は絶縁膜、Ｇはゲ
ート電極、Ｓはソース電極、Ｄはドレイン電極、巳は画
素電極、Ａは隙間、ＧＢはゲートバスライン、ＤＢはド
レインバスラインを示す。 渣裕ｓＨ，，ヤ理計明ｍ 第１図 不発日月−矢）嫂例設θ月Ｂハ 第　２　図　（イの２） 従末のＩｆＴか！、就６ガｑ 第３図

Claims (1)

1. 【特許請求の範囲】 絶縁性基板上に、ゲート電極（Ｃ）とそれを共通接続す
   るゲートバスライン（ＧＢ）を形成し、その上にさらに
   ゲート絶縁膜（２）と動作半導体層（３）をその順に形
   成した後、該動作半導体層（３）上に、前記ゲート電極
   （Ｇ）直上部を挟んで対向するソース・ドレイン電極（
   Ｓ、Ｄ）と、前記ゲート電極直上部にチャネル保護膜（
   ４）と、前記ゲートバスライン（ＧＢ）と交差し前記ド
   レイン電極（Ｄ）が導出されるドレインバスライン（Ｄ
   Ｂ）を形成するに際し、 前記動作半導体層（３）上にイメージリバーサルフォト
   レジスト膜を形成し、該イメージリバーサルフォトレジ
   スト膜に、ソース・ドレイン電極形成領域と該２つの領
   域に挟まれた領域を除く残りの領域を露光し、次いでイ
   メージリバーサルベークを施し、次いで、前記ゲート電
   極（Ｇ）をマスクとする背面露光を施すことにより、前
   記ソース・ドレイン電極形成領域を開口部とするレジス
   ト膜（２３）を形成する工程と、 ソース・ドレイン電極（Ｓ、Ｄ）を形成した後、前記レ
   ジスト膜（２３）を除去する工程と、チャネル保護膜材
   料の絶縁膜（２４）を成膜し、該絶縁膜上にチャネル保
   護膜形成領域とバスライン交差部を被覆するレジスト膜
   を形成し、該レジスト膜をマスクとして前記絶縁膜（２
   ４）の露出部を除去して、チャネル保護膜（４）と層間
   絶縁膜（４′）を形成する工程とを含むことを特徴とす
   る薄膜トランジスタマトリクスの製造方法。