JPS6230376A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS6230376A JPS6230376A JP16880385A JP16880385A JPS6230376A JP S6230376 A JPS6230376 A JP S6230376A JP 16880385 A JP16880385 A JP 16880385A JP 16880385 A JP16880385 A JP 16880385A JP S6230376 A JPS6230376 A JP S6230376A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- thin film
- resist mask
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010408 film Substances 0.000 claims abstract description 39
- 239000012212 insulator Substances 0.000 claims abstract description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 abstract description 9
- 239000011521 glass Substances 0.000 abstract description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 238000009751 slip forming Methods 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 4
- 229910001120 nichrome Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
スタガード型薄膜トランジスタの製造方法の改良である
。
。
ス々力゛−ド刑がｈｎσトランジスタの製造方法におい
て、ガラス基板等の透光性の絶縁物板上に形成された金
属等非透光性のソース電極とドレイン電極とを露光マス
クとしてパターニングしたレジストマスクを使用して、
ソース電極とドレイン電極とに自己整合しているゲート
電極を形成するものである。これにより、ゲート電極と
ソース電極及びドレイン電極との重なりが極めて小さく
なり、動作が大幅に向上する。
て、ガラス基板等の透光性の絶縁物板上に形成された金
属等非透光性のソース電極とドレイン電極とを露光マス
クとしてパターニングしたレジストマスクを使用して、
ソース電極とドレイン電極とに自己整合しているゲート
電極を形成するものである。これにより、ゲート電極と
ソース電極及びドレイン電極との重なりが極めて小さく
なり、動作が大幅に向上する。
（産業上の利用分野〕
本発明は、スタガード型薄膜トランジスタの製造方法の
改良に関する。特に、ゲート電極とソース電極及びドレ
イン電極との重なりを極めて小さくして、動作速度の大
幅に向上した薄膜トランジスタを製造することを可能に
する改良に関する。
改良に関する。特に、ゲート電極とソース電極及びドレ
イン電極との重なりを極めて小さくして、動作速度の大
幅に向上した薄膜トランジスタを製造することを可能に
する改良に関する。
スタガード型薄膜トランジスタを製造するには、従来、
第５〜７図に示すように、ガラス基板等の絶縁物板ｌ」
−に、Ａ１、Ｎ１Ｇｒ、Ｃｒ、ＩＴ（ｌｐの膜を形成し
た後、これをパターニングしてソース電極２とドレイン
電極３とを形成し、その上に高周波グロー放電分解法等
を使用して、ノンドープのアモルファスシリコン膜４と
Ｓ ｉｏ ２またはＳｉ３Ｎ４等のゲート絶縁物１１！
２５とを形成し、Ｃｒ、 ＡＩ、Ｍｏ、ＮｉＣｒ等の膜
６１を形成した後、その上に、レジスト膜７を形成し、
このレジスト膜７の上にフォトマスク８を当接して、こ
のレジスト膜７の側から紫外線露光をしく第５図参照）
、レジスト膜７をパターニングしてレジストマスク７１
を形成しく第６図参照）、このレジストマスク７１を使
用して、」−記のＣｒ、 Ａ１． Ｍｏ、 ＮｉＣｒ等
の膜６１をパターニングしてゲート電極６を形成してい
た（第７図参照）。
第５〜７図に示すように、ガラス基板等の絶縁物板ｌ」
−に、Ａ１、Ｎ１Ｇｒ、Ｃｒ、ＩＴ（ｌｐの膜を形成し
た後、これをパターニングしてソース電極２とドレイン
電極３とを形成し、その上に高周波グロー放電分解法等
を使用して、ノンドープのアモルファスシリコン膜４と
Ｓ ｉｏ ２またはＳｉ３Ｎ４等のゲート絶縁物１１！
２５とを形成し、Ｃｒ、 ＡＩ、Ｍｏ、ＮｉＣｒ等の膜
６１を形成した後、その上に、レジスト膜７を形成し、
このレジスト膜７の上にフォトマスク８を当接して、こ
のレジスト膜７の側から紫外線露光をしく第５図参照）
、レジスト膜７をパターニングしてレジストマスク７１
を形成しく第６図参照）、このレジストマスク７１を使
用して、」−記のＣｒ、 Ａ１． Ｍｏ、 ＮｉＣｒ等
の膜６１をパターニングしてゲート電極６を形成してい
た（第７図参照）。
」二足した。従来技術に係るスタガード型薄膜トランジ
スタの製造方法においては、レジストマスク７１を形成
する工程におけるフォトマスク８の位置合わせ裕度を確
保するため、ゲー１４を極６とソース電極２１１ドレイ
ン電極３との重なりを、少なくとも約５μＩ設けておく
必要がある。さもないと、ゲート電極６とソース電極２
・ドレイン電極３との間に、チャンネルが発生しない間
隙が残留して動作しなくなるおそれがあるからである。
スタの製造方法においては、レジストマスク７１を形成
する工程におけるフォトマスク８の位置合わせ裕度を確
保するため、ゲー１４を極６とソース電極２１１ドレイ
ン電極３との重なりを、少なくとも約５μＩ設けておく
必要がある。さもないと、ゲート電極６とソース電極２
・ドレイン電極３との間に、チャンネルが発生しない間
隙が残留して動作しなくなるおそれがあるからである。
ところが、このゲート電極６とソース電極２働ドレイン
電極３の重なりは、寄生容量を発生する原因となり、こ
の寄生容量によりトランジスタの動作速度が低下する。
電極３の重なりは、寄生容量を発生する原因となり、こ
の寄生容量によりトランジスタの動作速度が低下する。
本発明の目的は、この欠点を解消することにあり、ゲー
ト電極６とソース電極２・ドレイン電極３とが自己整合
しており、寄生容量が小さく動作速度の速いスタガード
型薄膜トランジスタの製造方法を提供することにある。
ト電極６とソース電極２・ドレイン電極３とが自己整合
しており、寄生容量が小さく動作速度の速いスタガード
型薄膜トランジスタの製造方法を提供することにある。
上記の目的を達成するため、本発明が採った手段は、透
光性の絶縁物板１上に、非透光性のソース電極２とドレ
イン電極３とを形成し、アモルファスシリコン膜４と絶
縁物膜５とを形成し、レジスト膜７を形成した後、前記
の非透光性のソース電極２とドレイン電極３とをマスク
として、前記の透光性の絶縁物板ｌの側から露光してパ
ターニングしたレジストマスク７１を使用して、ゲート
電極６を形成することを特徴とする。
光性の絶縁物板１上に、非透光性のソース電極２とドレ
イン電極３とを形成し、アモルファスシリコン膜４と絶
縁物膜５とを形成し、レジスト膜７を形成した後、前記
の非透光性のソース電極２とドレイン電極３とをマスク
として、前記の透光性の絶縁物板ｌの側から露光してパ
ターニングしたレジストマスク７１を使用して、ゲート
電極６を形成することを特徴とする。
本発明のゲート電極６の形成工程は、リフトオフ法を使
用することとし、絶縁物膜５を形成した後、レジスｌ−
１１９７を形成し、背面露光によってこレヲパターニン
グしてレジストマスク７１を形成した後、ゲート電極用
材の膜６１を形成し、これをゲート電極領域以外からリ
フトオフ除去する。
用することとし、絶縁物膜５を形成した後、レジスｌ−
１１９７を形成し、背面露光によってこレヲパターニン
グしてレジストマスク７１を形成した後、ゲート電極用
材の膜６１を形成し、これをゲート電極領域以外からリ
フトオフ除去する。
本発明は、
（イ）スタガード型薄膜トランジスタがガラス基板等透
光性絶縁物板上に形成されること、（ｔｆｆ）チャンネ
ル層をなすアモルファスシリコンあること、 （ハ）ソース電極・ドレイン電極は非透光性材１４をも
って形成可能であること、 にもとづき、ソース電極−ドレイン電極をマスクとして
背面露光をしてソース電極・ドレイン電極に自己整合し
たゲート電極を形成するものである。
光性絶縁物板上に形成されること、（ｔｆｆ）チャンネ
ル層をなすアモルファスシリコンあること、 （ハ）ソース電極・ドレイン電極は非透光性材１４をも
って形成可能であること、 にもとづき、ソース電極−ドレイン電極をマスクとして
背面露光をしてソース電極・ドレイン電極に自己整合し
たゲート電極を形成するものである。
また、ソース電極・ドレイン電極がＩＴＯ等透光透光性
金属透光性電極で形成されれば、本発明の作用は可能で
ある。
金属透光性電極で形成されれば、本発明の作用は可能で
ある。
以下、図面を参照しっ〜、本発明の一実施例に係る薄膜
トランジスタの製造方法についてさらに説明する。
トランジスタの製造方法についてさらに説明する。
第２図参照
ガラス基板等の絶縁物板１上に、Ａ１、ＮｉＣｒ、Ｃｒ
等の透光性の膜を厚さ約 １，０００〜２．０００人に
形成した後、リソグラフィー法を使用して、幅約ｌＯＩ
Ｌｍの溝を形成してソース電極２）″ト’ ＋−イ゛／
電極３とを形成する。９はレジストマスクである。
等の透光性の膜を厚さ約 １，０００〜２．０００人に
形成した後、リソグラフィー法を使用して、幅約ｌＯＩ
Ｌｍの溝を形成してソース電極２）″ト’ ＋−イ゛／
電極３とを形成する。９はレジストマスクである。
第３図参照
レジストマスク９を除去した後、高周波グロー放電分解
法等を使用して、ノンドープのアモルファスシリコン膜
４とＳｉＯまたはＳｉ３Ｎ４のゲート絶縁物膜５とを反
応室の真空を破ることなく、つづけて形成する。アモル
ファスシリコン膜４の厚さは約１．０００〜３，０００
人としゲート絶縁物膜５の厚さは約３，０００〜５，０
００人とする。
法等を使用して、ノンドープのアモルファスシリコン膜
４とＳｉＯまたはＳｉ３Ｎ４のゲート絶縁物膜５とを反
応室の真空を破ることなく、つづけて形成する。アモル
ファスシリコン膜４の厚さは約１．０００〜３，０００
人としゲート絶縁物膜５の厚さは約３，０００〜５，０
００人とする。
つづいて、ポジレジスト膜７を形成し、これをプリベー
クした後、ガラス基板１の背面から紫外線照射する。ソ
ース電極２・ドレイン電極３は非透光性であるからマス
クとして機能し、レジスト膜７はソース電極２・ドレイ
ン電極３によって遮光されていないψ域のみが露光する
。現像すると、ソース電極２・ドレイン電極３と自己整
合したレジストマスク７１が得られる。
クした後、ガラス基板１の背面から紫外線照射する。ソ
ース電極２・ドレイン電極３は非透光性であるからマス
クとして機能し、レジスト膜７はソース電極２・ドレイ
ン電極３によって遮光されていないψ域のみが露光する
。現像すると、ソース電極２・ドレイン電極３と自己整
合したレジストマスク７１が得られる。
第４図参照
Ｃｒ、Ａ１．Ｍｏ、 ＮｉＣｒ等の膜６１を形成する。
第１図参照
レジスト膜７１を使用してなすりフトオフ法を使用して
、ゲート電極６を形成する。
、ゲート電極６を形成する。
以上の工程をもって製造されるスタガード型薄膜トラン
ジスタのゲート電極６はソース電極２・ドレイン電極３
と自己整合しており、ＳＥＭを使用してなす目視計測に
よれば、それらの重なりは０．４ｇｍ程度である。
ジスタのゲート電極６はソース電極２・ドレイン電極３
と自己整合しており、ＳＥＭを使用してなす目視計測に
よれば、それらの重なりは０．４ｇｍ程度である。
以上説明せるとおり１本発明に係るスタガード型薄膜ト
ランジスタの製造方法においては、そのゲート電極が、
ソース電極・ドレイン電極自身をマスクとして透光性絶
縁物基板側からする背面露光をもって形成されるので、
ゲート電極とソース電極・ドレイン電極とは自己整合し
ており、ゲート電極とソース電極・ドレイン電極との重
なりは、従来技術の場合の１／１０以下の０．５１Ｌｍ
程度であり、この重なり部の寄生容量は、従来技術の場
合の１／１０以下である。その結果、本発明に係る薄膜
トランジスタの動作速度は、大幅に向上する。
ランジスタの製造方法においては、そのゲート電極が、
ソース電極・ドレイン電極自身をマスクとして透光性絶
縁物基板側からする背面露光をもって形成されるので、
ゲート電極とソース電極・ドレイン電極とは自己整合し
ており、ゲート電極とソース電極・ドレイン電極との重
なりは、従来技術の場合の１／１０以下の０．５１Ｌｍ
程度であり、この重なり部の寄生容量は、従来技術の場
合の１／１０以下である。その結果、本発明に係る薄膜
トランジスタの動作速度は、大幅に向上する。
さらに、本発明によれば、大面積にわたり、均一に位置
合わせが可能となり、その結果、特性のばらつきのない
薄膜トランジスタを大面積にわたり実現できる。
合わせが可能となり、その結果、特性のばらつきのない
薄膜トランジスタを大面積にわたり実現できる。
また、ソース電極・ドレイン電極は非透光性材料を含め
ば良く、例えばＩＴＯ等の透光性材料と非透光性材料の
２層電極でも良い。
ば良く、例えばＩＴＯ等の透光性材料と非透光性材料の
２層電極でも良い。
さらに、ソース電極・ドレイン電極の活性層アモルファ
スシリコン１１々側にリンドープされたアモルファスシ
リコン膜（ｎ”ａ−３ｉ）を設ケても良い。
スシリコン１１々側にリンドープされたアモルファスシ
リコン膜（ｎ”ａ−３ｉ）を設ケても良い。
第１図は、本発明の一実施例に係るスタガード型薄膜ト
ランジスタの製造方法をもって製造した薄膜トランジス
タの断面図である。 第２〜４図は、本発明の一実施例に係るスタガード型薄
膜トランジスタの製造方法の主要工程完了ｔｔ％ ７
７％ ＷｋＧ ｉＰ Ｉ’９ −＋鴫 七−１
第５〜７図は、従来技術に係るスタガード型薄膜トラン
ジスタの製造方法の主要工程完了後の断面図である。 第８〜９図は、本発明のその他の実施例に係るスタガー
ド型薄膜トランジスタの断面図である。 １・・・絶縁物板（ガラス基板）、 ２−−−ソー
ス電極、 ３・ １１１１ ドレイン電極、４番惨・
アモルファスシリコン膜、 ５番・・絶縁物膜、
６・ｍ−ゲート電極、 ８１・・・ゲート電極材膜、
７・・・レジスト膜、 ７１・Φφレジストマスク
、 ８・・・フォトマスク、９・壷・レジストマスク、
１０・ ・ ・透光性電極、 １１−− ・リンドー
プアモルファスシリコン膜。 イ、Ｊｌえ□よ−＋ｐ ｗ ｔ：”、”身・し１ミ
ブ（−日）弓 第１図 今、を采ＪＵＸケ 本発明・これｌ 第２図 本発明偽ｆ−屁記 第３図 オく る５ｅ月 ＾ Ｊ−オｔｇ己 第 ４ ロ イＬＬｄ珪トニ屏記 第６図 錐呆次ぐ・何、Ｕ 第７図 ；１；ミ＠ 日月・）１６←Ｌ、・ １；；、モξｉど
、イ万・１第８図 ÷茫１３ＰＩ＾そ・之・文施閑 第９図
ランジスタの製造方法をもって製造した薄膜トランジス
タの断面図である。 第２〜４図は、本発明の一実施例に係るスタガード型薄
膜トランジスタの製造方法の主要工程完了ｔｔ％ ７
７％ ＷｋＧ ｉＰ Ｉ’９ −＋鴫 七−１
第５〜７図は、従来技術に係るスタガード型薄膜トラン
ジスタの製造方法の主要工程完了後の断面図である。 第８〜９図は、本発明のその他の実施例に係るスタガー
ド型薄膜トランジスタの断面図である。 １・・・絶縁物板（ガラス基板）、 ２−−−ソー
ス電極、 ３・ １１１１ ドレイン電極、４番惨・
アモルファスシリコン膜、 ５番・・絶縁物膜、
６・ｍ−ゲート電極、 ８１・・・ゲート電極材膜、
７・・・レジスト膜、 ７１・Φφレジストマスク
、 ８・・・フォトマスク、９・壷・レジストマスク、
１０・ ・ ・透光性電極、 １１−− ・リンドー
プアモルファスシリコン膜。 イ、Ｊｌえ□よ−＋ｐ ｗ ｔ：”、”身・し１ミ
ブ（−日）弓 第１図 今、を采ＪＵＸケ 本発明・これｌ 第２図 本発明偽ｆ−屁記 第３図 オく る５ｅ月 ＾ Ｊ−オｔｇ己 第 ４ ロ イＬＬｄ珪トニ屏記 第６図 錐呆次ぐ・何、Ｕ 第７図 ；１；ミ＠ 日月・）１６←Ｌ、・ １；；、モξｉど
、イ万・１第８図 ÷茫１３ＰＩ＾そ・之・文施閑 第９図
Claims (1)
- 【特許請求の範囲】 透光性の絶縁物板（１）上に、非透光性のソース電極（
２）とドレイン電極（３）とを形成し、アモルファスシ
リコン膜（４）と絶縁物膜（５）とを形成し、 レジスト膜（７）を形成した後、 前記非透光性のソース電極（２）とドレイン電極（３）
とをマスクとして、前記透光性の絶縁物板（１）の側か
ら露光してパターニングしたレジストマスク（７１）を
使用して、ゲート電極（６）を形成することを特徴とす
る薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16880385A JPS6230376A (ja) | 1985-07-31 | 1985-07-31 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16880385A JPS6230376A (ja) | 1985-07-31 | 1985-07-31 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6230376A true JPS6230376A (ja) | 1987-02-09 |
Family
ID=15874773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16880385A Pending JPS6230376A (ja) | 1985-07-31 | 1985-07-31 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6230376A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6341077A (ja) * | 1986-08-06 | 1988-02-22 | Nippon Sheet Glass Co Ltd | 薄膜トランジスタの製造方法 |
| US5091337A (en) * | 1987-12-26 | 1992-02-25 | Seikosha Co., Ltd. | Method of manufacturing amorphous-silicon thin-film transistors |
| JP2007036247A (ja) * | 2005-07-28 | 2007-02-08 | Palo Alto Research Center Inc | 電気コンポーネントの製造方法および電気コンポーネント構造 |
| US8073059B2 (en) | 2002-07-11 | 2011-12-06 | Panasonic Corporation | Picture encoding method and picture decoding method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59165459A (ja) * | 1983-03-09 | 1984-09-18 | Hosiden Electronics Co Ltd | 薄膜トランジスタの製造方法 |
| JPS60142566A (ja) * | 1983-12-28 | 1985-07-27 | Fujitsu Ltd | 絶縁ゲ−ト薄膜トランジスタ及びその製造方法 |
| JPS6197865A (ja) * | 1984-10-18 | 1986-05-16 | Victor Co Of Japan Ltd | 薄膜トランジスタの製作法 |
| JPS61224362A (ja) * | 1985-03-28 | 1986-10-06 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
-
1985
- 1985-07-31 JP JP16880385A patent/JPS6230376A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59165459A (ja) * | 1983-03-09 | 1984-09-18 | Hosiden Electronics Co Ltd | 薄膜トランジスタの製造方法 |
| JPS60142566A (ja) * | 1983-12-28 | 1985-07-27 | Fujitsu Ltd | 絶縁ゲ−ト薄膜トランジスタ及びその製造方法 |
| JPS6197865A (ja) * | 1984-10-18 | 1986-05-16 | Victor Co Of Japan Ltd | 薄膜トランジスタの製作法 |
| JPS61224362A (ja) * | 1985-03-28 | 1986-10-06 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6341077A (ja) * | 1986-08-06 | 1988-02-22 | Nippon Sheet Glass Co Ltd | 薄膜トランジスタの製造方法 |
| US5091337A (en) * | 1987-12-26 | 1992-02-25 | Seikosha Co., Ltd. | Method of manufacturing amorphous-silicon thin-film transistors |
| US8073059B2 (en) | 2002-07-11 | 2011-12-06 | Panasonic Corporation | Picture encoding method and picture decoding method |
| JP2007036247A (ja) * | 2005-07-28 | 2007-02-08 | Palo Alto Research Center Inc | 電気コンポーネントの製造方法および電気コンポーネント構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4700458A (en) | Method of manufacture thin film transistor | |
| US7259045B2 (en) | Method for fabricating a thin film transistor using a half-tone mask | |
| JPH08172202A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH06196506A (ja) | 電界効果トランジスタの製造方法 | |
| JP2004140355A (ja) | 画素構造及びその製造方法（関連出願のクロスリファレンス） | |
| JPS62205664A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02138736A (ja) | 遮光性薄膜のエッチング方法 | |
| JPS6230376A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0611060B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0691105B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6230375A (ja) | 薄膜トランジスタとその製造方法 | |
| KR20010109681A (ko) | 프린지 필드 구동 액정 표시장치의 제조방법 | |
| JPS62152174A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04326769A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3587868B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS61191072A (ja) | 薄膜トランジスタとその製造方法 | |
| JP3105606B2 (ja) | 液晶装置の製造方法 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6347981A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2854025B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09246554A (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
| JPH02117142A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH06118445A (ja) | 液晶表示装置の製造方法 | |
| JP2527579B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS60235467A (ja) | 薄膜トランジスタの製作方法 |