JPH02138736A - 遮光性薄膜のエッチング方法 - Google Patents
遮光性薄膜のエッチング方法Info
- Publication number
- JPH02138736A JPH02138736A JP63305763A JP30576388A JPH02138736A JP H02138736 A JPH02138736 A JP H02138736A JP 63305763 A JP63305763 A JP 63305763A JP 30576388 A JP30576388 A JP 30576388A JP H02138736 A JPH02138736 A JP H02138736A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- light
- pattern
- shielding thin
- photoresist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 119
- 238000005530 etching Methods 0.000 title claims description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 abstract description 4
- 239000007789 gas Substances 0.000 description 30
- 239000012535 impurity Substances 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 229910052731 fluorine Inorganic materials 0.000 description 7
- 239000011737 fluorine Substances 0.000 description 7
- 239000000370 acceptor Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910000667 (NH4)2Ce(NO3)6 Inorganic materials 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は遮光性薄膜のエツチング方法に関するものであ
る。
る。
［従来の技術］
遮光性薄膜をエツチングする場合、まず遮光性薄膜トに
フォトレジストを塗布し、このフォトレジストを所定の
パターンに露光した後現像してフォトレジストパターン
を形成し、このフォトレジストパターンをマスクとして
遮光性薄膜をエツチングしていた。
フォトレジストを塗布し、このフォトレジストを所定の
パターンに露光した後現像してフォトレジストパターン
を形成し、このフォトレジストパターンをマスクとして
遮光性薄膜をエツチングしていた。
［解決しようとする課題］
上記従来のエツチング方法では、遮光性薄膜をエツチン
グした後の遮光性薄膜端部に急峻な段差が生じる。その
ために、遮光性薄膜端部の段差部を覆うように薄膜を形
成したときに、段差部での被覆性か態く、段切れ等が生
じるという問題があった。
グした後の遮光性薄膜端部に急峻な段差が生じる。その
ために、遮光性薄膜端部の段差部を覆うように薄膜を形
成したときに、段差部での被覆性か態く、段切れ等が生
じるという問題があった。
本発明は上記従来の課題に対してなされたものであり、
段差被覆性に優れた遮光性薄膜のエツチング方法を提供
することを目的としている。
段差被覆性に優れた遮光性薄膜のエツチング方法を提供
することを目的としている。
［課題を解決するための手段］
本発明は、透光性基板上に形成された金属薄膜や半導体
薄膜による遮光性薄膜上にフォトレジストを塗布する工
程と、このフォトレジストを露光した後現像して所定の
形状をＨするフォトレジストパターンを形成する工程と
、このフォトレジストパターンをマスクとして上記遮光
性薄膜をエツチングして、フォトレジストパターンと整
合した遮光性薄膜パターンを形成する工程と、上記透光
性基板裏面より上記遮光性薄膜パターンをマスクとして
上記フォトレジストパターンを露光した後現ｆ象して、
上５己フォトレジストパターンを縮小したフォトレジス
トパターンを形成する工程と、この縮小されたフォトレ
ジストパターンをマスクとして上記遮光性薄膜パターン
をエツチングする工程とからなる遮光性薄膜のエツチン
グ方法に上り、−１−記目的を解決するものである。
薄膜による遮光性薄膜上にフォトレジストを塗布する工
程と、このフォトレジストを露光した後現像して所定の
形状をＨするフォトレジストパターンを形成する工程と
、このフォトレジストパターンをマスクとして上記遮光
性薄膜をエツチングして、フォトレジストパターンと整
合した遮光性薄膜パターンを形成する工程と、上記透光
性基板裏面より上記遮光性薄膜パターンをマスクとして
上記フォトレジストパターンを露光した後現ｆ象して、
上５己フォトレジストパターンを縮小したフォトレジス
トパターンを形成する工程と、この縮小されたフォトレ
ジストパターンをマスクとして上記遮光性薄膜パターン
をエツチングする工程とからなる遮光性薄膜のエツチン
グ方法に上り、−１−記目的を解決するものである。
［実施例］
以下、図面に基いて本発明の一実施例の説明を行う。
第１図は本発明の第１の実施例であり、本発明の遮光性
薄膜のエツチング方法を、薄膜トランジスタのゲート電
極やゲート配線を形成する金属薄膜に用いたときの一例
を示したものである。
薄膜のエツチング方法を、薄膜トランジスタのゲート電
極やゲート配線を形成する金属薄膜に用いたときの一例
を示したものである。
同図において、１１はガラス等の絶縁性を有する透光性
基板、１２は金属薄膜を用いた遮光性薄膜、１３はフォ
トレジストである。
基板、１２は金属薄膜を用いた遮光性薄膜、１３はフォ
トレジストである。
以下、同図の（Ａ）〜（Ｆ）に従って各工程の説明を行
う。
う。
（Ａ）透光性基板１１上に、ゲート電極を形成するため
の遮光性薄膜１２（ここではクロム（Ｃｒ）とする。）
を蒸着する。この遮光性薄膜１２ににポジ型のフォトレ
ジスト１３を塗布し、プリベークを行う。
の遮光性薄膜１２（ここではクロム（Ｃｒ）とする。）
を蒸着する。この遮光性薄膜１２ににポジ型のフォトレ
ジスト１３を塗布し、プリベークを行う。
（Ｂ）プリベークされたフォトレジスト１３を露光した
後現像を行い、所定の形状のフォトレジストパターン１
３ａを形成する。なお、ポストベクは行っていない。
後現像を行い、所定の形状のフォトレジストパターン１
３ａを形成する。なお、ポストベクは行っていない。
（Ｃ）フォトレジストパターン１３ａをマスクとして、
硝酸第二セリウムアンモニウム（（ＮＨ４）２Ｃｅ（Ｎ
０３）６）水溶液により遮光性薄膜１２をエツチングし
、遮光性薄膜パターン１２ａを形成する。続いて透光性
基板１１裏面より紫外光１４を照射する（以下、背面露
光という。）と、遮光性薄膜パターン１２ａがあるとこ
ろでは紫外光１４が吸収されるため、フォトレジストパ
ターン１３ａはほとんど露光されない。しかしながら、
紫外光１４の回折あるいはバックプレートからの反射等
によりフォトレジストパターン１３ａの端部付近は露光
される。
硝酸第二セリウムアンモニウム（（ＮＨ４）２Ｃｅ（Ｎ
０３）６）水溶液により遮光性薄膜１２をエツチングし
、遮光性薄膜パターン１２ａを形成する。続いて透光性
基板１１裏面より紫外光１４を照射する（以下、背面露
光という。）と、遮光性薄膜パターン１２ａがあるとこ
ろでは紫外光１４が吸収されるため、フォトレジストパ
ターン１３ａはほとんど露光されない。しかしながら、
紫外光１４の回折あるいはバックプレートからの反射等
によりフォトレジストパターン１３ａの端部付近は露光
される。
（Ｄ）フォトレジストパターン１３ａを現像し、上記工
程（Ｃ）において露光されたフォトレジストパターン１
３ａの端部を除去し、上記フォトレジストパターン１３
ａを縮小したフォトレジストパターン１３ｂを形成する
。
程（Ｃ）において露光されたフォトレジストパターン１
３ａの端部を除去し、上記フォトレジストパターン１３
ａを縮小したフォトレジストパターン１３ｂを形成する
。
（Ｅ）四塩化炭素（ＣＣ１４）と酸素の混合ガスをエツ
チングガスとし、プラズマ乾式エツチング法を用いたレ
ジスト後退法により、フォトレジストパターン１３ｂを
後退させながら遮光性薄膜パターン１２ａをエツチング
する。
チングガスとし、プラズマ乾式エツチング法を用いたレ
ジスト後退法により、フォトレジストパターン１３ｂを
後退させながら遮光性薄膜パターン１２ａをエツチング
する。
なお、本例では遮光性薄膜となる金属薄膜としてクロム
を用いたため、塩素系ガスと酸素の混合ガスをエツチン
グガスとして用いたが、金属薄膜の種類により例えばフ
ッ素系ガス（ＣＦ４等）と酸素の混合ガス等をエツチン
グガスとして適宜用いてもよい。
を用いたため、塩素系ガスと酸素の混合ガスをエツチン
グガスとして用いたが、金属薄膜の種類により例えばフ
ッ素系ガス（ＣＦ４等）と酸素の混合ガス等をエツチン
グガスとして適宜用いてもよい。
（Ｆ）フォトレジストパターン１３ｂを剥離して遮光性
薄膜パターン１２ｂによるゲート電極を形成する。
薄膜パターン１２ｂによるゲート電極を形成する。
以上の製造方法により得られる遮光性薄膜パタン１２ｂ
は、２回にわたり遮光性薄膜がエッチングされるため、
第１図（Ｆ）に示されるように遮光性薄膜パターン１２
ｂの端部が他の部分よりも薄くなる。
は、２回にわたり遮光性薄膜がエッチングされるため、
第１図（Ｆ）に示されるように遮光性薄膜パターン１２
ｂの端部が他の部分よりも薄くなる。
特に２回めのエツチングをプラズマ乾式エツチング法を
用いたレジスト後退法により行ったものでは、遮光性薄
膜パターン１２ｂの端部のテーパ形状が極めて緩かなも
のとなる。
用いたレジスト後退法により行ったものでは、遮光性薄
膜パターン１２ｂの端部のテーパ形状が極めて緩かなも
のとなる。
第２図は本発明の第２の実施例であり、本発明における
遮光性薄膜のエツチング方法を、薄膜トランジスタの半
導体薄膜に用いたときの一例を示したものである。
遮光性薄膜のエツチング方法を、薄膜トランジスタの半
導体薄膜に用いたときの一例を示したものである。
同図において、２１はガラス等の絶縁性を何する透光性
基板、２２は半導体薄膜を用いた遮光性薄膜、２３はフ
ォトレジストである。
基板、２２は半導体薄膜を用いた遮光性薄膜、２３はフ
ォトレジストである。
以下、同図の（Ａ）〜（Ｉ（）に従って各工程の説明を
行う。
行う。
（Ａ）ゲート電極２５（上記第１の実施例で示した方法
により形成されたものが好ましい。）およびゲート絶縁
層２６が形成された透光性基板２１上に、ドナーやアク
セプタとなる不純物をほとんど含まない真性非晶質シリ
コン層２２１ （厚さ１５０〜２５０ナノメータ）およ
びドナーやアクセプタとなる不純物を通計なんだ不純物
シリコン層２２２（厚さ３０〜５０ナノメータ）を、プ
ラズマＣＶＤ法により形成する。この真性非晶質シリコ
ン層２２１および不純物シリコン層２２２は半導体薄膜
であり、遮光性薄膜２２を形成するものである。この遮
光性薄膜２２上にポジ型のフォトレジスト２３を塗布し
、プリベークを行う。
により形成されたものが好ましい。）およびゲート絶縁
層２６が形成された透光性基板２１上に、ドナーやアク
セプタとなる不純物をほとんど含まない真性非晶質シリ
コン層２２１ （厚さ１５０〜２５０ナノメータ）およ
びドナーやアクセプタとなる不純物を通計なんだ不純物
シリコン層２２２（厚さ３０〜５０ナノメータ）を、プ
ラズマＣＶＤ法により形成する。この真性非晶質シリコ
ン層２２１および不純物シリコン層２２２は半導体薄膜
であり、遮光性薄膜２２を形成するものである。この遮
光性薄膜２２上にポジ型のフォトレジスト２３を塗布し
、プリベークを行う。
（Ｂ）プリベークされたフォトレジスト２３を露光した
後現像を行い、所定の形状のフォトレジストパターン２
３ａを形成する。なお、ポストベークは行っていない。
後現像を行い、所定の形状のフォトレジストパターン２
３ａを形成する。なお、ポストベークは行っていない。
（Ｃ）フォトレジストパターン２３ａをマスクとして、
通常のエツチング方法により遮光性薄膜２２をエツチン
グし、遮光性薄膜パターン２２ａを形成する。本例のよ
うに遮光性薄膜としてシリコン系の材料を用いるときに
は、ＣＦ４等のフッ素系のガスと酸素の混合ガスをエツ
チングガスとし、プラズマ乾式エツチング法を用いたレ
ジスト後退法により、フォトレジストパターン２３ａを
後退させながら遮光性薄膜２２をエツチングすればよい
。続いて通光性基板２１裏面より紫外光２４を照射する
（背面露光）と、遮光性薄膜パターン２２ａがあるとこ
ろでは紫外光２４が吸収されるため、フォトレジストパ
ターン２３ａはほとんど露光されない（遮光性薄膜とし
て非晶質シリコンを用いた場合、膜厚が２００ナノメ一
タ程度あると紫外光はほとんど吸収されてしまう。）。
通常のエツチング方法により遮光性薄膜２２をエツチン
グし、遮光性薄膜パターン２２ａを形成する。本例のよ
うに遮光性薄膜としてシリコン系の材料を用いるときに
は、ＣＦ４等のフッ素系のガスと酸素の混合ガスをエツ
チングガスとし、プラズマ乾式エツチング法を用いたレ
ジスト後退法により、フォトレジストパターン２３ａを
後退させながら遮光性薄膜２２をエツチングすればよい
。続いて通光性基板２１裏面より紫外光２４を照射する
（背面露光）と、遮光性薄膜パターン２２ａがあるとこ
ろでは紫外光２４が吸収されるため、フォトレジストパ
ターン２３ａはほとんど露光されない（遮光性薄膜とし
て非晶質シリコンを用いた場合、膜厚が２００ナノメ一
タ程度あると紫外光はほとんど吸収されてしまう。）。
しかしながら、紫外光２４の回折あるいはバックプレー
トからの反射等によりフォトレジストパターン２３ａの
端部付近は露光される。
トからの反射等によりフォトレジストパターン２３ａの
端部付近は露光される。
（Ｄ）フォトレジストパターン２３ａを現像し、上記工
程（Ｃ）において露光されたフォトレジストパターン２
３ａの端部を除去し、上記フォトレジストパターン２３
ａを縮小したフォトレジストパターン２３ｂを形成する
。
程（Ｃ）において露光されたフォトレジストパターン２
３ａの端部を除去し、上記フォトレジストパターン２３
ａを縮小したフォトレジストパターン２３ｂを形成する
。
（Ｅ）ＣＦ４等のフッ素系のガスと酸素の混合ガスをエ
ツチングガスとし、プラズマ乾式エツチング法を用いた
レジスト後退法により、フォトレジストパターン２３ｂ
を後退させながら遮光性薄膜パターン２２ａをエツチン
グする。
ツチングガスとし、プラズマ乾式エツチング法を用いた
レジスト後退法により、フォトレジストパターン２３ｂ
を後退させながら遮光性薄膜パターン２２ａをエツチン
グする。
なお、本例では遮光性薄膜となる半導体薄膜としてシリ
コンを用いたため、フッ素系ガスと酸素の混合ガスをエ
ツチングガスとして用いたが、半導体薄ｊ漠の種類によ
り他のエツチングガスを適宜用いてもよい。
コンを用いたため、フッ素系ガスと酸素の混合ガスをエ
ツチングガスとして用いたが、半導体薄ｊ漠の種類によ
り他のエツチングガスを適宜用いてもよい。
（Ｆ）フォトレジストパターン２３ｂを剥離しテ遮光性
薄膜パターン２２ｂによる島状構造を形成する。
薄膜パターン２２ｂによる島状構造を形成する。
以」二の製造方法によりｉυられる遮光性薄膜パターン
２２ｂは、２回にわたり遮光性薄膜がエツチングされる
ため、第２図（Ｆ）に示されるように遮光性薄膜パター
ン２２ｂの端部が他の部分よりも薄くなる。
２２ｂは、２回にわたり遮光性薄膜がエツチングされる
ため、第２図（Ｆ）に示されるように遮光性薄膜パター
ン２２ｂの端部が他の部分よりも薄くなる。
（Ｇ）ソースおよびドレイン電極を形成するために、Ｉ
ＴＯ（インジウム ティン オキサイド））等の導電性
薄膜２７をＥＢ蒸着法やスパッタ蒸着法により形成する
。遮光性薄膜パターン２２ｂの端部が他の部分よりも薄
いため、導電性薄膜２７の段差被覆性は極めてよく、導
電性薄膜２７が段切れ等を生じることはほとんどない。
ＴＯ（インジウム ティン オキサイド））等の導電性
薄膜２７をＥＢ蒸着法やスパッタ蒸着法により形成する
。遮光性薄膜パターン２２ｂの端部が他の部分よりも薄
いため、導電性薄膜２７の段差被覆性は極めてよく、導
電性薄膜２７が段切れ等を生じることはほとんどない。
（Ｈ）導電性薄膜２７を所定の形状にパターニングし、
このパターニングされた導電性薄膜２７をマスクとして
不純物シリコン層２２２ｂをエツチングして、ソースお
よびドレイン電極２２２ｃを形成する。
このパターニングされた導電性薄膜２７をマスクとして
不純物シリコン層２２２ｂをエツチングして、ソースお
よびドレイン電極２２２ｃを形成する。
以上（Ａ）〜（Ｈ）の工程により、薄膜トランジスタが
形成される。
形成される。
第３図は本発明の第３の実施例であり、本発明における
遮光性薄膜のエツチング方法を、フォトセンサの半導体
薄膜に用いたときの一例を示したものである。
遮光性薄膜のエツチング方法を、フォトセンサの半導体
薄膜に用いたときの一例を示したものである。
同図において、３１はガラス等の絶縁性を有する透光性
括阪、３２は十導体薄膜を用いた遮光性薄膜、３３はフ
ォトレジストである。
括阪、３２は十導体薄膜を用いた遮光性薄膜、３３はフ
ォトレジストである。
以下、同図の（Ａ）〜（Ｈ）に従って各工程の説明を行
う。
う。
（Ａ）下部電極３５（上記第１の実施例で示した方法に
より形成されたものが好ましい。）が形成された透光性
基板３１上に、ドナーやアクセプタとなる不純物をほと
んど含まない真性非晶質シリコン層３２１ （厚さ６０
０ナノメ一タ程度）およびドナーやアクセプタとなる不
純物を適雇含んだ不純物シリコン層３２２を、プラズマ
ＣＶＤ法により形成する。この真性非晶質シリコン層３
２１および不純物シリコン層３２２は半導体薄膜であり
、遮光性薄膜３２を形成するものである。この遮光性薄
膜３２上にポジ型のフォトレジスト３３を塗布し、プリ
ベークを行う。
より形成されたものが好ましい。）が形成された透光性
基板３１上に、ドナーやアクセプタとなる不純物をほと
んど含まない真性非晶質シリコン層３２１ （厚さ６０
０ナノメ一タ程度）およびドナーやアクセプタとなる不
純物を適雇含んだ不純物シリコン層３２２を、プラズマ
ＣＶＤ法により形成する。この真性非晶質シリコン層３
２１および不純物シリコン層３２２は半導体薄膜であり
、遮光性薄膜３２を形成するものである。この遮光性薄
膜３２上にポジ型のフォトレジスト３３を塗布し、プリ
ベークを行う。
（Ｂ）プリベークされたフォトレジスト３３を露光した
後現像を行い、所定の形状のフォトレジストパターン３
３ａを形成する。なお、ポストベクは行っていない。
後現像を行い、所定の形状のフォトレジストパターン３
３ａを形成する。なお、ポストベクは行っていない。
（Ｃ）フォトレジストパターン３３ａをマスクとして、
通常のエツチング方法により遮光性薄膜３２をエツチン
グし、遮光性薄膜パターン３２ａを形成する。本例のよ
うに遮光性薄膜としてシリコン系の材料を用いるときに
は、ＣＦ４等のフッ素系のガスと酸素の混合ガスをエツ
チングガスとし、プラズマ乾式エツチング法を用いたレ
ジスト後退法により、フォトレジストパターン３３ａを
後退させながら遮光性薄膜３２をエツチングすればよい
。続いて透光性基板３１裏面より紫外光３４を照射する
（背面露光）と、遮光性薄膜パターン３２ａがあるとこ
ろでは紫外光３４が吸収されるため、フォトレジストパ
ターン３３ａはほとんど露光されない。しかしながら、
紫外光３４の回折あるいはバックプレートからの反射等
によりフォトレジストパターン３３ａの端部付近は露光
される。
通常のエツチング方法により遮光性薄膜３２をエツチン
グし、遮光性薄膜パターン３２ａを形成する。本例のよ
うに遮光性薄膜としてシリコン系の材料を用いるときに
は、ＣＦ４等のフッ素系のガスと酸素の混合ガスをエツ
チングガスとし、プラズマ乾式エツチング法を用いたレ
ジスト後退法により、フォトレジストパターン３３ａを
後退させながら遮光性薄膜３２をエツチングすればよい
。続いて透光性基板３１裏面より紫外光３４を照射する
（背面露光）と、遮光性薄膜パターン３２ａがあるとこ
ろでは紫外光３４が吸収されるため、フォトレジストパ
ターン３３ａはほとんど露光されない。しかしながら、
紫外光３４の回折あるいはバックプレートからの反射等
によりフォトレジストパターン３３ａの端部付近は露光
される。
（Ｄ）フォトレジストパターン３３ａを現像し、Ｌ記工
程（Ｃ）において露光されたフォトレジストパターン３
３ａの端部を除去し、１−記フオドレジストパターン３
３ａを縮小したフォトレジストパターン３３ｂを形成す
る。
程（Ｃ）において露光されたフォトレジストパターン３
３ａの端部を除去し、１−記フオドレジストパターン３
３ａを縮小したフォトレジストパターン３３ｂを形成す
る。
（Ｅ）ＣＦ４等のフッ素系のガスと酸素の混合ガスをエ
ツチングガスとし、プラズマ乾式エツチング法を用いた
レジスト後退法により、フォトレジストパターン３３ｂ
を後退させながら遮光性薄膜パターン３２ａをエツチン
グする。
ツチングガスとし、プラズマ乾式エツチング法を用いた
レジスト後退法により、フォトレジストパターン３３ｂ
を後退させながら遮光性薄膜パターン３２ａをエツチン
グする。
なお、本例では遮光性薄膜となる半導体薄膜としてシリ
コンを用いたため、フッ素系ガスと酸素の混合ガスをエ
ツチングガスとして用いたが、半導体薄膜の種類により
他のエツチングガスを適宜用いてもよい。
コンを用いたため、フッ素系ガスと酸素の混合ガスをエ
ツチングガスとして用いたが、半導体薄膜の種類により
他のエツチングガスを適宜用いてもよい。
続いて透光性基板３１裏面より紫外光３４を照射しく背
面露光）、フォトレジストパターン３３ｂの端部付近を
露光する。
面露光）、フォトレジストパターン３３ｂの端部付近を
露光する。
（Ｆ）フォトレジストパターン３３ｂを現像し、−に記
工程（Ｅ）において露光されたフォトレジストパターン
３３ｂの端部を除去し、上記フォトレジストパターン３
３ｂを縮小したフォトレジストパターン３３ｃを形成す
る。
工程（Ｅ）において露光されたフォトレジストパターン
３３ｂの端部を除去し、上記フォトレジストパターン３
３ｂを縮小したフォトレジストパターン３３ｃを形成す
る。
（Ｇ）ＣＦ４等のフッ素系のガスと酸素の混合ガスをエ
ツチングガスとし、プラズマ乾式エツチング法を用いた
レジスト後退法により、フォトレジストパターン３３ｃ
を後退させながら遮光性薄膜パターン３２ｂをエツチン
グする。
ツチングガスとし、プラズマ乾式エツチング法を用いた
レジスト後退法により、フォトレジストパターン３３ｃ
を後退させながら遮光性薄膜パターン３２ｂをエツチン
グする。
以上の製造方法により得られる遮光性薄膜バタ−ン３２
Ｃは、３回にわたり遮光性薄膜がエツチングされるため
、第２図（Ｇ）に示されるように遮光性薄膜パターン３
２ｃの端部が階段状になり、他の部分よりも薄くなる。
Ｃは、３回にわたり遮光性薄膜がエツチングされるため
、第２図（Ｇ）に示されるように遮光性薄膜パターン３
２ｃの端部が階段状になり、他の部分よりも薄くなる。
（Ｈ）フォトレジストパターン３３ｃを剥離して遮光性
薄膜パターン３２ｃによる島状構造を形成する。引き続
きＩＴＯ等の導電性薄膜３６をＥＢ蒸着法やスパッタ蒸
着法により形成し、この導電性薄膜を所定の形状にパタ
ーニングして上部電極を形成する。遮光性薄膜パターン
３２ｃの端部は階段状となり他の部分よりも薄いため、
導電性薄膜３６の段差被覆性は極めてよく、導電性薄膜
３Ｂが段切れ等を生じることはほとんどない。
薄膜パターン３２ｃによる島状構造を形成する。引き続
きＩＴＯ等の導電性薄膜３６をＥＢ蒸着法やスパッタ蒸
着法により形成し、この導電性薄膜を所定の形状にパタ
ーニングして上部電極を形成する。遮光性薄膜パターン
３２ｃの端部は階段状となり他の部分よりも薄いため、
導電性薄膜３６の段差被覆性は極めてよく、導電性薄膜
３Ｂが段切れ等を生じることはほとんどない。
以上（Ａ）〜（Ｈ）の工程により、フォトセンサが形成
される。
される。
以上述べた第１および第２の実施例では背面露光の工程
は１回、第３の実施例では２回であったが、この工程の
１ｉｌｌ！］数は遮光性薄膜の厚さ等により適宜変更可
能である。
は１回、第３の実施例では２回であったが、この工程の
１ｉｌｌ！］数は遮光性薄膜の厚さ等により適宜変更可
能である。
なお、第２および第３の実施例では、遮光性薄膜として
シリコン層を用いていたが、これ以外の例えばＣｄＴｅ
等の半導体を用いてもよい。
シリコン層を用いていたが、これ以外の例えばＣｄＴｅ
等の半導体を用いてもよい。
［効果］
本発明によれば、マスク数を増加させずに遮光性薄膜パ
ターンの端部を他の部分よりも薄くすることができる。
ターンの端部を他の部分よりも薄くすることができる。
そのため、遮光性薄膜端部の段差部を覆うように薄膜を
形成したときに、段差部での被覆性が極めてよく、段切
れ等の発生を著しく減少させることができる。従って、
歩留りの向上をはかることができる。
形成したときに、段差部での被覆性が極めてよく、段切
れ等の発生を著しく減少させることができる。従って、
歩留りの向上をはかることができる。
第１図、第２図および第３図は、本発明の第１、第２お
よび第３の実施例の製造工程を示した断面図である。 １１．２１．３１ ・・・・・・透光性基板 １２．２２．３２ ・・・・・・遮光性薄膜 １３．２３．３３ ・・・・・・フォトレジスト １ ２ ａ ｓ １ ２ ｂ ５２２ａ、２２ｂ
。 ３２ａ、 ３２ｂ、 ３２ｃ ・・・・・遮光性薄膜パターン １３ａ、１３ｂＳ ２３ａ、２３ｂ。 ３３ａ、３３ｂ、３３ｃ ・・・・・フォトレジストパターン 第１図 以上
よび第３の実施例の製造工程を示した断面図である。 １１．２１．３１ ・・・・・・透光性基板 １２．２２．３２ ・・・・・・遮光性薄膜 １３．２３．３３ ・・・・・・フォトレジスト １ ２ ａ ｓ １ ２ ｂ ５２２ａ、２２ｂ
。 ３２ａ、 ３２ｂ、 ３２ｃ ・・・・・遮光性薄膜パターン １３ａ、１３ｂＳ ２３ａ、２３ｂ。 ３３ａ、３３ｂ、３３ｃ ・・・・・フォトレジストパターン 第１図 以上
Claims (4)
- （１）透光性基板上に形成された遮光性薄膜上にフォト
レジストを塗布する工程と、 このフォトレジストを露光した後現像して所定の形状を
有するフォトレジストパターンを形成する工程と、 このフォトレジストパターンをマスクとして上記遮光性
薄膜をエッチングして、フォトレジストパターンと整合
した遮光性薄膜パターンを形成する工程と、 上記透光性基板裏面より上記遮光性薄膜パターンをマス
クとして上記フォトレジストパターンを露光した後現像
して、上記フォトレジストパターンを縮小したフォトレ
ジストパターンを形成する工程と、 この縮小されたフォトレジストパターンをマスクとして
上記遮光性薄膜パターンをエッチングする工程と からなる遮光性薄膜のエッチング方法。 - （２）遮光性薄膜が金属薄膜である請求項１記載の遮光
性薄膜のエッチング方法。 - （３）遮光性薄膜が半導体薄膜である請求項１記載の遮
光性薄膜のエッチング方法。 - （４）半導体薄膜がシリコン薄膜である請求項３記載の
遮光性薄膜のエッチング方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305763A JPH0634401B2 (ja) | 1987-12-29 | 1988-12-02 | 遮光性薄膜のエッチング方法 |
| US07/290,076 US4892613A (en) | 1987-12-29 | 1988-12-27 | Process for etching light-shielding thin film |
| NL8803197A NL194853C (nl) | 1987-12-29 | 1988-12-29 | Werkwijze voor het etsen van een lichtafschermende dunne film. |
| GB8900390A GB2225644B (en) | 1988-12-02 | 1989-01-09 | Process for producing a light-shielding thin film |
| SG16994A SG16994G (en) | 1988-12-02 | 1994-01-28 | Process for producing a light-shielding thin film. |
| HK45694A HK45694A (en) | 1988-12-02 | 1994-05-12 | Process for producing a light-shielding thin film |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33668287 | 1987-12-29 | ||
| JP62-336682 | 1987-12-29 | ||
| JP63305763A JPH0634401B2 (ja) | 1987-12-29 | 1988-12-02 | 遮光性薄膜のエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02138736A true JPH02138736A (ja) | 1990-05-28 |
| JPH0634401B2 JPH0634401B2 (ja) | 1994-05-02 |
Family
ID=26564445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63305763A Expired - Fee Related JPH0634401B2 (ja) | 1987-12-29 | 1988-12-02 | 遮光性薄膜のエッチング方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4892613A (ja) |
| JP (1) | JPH0634401B2 (ja) |
| NL (1) | NL194853C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015173266A (ja) * | 2015-03-25 | 2015-10-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9640630B2 (en) | 1999-08-12 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130263A (en) * | 1990-04-17 | 1992-07-14 | General Electric Company | Method for photolithographically forming a selfaligned mask using back-side exposure and a non-specular reflecting layer |
| US5318664A (en) * | 1990-06-25 | 1994-06-07 | General Electric Company | Patterning of indium-tin oxide via selective reactive ion etching |
| US5174857A (en) * | 1990-10-29 | 1992-12-29 | Gold Star Co., Ltd. | Slope etching process |
| JP3172840B2 (ja) * | 1992-01-28 | 2001-06-04 | 株式会社日立製作所 | アクティブマトリクス基板の製造方法および液晶表示装置 |
| JP2901423B2 (ja) * | 1992-08-04 | 1999-06-07 | 三菱電機株式会社 | 電界効果トランジスタの製造方法 |
| JPH0766420A (ja) * | 1993-08-31 | 1995-03-10 | Matsushita Electric Ind Co Ltd | 薄膜の加工方法 |
| JP2658873B2 (ja) * | 1994-05-30 | 1997-09-30 | 日本電気株式会社 | 光電変換素子 |
| US6716233B1 (en) * | 1999-06-02 | 2004-04-06 | Power Medical Interventions, Inc. | Electromechanical driver and remote surgical instrument attachment having computer assisted control capabilities |
| JP4342342B2 (ja) * | 2003-04-02 | 2009-10-14 | シャープ株式会社 | カラーフィルター、それを用いた表示装置およびそれらの製造方法 |
| KR20170035408A (ko) * | 2015-09-22 | 2017-03-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN112768353A (zh) * | 2020-12-28 | 2021-05-07 | 深圳清华大学研究院 | 一种改善金属电极形貌的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5814568A (ja) * | 1981-07-17 | 1983-01-27 | Fujitsu Ltd | 薄膜トランジスタマトリツクスアレイの製造方法 |
| JPS61193451A (ja) * | 1985-02-21 | 1986-08-27 | Nec Kyushu Ltd | 半導体装置の製造方法 |
| JPS6273233A (ja) * | 1985-09-27 | 1987-04-03 | Seiko Epson Corp | 電気光学装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58170067A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| US4514252A (en) * | 1982-11-18 | 1985-04-30 | Hewlett-Packard Company | Technique of producing tapered features in integrated circuits |
| FR2542920B1 (fr) * | 1983-03-18 | 1986-06-06 | Commissariat Energie Atomique | Procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre |
| FR2590409B1 (fr) * | 1985-11-15 | 1987-12-11 | Commissariat Energie Atomique | Procede de fabrication d'un transistor en couches minces a grille auto-alignee par rapport au drain et a la source de celui-ci et transistor obtenu par le procede |
| JPS62291067A (ja) * | 1986-06-10 | 1987-12-17 | Nec Corp | 薄膜トランジスタの製造方法 |
-
1988
- 1988-12-02 JP JP63305763A patent/JPH0634401B2/ja not_active Expired - Fee Related
- 1988-12-27 US US07/290,076 patent/US4892613A/en not_active Expired - Lifetime
- 1988-12-29 NL NL8803197A patent/NL194853C/nl not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5814568A (ja) * | 1981-07-17 | 1983-01-27 | Fujitsu Ltd | 薄膜トランジスタマトリツクスアレイの製造方法 |
| JPS61193451A (ja) * | 1985-02-21 | 1986-08-27 | Nec Kyushu Ltd | 半導体装置の製造方法 |
| JPS6273233A (ja) * | 1985-09-27 | 1987-04-03 | Seiko Epson Corp | 電気光学装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9640630B2 (en) | 1999-08-12 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| JP2015173266A (ja) * | 2015-03-25 | 2015-10-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0634401B2 (ja) | 1994-05-02 |
| NL8803197A (nl) | 1989-07-17 |
| NL194853B (nl) | 2002-12-02 |
| NL194853C (nl) | 2003-04-03 |
| US4892613A (en) | 1990-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100759627B1 (ko) | 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법 | |
| US4778773A (en) | Method of manufacturing a thin film transistor | |
| USRE41632E1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH02138736A (ja) | 遮光性薄膜のエッチング方法 | |
| JPH0476101B2 (ja) | ||
| US6391499B1 (en) | Light exposure mask and method of manufacturing the same | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| JP7174826B2 (ja) | フォトマスク及びその製造方法 | |
| JP2788649B2 (ja) | フォトマスクブランク及びフォトマスク | |
| KR920005635B1 (ko) | 차광성 박막의 에칭방법. | |
| US20210217783A1 (en) | Transistor arrays | |
| JPS61187369A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10106971A (ja) | 半導体装置の製造方法 | |
| JP2877363B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP7517941B2 (ja) | フォトマスクの製造方法 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US7129026B2 (en) | Lithographic process for multi-etching steps by using single reticle | |
| JPS5984244A (ja) | ホトマスク | |
| JPH0360042A (ja) | 薄膜トランジスタの製造方法 | |
| JP3172527B2 (ja) | 位相シフトマスク、位相シフトマスクブランク及び位相シフト部材形成用ターゲット | |
| JPH0845932A (ja) | 基板の突状部の電極の形成方法 | |
| JPS5893052A (ja) | ホトマスク | |
| JPH0366656B2 (ja) | ||
| KR100265344B1 (ko) | 전도성 반사방지막을 이용한 반도체 장치의 실린더형 캐패시터제조방법 | |
| GB2225644A (en) | Process for producing a light-shielding thin film pattern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |