JPH0845932A - 基板の突状部の電極の形成方法 - Google Patents
基板の突状部の電極の形成方法Info
- Publication number
- JPH0845932A JPH0845932A JP17714994A JP17714994A JPH0845932A JP H0845932 A JPH0845932 A JP H0845932A JP 17714994 A JP17714994 A JP 17714994A JP 17714994 A JP17714994 A JP 17714994A JP H0845932 A JPH0845932 A JP H0845932A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- photoresist
- protrusion
- ohmic electrode
- step structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 段差構造基板、特に突状部付き基板を有する
半導体デバイスにおいて、突状部を形成した後、選択的
に突状部の上面のみに電極をリフトオフ法により設ける
ことができる方法を提供する。 【構成】 基板１０上に酸化膜パターン１２を形成し、
この酸化膜パターン１２をマスクとしてドライエッチン
グすることにより突状部付き基板１０ａを形成する。こ
の突状部の側面は鏡面となっている。この突状部付き基
板１０ａを埋め込むようにホトレジスト１４を塗布し、
少なくとも突状部の上端面２０ｂが露出するまでホトレ
ジストを除去する。その後オーミック電極層１６を全面
に設け、リフトオフ法により突状部２０の上端面２０ｂ
上にのみオーミック電極１６ａを形成する。
半導体デバイスにおいて、突状部を形成した後、選択的
に突状部の上面のみに電極をリフトオフ法により設ける
ことができる方法を提供する。 【構成】 基板１０上に酸化膜パターン１２を形成し、
この酸化膜パターン１２をマスクとしてドライエッチン
グすることにより突状部付き基板１０ａを形成する。こ
の突状部の側面は鏡面となっている。この突状部付き基
板１０ａを埋め込むようにホトレジスト１４を塗布し、
少なくとも突状部の上端面２０ｂが露出するまでホトレ
ジストを除去する。その後オーミック電極層１６を全面
に設け、リフトオフ法により突状部２０の上端面２０ｂ
上にのみオーミック電極１６ａを形成する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体デバイスにお
ける段差構造基板、特に突状部付き基板の突状部上に電
極を形成する方法に関する。
ける段差構造基板、特に突状部付き基板の突状部上に電
極を形成する方法に関する。
【０００２】
【従来の技術】従来、半導体デバイスの突状部付き基板
の突状部の電極の形成方法としては、たとえば、文献：
「アプライド．フィジックス．レター（Ａｐｐｌ．Ｐｈ
ｙｓ．Ｌｅｔｔ．）．1991,Vol.58,No.21,p.2326-2328
」に開示されているような方法が知られている。
の突状部の電極の形成方法としては、たとえば、文献：
「アプライド．フィジックス．レター（Ａｐｐｌ．Ｐｈ
ｙｓ．Ｌｅｔｔ．）．1991,Vol.58,No.21,p.2326-2328
」に開示されているような方法が知られている。
【０００３】この従来の形成方法によれば、基板（半導
体ウエハ）上に、形成したい電極のパターンに合わせて
ホトレジストを塗布した後、基板の上側の全面に、オー
ミック電極を蒸着により設け、然る後、リフトオフ法を
用いてホトレジストおよびその上部のオーミック電極を
除去している。リフトオフ法を用いるために、オーミッ
ク電極の側面は凹凸状になる。その後、残ったオーミッ
ク電極をエッチングマスクとして基板をドライエッチン
グすることにより突状部付き基板を形成する。突状部の
側壁はオーミック電極側面（または端面ともいう。）を
転写するので、同様に凹凸状の面すなわち粗面になる。
体ウエハ）上に、形成したい電極のパターンに合わせて
ホトレジストを塗布した後、基板の上側の全面に、オー
ミック電極を蒸着により設け、然る後、リフトオフ法を
用いてホトレジストおよびその上部のオーミック電極を
除去している。リフトオフ法を用いるために、オーミッ
ク電極の側面は凹凸状になる。その後、残ったオーミッ
ク電極をエッチングマスクとして基板をドライエッチン
グすることにより突状部付き基板を形成する。突状部の
側壁はオーミック電極側面（または端面ともいう。）を
転写するので、同様に凹凸状の面すなわち粗面になる。
【０００４】つまり、従来は、まず最初に突状部の電極
にあたるオーミック電極を設け、それに合わせて突状部
付き基板すなわち段差構造基板を形成する方法であっ
た。
にあたるオーミック電極を設け、それに合わせて突状部
付き基板すなわち段差構造基板を形成する方法であっ
た。
【０００５】
【発明が解決しようとする課題】しかしながら、従来
の、半導体デバイスにおける突状部付き基板すなわち段
差構造基板の突状部の電極の形成方法には、以下のよう
な問題点があった。
の、半導体デバイスにおける突状部付き基板すなわち段
差構造基板の突状部の電極の形成方法には、以下のよう
な問題点があった。
【０００６】まず、突状部付き基板の突状部の電極にあ
たるオーミック電極を、リフトオフ法により設けている
が、その方法では電極の端面（側面）が凹凸状になって
しまう。そのオーミック電極をドライエッチングマスク
として、基板（半導体ウエハ）を段差構造に形成する
と、ドライエッチング側壁つまり段差構造の側壁に凹凸
形状がそのまま転写され、この側壁が滑らかな鏡面とな
らない。段差構造の側壁が凹凸状であると、この基板を
光導波路デバイス（半導体レーザ等）に応用することが
できず、したがって、この基板の利用範囲が狭いという
欠点がある。
たるオーミック電極を、リフトオフ法により設けている
が、その方法では電極の端面（側面）が凹凸状になって
しまう。そのオーミック電極をドライエッチングマスク
として、基板（半導体ウエハ）を段差構造に形成する
と、ドライエッチング側壁つまり段差構造の側壁に凹凸
形状がそのまま転写され、この側壁が滑らかな鏡面とな
らない。段差構造の側壁が凹凸状であると、この基板を
光導波路デバイス（半導体レーザ等）に応用することが
できず、したがって、この基板の利用範囲が狭いという
欠点がある。
【０００７】しかし、微細なパターンを形成するとき、
あるいは通常の化学エッチングが困難な金属のパターン
を形成するとき等、リフトオフ法は欠かせない技術とな
っている。
あるいは通常の化学エッチングが困難な金属のパターン
を形成するとき等、リフトオフ法は欠かせない技術とな
っている。
【０００８】そこで、従来より、段差構造基板の突状部
の電極を一般的に普及しているリフトオフ法を用いて設
けても、段差構造の側壁が凹凸状とならないような形成
方法の出現が望まれていた。
の電極を一般的に普及しているリフトオフ法を用いて設
けても、段差構造の側壁が凹凸状とならないような形成
方法の出現が望まれていた。
【０００９】
【課題を解決するための手段】このため、この発明の、
半導体デバイスにおける基板の突状部の電極の形成方法
によれば、以下のような工程上の特徴を有する。
半導体デバイスにおける基板の突状部の電極の形成方法
によれば、以下のような工程上の特徴を有する。
【００１０】（ａ）基板表面上に突状部形成のための酸
化膜パターンを設ける。
化膜パターンを設ける。
【００１１】（ｂ）この酸化膜パターンをエッチングマ
スクとして用いて、基板の一部分を基板表面側からドラ
イエッチングして、突状部付き基板を形成する。
スクとして用いて、基板の一部分を基板表面側からドラ
イエッチングして、突状部付き基板を形成する。
【００１２】（ｃ）突状部付き基板上の全面にホトレジ
ストを塗布する。
ストを塗布する。
【００１３】（ｄ）紫外光照射と現像処理により、ホト
レジストのうち突状部の上端面上を露出させる。
レジストのうち突状部の上端面上を露出させる。
【００１４】（ｅ）ホトレジストのうち、紫外光の未露
光部分を残したまま、真空蒸着により突状部付き基板の
上側全面にオーミック電極層を設ける。
光部分を残したまま、真空蒸着により突状部付き基板の
上側全面にオーミック電極層を設ける。
【００１５】（ｆ）工程（ｅ）の未露光部分およびこの
未露光部分上のオーミック電極層をリフトオフ法により
除去し、突状部の上端面上のみに電極層の部分をオーミ
ック電極として残存形成する。
未露光部分上のオーミック電極層をリフトオフ法により
除去し、突状部の上端面上のみに電極層の部分をオーミ
ック電極として残存形成する。
【００１６】また、この発明の好適実施例によれば、工
程（ｃ）のときに、突状部付き基板を埋め込むように突
状部よりも厚く、かつ上部が平坦になるようにホトレジ
ストを塗布するのが良い。
程（ｃ）のときに、突状部付き基板を埋め込むように突
状部よりも厚く、かつ上部が平坦になるようにホトレジ
ストを塗布するのが良い。
【００１７】この発明の好適実施例によれば、好ましく
は、工程（ｄ）のときに、突状部の上端面よりも広く
て、この上端面を覆う広さの領域の透光部を有するガラ
スマスクを用いるのが良い。
は、工程（ｄ）のときに、突状部の上端面よりも広く
て、この上端面を覆う広さの領域の透光部を有するガラ
スマスクを用いるのが良い。
【００１８】
【作用】上述したこの発明の、半導体デバイスにおける
段差構造基板の突状部の電極形成方法によれば、まず、
基板（半導体ウエハ）上に酸化膜パターンを設ける。こ
のことにより、この酸化膜パターンをエッチングマスク
とすることができる。また、この酸化膜パターンをエッ
チングマスクとして用いて基板の一部分を表面側からド
ライエッチングし、突状部を有する段差構造基板を形成
する。このドライエッチングにより突状部を形成してい
るので、段差構造基板の突状部の側壁を滑らかな鏡面に
することができる。
段差構造基板の突状部の電極形成方法によれば、まず、
基板（半導体ウエハ）上に酸化膜パターンを設ける。こ
のことにより、この酸化膜パターンをエッチングマスク
とすることができる。また、この酸化膜パターンをエッ
チングマスクとして用いて基板の一部分を表面側からド
ライエッチングし、突状部を有する段差構造基板を形成
する。このドライエッチングにより突状部を形成してい
るので、段差構造基板の突状部の側壁を滑らかな鏡面に
することができる。
【００１９】次に、段差構造基板上の全面にホトレジス
トを塗布する。このとき、この段差構造基板を埋め込む
ように、突状部の高さよりも厚くホトレジストを塗布す
るのが良い。また、このホトレジストに、上方から紫外
光を照射した後現像処理をすることにより、ホトレジス
トのうち段差構造基板の突状部の上端面上の部分のみを
選択的に感光させることができる。このことにより、段
差構造基板の突状部の電極にあたる、オーミック電極を
形成するための開口パターンを得ることができる。さら
にこのとき、段差構造基板突状部の上端面よりもわずか
に広くてこの上端面を覆う広さの領域からなる透光部を
有するガラスマスクを用いると、マスク合わせが容易に
なる。
トを塗布する。このとき、この段差構造基板を埋め込む
ように、突状部の高さよりも厚くホトレジストを塗布す
るのが良い。また、このホトレジストに、上方から紫外
光を照射した後現像処理をすることにより、ホトレジス
トのうち段差構造基板の突状部の上端面上の部分のみを
選択的に感光させることができる。このことにより、段
差構造基板の突状部の電極にあたる、オーミック電極を
形成するための開口パターンを得ることができる。さら
にこのとき、段差構造基板突状部の上端面よりもわずか
に広くてこの上端面を覆う広さの領域からなる透光部を
有するガラスマスクを用いると、マスク合わせが容易に
なる。
【００２０】また、このホトレジストのうち、紫外光の
未露光部分のレジスト（未露光ホトレジスト）を残した
まま、真空蒸着により段差構造基板の上側全面にオーミ
ック電極層を設ける。その後、この未露光ホトレジスト
およびその上のオーミック電極層の部分を溶剤により除
去（リフトオフ）することで突状部のみにオーミック電
極を設けることができる。
未露光部分のレジスト（未露光ホトレジスト）を残した
まま、真空蒸着により段差構造基板の上側全面にオーミ
ック電極層を設ける。その後、この未露光ホトレジスト
およびその上のオーミック電極層の部分を溶剤により除
去（リフトオフ）することで突状部のみにオーミック電
極を設けることができる。
【００２１】
【実施例】以下、図面を参照して、この発明の実施例に
つき説明する。なお、各図は、発明が理解できる程度に
形状、大きさおよび配置関係を概略的に示してあるにす
ぎない。また、以下の説明において、特定の材料および
条件等を用いるが、これらは好適例の一つにすぎず、し
たがって、この発明では何らこれに限定されるものでは
ない。また、断面を表すハッチング等は一部分を除き省
略する。
つき説明する。なお、各図は、発明が理解できる程度に
形状、大きさおよび配置関係を概略的に示してあるにす
ぎない。また、以下の説明において、特定の材料および
条件等を用いるが、これらは好適例の一つにすぎず、し
たがって、この発明では何らこれに限定されるものでは
ない。また、断面を表すハッチング等は一部分を除き省
略する。
【００２２】＜第一実施例＞図１の（Ａ）〜（Ｄ）と図
２の（Ａ）〜（Ｄ）は、この発明の、半導体デバイスの
段差構造突状部電極形成の第一実施例の説明図である。
２の（Ａ）〜（Ｄ）は、この発明の、半導体デバイスの
段差構造突状部電極形成の第一実施例の説明図である。
【００２３】まず、基板（半導体ウエハ）１０上に酸化
膜パターン１２を設ける。このため、この実施例では、
ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法を用いて酸化膜（ＳｉＯ2 膜）を３００ｎ
ｍ程度の層厚で基板１０上全面に設ける（図示せず）。
その後、ホトリソグラフィ工程により上述のＳｉＯ2膜
を、突状部を形成すべき領域にパターン形成する（図１
の（Ａ））。
膜パターン１２を設ける。このため、この実施例では、
ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法を用いて酸化膜（ＳｉＯ2 膜）を３００ｎ
ｍ程度の層厚で基板１０上全面に設ける（図示せず）。
その後、ホトリソグラフィ工程により上述のＳｉＯ2膜
を、突状部を形成すべき領域にパターン形成する（図１
の（Ａ））。
【００２４】次に、形成した酸化膜パターン１２をエッ
チングマスクとして用いて基板１０を塩素系のガスある
いはメタン系のガスでドライエッチングする。このエッ
チングは基板１０の表面から、基板の厚み方向に沿って
基板の一部分に対して行う。このエッチングにより、基
板残部には酸化膜パターン１２の平面形状が転写された
断面形状を有する突状部２０が形成され、したがって突
状部付き基板すなわち段差構造基板１０ａが形成される
（図１の（Ｂ））。その後、フッ素系のエッチング液に
より酸化膜パターン１２を除去し、段差構造基板１０ａ
を残存させる（図１の（Ｃ））。この突状部の形成はエ
ッチング技術を用いて行っているので、突状部２０の側
壁２０ａは滑らかな鏡面となっている。次に、上述の、
段差構造基板１０ａ上の全面にホトレジスト１４を塗布
する（図１の（Ｄ））。このとき、ホトレジスト１４は
段差構造基板１０ａを埋め込むように突状部２０の高さ
よりも厚く、しかもその上面は平坦になるように塗布す
る。
チングマスクとして用いて基板１０を塩素系のガスある
いはメタン系のガスでドライエッチングする。このエッ
チングは基板１０の表面から、基板の厚み方向に沿って
基板の一部分に対して行う。このエッチングにより、基
板残部には酸化膜パターン１２の平面形状が転写された
断面形状を有する突状部２０が形成され、したがって突
状部付き基板すなわち段差構造基板１０ａが形成される
（図１の（Ｂ））。その後、フッ素系のエッチング液に
より酸化膜パターン１２を除去し、段差構造基板１０ａ
を残存させる（図１の（Ｃ））。この突状部の形成はエ
ッチング技術を用いて行っているので、突状部２０の側
壁２０ａは滑らかな鏡面となっている。次に、上述の、
段差構造基板１０ａ上の全面にホトレジスト１４を塗布
する（図１の（Ｄ））。このとき、ホトレジスト１４は
段差構造基板１０ａを埋め込むように突状部２０の高さ
よりも厚く、しかもその上面は平坦になるように塗布す
る。
【００２５】次に、ホトレジスト１４に紫外光３０を照
射することにより、ホトレジスト１４のうち段差構造の
突状部２０の上端面の上側にあるホトレジスト部分を、
ホトレジストの表面から突状部の上端面にいたるまで除
去する。このため、この実施例では、まず、ホトレジス
ト１４に、その上方から全面にわたり実質的に均等に紫
外光３０を照射する（図２の（Ａ））。その後、現像液
でホトレジストを現像すると、ホトレジストの表面から
突状部２０の上端面２０ｂにいたるまでの厚さでホトレ
ジスト部分が除去される（図２の（Ｂ））。ここで、露
光しないで残ったホトレジストの未露光部分を１４ａで
示すが、この未露光ホトレジスト１４ａの上面は突状部
２０の上端面２０ｂの高さとほぼ同一であって、そろっ
ている。なお、このとき上端面２０ｂ上にホトレジスト
が多少残留する場合もあるが、そのときには、好ましく
は、酸素ガスによるプラズマエッチングにより、実質的
に影響を受けない程度に完全に、残留ホトレジストを除
去することができる。
射することにより、ホトレジスト１４のうち段差構造の
突状部２０の上端面の上側にあるホトレジスト部分を、
ホトレジストの表面から突状部の上端面にいたるまで除
去する。このため、この実施例では、まず、ホトレジス
ト１４に、その上方から全面にわたり実質的に均等に紫
外光３０を照射する（図２の（Ａ））。その後、現像液
でホトレジストを現像すると、ホトレジストの表面から
突状部２０の上端面２０ｂにいたるまでの厚さでホトレ
ジスト部分が除去される（図２の（Ｂ））。ここで、露
光しないで残ったホトレジストの未露光部分を１４ａで
示すが、この未露光ホトレジスト１４ａの上面は突状部
２０の上端面２０ｂの高さとほぼ同一であって、そろっ
ている。なお、このとき上端面２０ｂ上にホトレジスト
が多少残留する場合もあるが、そのときには、好ましく
は、酸素ガスによるプラズマエッチングにより、実質的
に影響を受けない程度に完全に、残留ホトレジストを除
去することができる。
【００２６】次に、露光しないで残っている、未露光ホ
トレジスト１４ａおよび上端面２０ｂ上全面にわたり、
真空蒸着によりオーミック電極層１６を設ける（図２の
（Ｃ））。
トレジスト１４ａおよび上端面２０ｂ上全面にわたり、
真空蒸着によりオーミック電極層１６を設ける（図２の
（Ｃ））。
【００２７】次に、未露光ホトレジスト１４ａをアセト
ン、あるいはジメチルホルムアミド等の有機溶剤中に入
れて除去することによって、その上部のオーミック電極
層１６を、いわゆるリフトオフ法により除去し、突状部
２０の上端面２０ｂ上のみにオーミック電極１６ａを残
存形成する（図２の（Ｄ））。このように、この実施例
では、オーミック電極１６ａをリフトオフ法によって形
成している。
ン、あるいはジメチルホルムアミド等の有機溶剤中に入
れて除去することによって、その上部のオーミック電極
層１６を、いわゆるリフトオフ法により除去し、突状部
２０の上端面２０ｂ上のみにオーミック電極１６ａを残
存形成する（図２の（Ｄ））。このように、この実施例
では、オーミック電極１６ａをリフトオフ法によって形
成している。
【００２８】＜第二実施例＞図１の（Ａ）〜（Ｄ）と図
３の（Ａ）〜（Ｄ）は、この発明の第二実施例の説明図
である。なお、基板１０を段差構造基板１０ａに形成し
た後、ホトレジスト１４を塗布する工程（図１の（Ａ）
〜（Ｄ）の工程）は第一実施例と同一の工程であるた
め、説明を省略する。
３の（Ａ）〜（Ｄ）は、この発明の第二実施例の説明図
である。なお、基板１０を段差構造基板１０ａに形成し
た後、ホトレジスト１４を塗布する工程（図１の（Ａ）
〜（Ｄ）の工程）は第一実施例と同一の工程であるた
め、説明を省略する。
【００２９】図１の（Ｄ）の工程の後、ホトレジスト１
４に紫外光３０を照射することにより、ホトレジスト１
４のうち段差構造の突状部２０の上端面２０ｂの上側の
ホトレジスト部分を感光させる。このため、この実施例
では、まず、ガラスマスク３２を用意する。ガラスマス
ク３２の透光部３２ａは、紫外光３０を通す透光性の部
分で、この透光部３２ａ領域は、突状部２０の上端面２
０ｂの領域よりもやや広くて、この上端面２０ｂを覆う
ことができる程度の大きさとする。例えば、図３の
（Ａ）に示される断面で見ると、その透光部３２ａの幅
は突状部２０の幅よりもやや広いものとする。なお、こ
の実施例では、透光部３２ａ以外のマスク部分３２ｂを
非透光性とする。そして、このガラスマスク３２と、ホ
トレジスト１４を塗布した段差構造基板１０ａとのマス
ク合わせを行う。その後、紫外光３０を照射し、ガラス
マスク３２の透光部３２ａを通して、ホトレジスト１４
を感光させる（図３の（Ａ））。
４に紫外光３０を照射することにより、ホトレジスト１
４のうち段差構造の突状部２０の上端面２０ｂの上側の
ホトレジスト部分を感光させる。このため、この実施例
では、まず、ガラスマスク３２を用意する。ガラスマス
ク３２の透光部３２ａは、紫外光３０を通す透光性の部
分で、この透光部３２ａ領域は、突状部２０の上端面２
０ｂの領域よりもやや広くて、この上端面２０ｂを覆う
ことができる程度の大きさとする。例えば、図３の
（Ａ）に示される断面で見ると、その透光部３２ａの幅
は突状部２０の幅よりもやや広いものとする。なお、こ
の実施例では、透光部３２ａ以外のマスク部分３２ｂを
非透光性とする。そして、このガラスマスク３２と、ホ
トレジスト１４を塗布した段差構造基板１０ａとのマス
ク合わせを行う。その後、紫外光３０を照射し、ガラス
マスク３２の透光部３２ａを通して、ホトレジスト１４
を感光させる（図３の（Ａ））。
【００３０】透光部３２ａからホトレジスト１４内に入
った光は、ホトレジスト１４を感光しながら鉛直下向き
に入っていき、突状部２０の上端面２０ｂ上に到達する
と反射をして再びその上部のホトレジスト内に戻るの
で、突状部２０周辺に比べて早く感光する。このとき、
周知のとおり露光時間を調節すれば、突状部２０の上端
面２０ｂ上のホトレジスト部分のみを感光させ、この感
光されたホトレジスト部分を現像した後除去して開口パ
ターン１８を形成することができる（図３の（Ｂ））。
このとき、突状部２０の上端面２０ｂ上以外のホトレジ
スト部分は、図３の（Ｂ）に示すように、未露光ホトレ
ジスト１４ｂとして残存する。
った光は、ホトレジスト１４を感光しながら鉛直下向き
に入っていき、突状部２０の上端面２０ｂ上に到達する
と反射をして再びその上部のホトレジスト内に戻るの
で、突状部２０周辺に比べて早く感光する。このとき、
周知のとおり露光時間を調節すれば、突状部２０の上端
面２０ｂ上のホトレジスト部分のみを感光させ、この感
光されたホトレジスト部分を現像した後除去して開口パ
ターン１８を形成することができる（図３の（Ｂ））。
このとき、突状部２０の上端面２０ｂ上以外のホトレジ
スト部分は、図３の（Ｂ）に示すように、未露光ホトレ
ジスト１４ｂとして残存する。
【００３１】次に、未露光ホトレジスト１４ｂを残した
まま、真空蒸着により段差構造基板１０ａの上側全面に
オーミック電極層１６を設ける（図３の（Ｃ））。
まま、真空蒸着により段差構造基板１０ａの上側全面に
オーミック電極層１６を設ける（図３の（Ｃ））。
【００３２】その後、段差構造基板１０ａをアセトンあ
るいはメチルホルムアミド等の有機溶剤中に入れて、未
露光ホトレジスト１４ｂおよびその上部のオーミック電
極層部分を除去する。このようにリフトオフ法を用いて
オーミック電極１６ａを形成することができる（図３の
（Ｄ））。
るいはメチルホルムアミド等の有機溶剤中に入れて、未
露光ホトレジスト１４ｂおよびその上部のオーミック電
極層部分を除去する。このようにリフトオフ法を用いて
オーミック電極１６ａを形成することができる（図３の
（Ｄ））。
【００３３】
【発明の効果】上述した説明からも明らかなように、こ
の発明の、半導体デバイスの段差構造突状部の電極形成
方法によれば、基板上に酸化膜パターンを設け、この酸
化膜パターンをエッチングマスクとして用いて基板をド
ライエッチングし、段差構造基板の突状部を形成する。
このことにより、段差構造の側壁を滑らかな鏡面にする
ことができる。
の発明の、半導体デバイスの段差構造突状部の電極形成
方法によれば、基板上に酸化膜パターンを設け、この酸
化膜パターンをエッチングマスクとして用いて基板をド
ライエッチングし、段差構造基板の突状部を形成する。
このことにより、段差構造の側壁を滑らかな鏡面にする
ことができる。
【００３４】次に、段差構造基板を埋め込むように突状
部の高さよりも厚く、しかも上面が平坦になるようにホ
トレジストを塗布した後、このホトレジストに、上部か
ら紫外光を照射し、然る後、ホトレジストの現像を行
い、ホトレジストのうち少なくとも段差構造の突状部の
上端面上のホトレジスト部分を除去し、突状部の周辺の
ホトレジスト部分を残す。このことにより、リフトオフ
法を用いて段差構造突状部の上端面上に突状部側壁の鏡
面を損なうことなく、オーミック電極を形成することが
できる。
部の高さよりも厚く、しかも上面が平坦になるようにホ
トレジストを塗布した後、このホトレジストに、上部か
ら紫外光を照射し、然る後、ホトレジストの現像を行
い、ホトレジストのうち少なくとも段差構造の突状部の
上端面上のホトレジスト部分を除去し、突状部の周辺の
ホトレジスト部分を残す。このことにより、リフトオフ
法を用いて段差構造突状部の上端面上に突状部側壁の鏡
面を損なうことなく、オーミック電極を形成することが
できる。
【００３５】また、突状部をエッチング形成した後、こ
の突状部上に電極を形成するこの発明の方法では、段差
構造の突状部の上端面が平坦でなくても、たとえば凸凹
状であってもオーミック電極を設けることができる。
の突状部上に電極を形成するこの発明の方法では、段差
構造の突状部の上端面が平坦でなくても、たとえば凸凹
状であってもオーミック電極を設けることができる。
【００３６】さらにホトレジストを感光させる時に用い
るガラスマスクにおいて、特にその透光部の領域の大き
さを、段差構造基板の突状部の上端面よりも広くとって
おけば、マスク合わせが容易となり、このため、例えば
突状部幅が数μｍ以下の段差構造基板の場合でも、突状
部上にリフトオフ法によりオーミック電極を設けること
ができる。
るガラスマスクにおいて、特にその透光部の領域の大き
さを、段差構造基板の突状部の上端面よりも広くとって
おけば、マスク合わせが容易となり、このため、例えば
突状部幅が数μｍ以下の段差構造基板の場合でも、突状
部上にリフトオフ法によりオーミック電極を設けること
ができる。
【００３７】つまり、従来のように、オーミック電極を
エッチングマスクとして段差構造基板を形成するのでは
なく、予め酸化膜パターンを設けてそれをエッチングマ
スクとして段差構造基板の突状部を形成し、その後にこ
の突状部上にオーミック電極を形成する。このため、リ
フトオフ法を用いてオーミック電極を設けても、段差構
造突状部の側壁は滑らかな鏡面を有したものとすること
ができる。よって、光導波路デバイスに応用するなど、
利用分野を広げることが可能である。
エッチングマスクとして段差構造基板を形成するのでは
なく、予め酸化膜パターンを設けてそれをエッチングマ
スクとして段差構造基板の突状部を形成し、その後にこ
の突状部上にオーミック電極を形成する。このため、リ
フトオフ法を用いてオーミック電極を設けても、段差構
造突状部の側壁は滑らかな鏡面を有したものとすること
ができる。よって、光導波路デバイスに応用するなど、
利用分野を広げることが可能である。
【図１】この発明の、第一および第二実施例に共通する
工程の概略説明図である。
工程の概略説明図である。
【図２】図１に続く、この発明の第一実施例に供する工
程の説明図である。
程の説明図である。
【図３】図１に続く、この発明の第二実施例に供する工
程の説明図である。
程の説明図である。
１０：基板（半導体ウエハ） １０ａ：突状部付き基板（段差構造基板） １２：酸化膜（ＳｉＯ2 膜）パターン １４：ホトレジスト １４ａ、１４ｂ：未露光ホトレジスト １６：オーミック電極層 １６ａ：オーミック電極 １８：開口パターン ２０：突状部 ２０ａ：突状部側壁 ２０ｂ：突状部上端面 ３０：紫外光 ３２：ガラスマスク ３２ａ：透光部 ３２ｂ：非透光性マスク部分
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/28 Ｚ Ｇ０２Ｂ 6/12 Ｊ
Claims (3)
- 【請求項１】 （ａ）基板表面上に突状部形成のための
酸化膜パターンを設ける工程と、（ｂ）前記酸化膜パタ
ーンをエッチングマスクとして用いて前記基板の一部分
を基板表面側からドライエッチングして突状部付き基板
を形成する工程と、（ｃ）前記突状部付き基板上の全面
にホトレジストを塗布する工程と、（ｄ）紫外光照射と
現像処理により、前記ホトレジストのうち前記突状部の
上端面上を露出させる工程と、（ｅ）前記ホトレジスト
のうち、前記紫外光の未露光部分を残したまま、真空蒸
着により前記突状部付き基板の上側全面にオーミック電
極層を設ける工程と、（ｆ）前記未露光部分および該未
露光部分上の前記オーミック電極層をリフトオフ法によ
り除去し、前記突状部の上端面上のみに電極層の部分を
オーミック電極として残存形成する工程とを含むことを
特徴とする基板の突状部の電極の形成方法。 - 【請求項２】 請求項１において、工程（ｃ）のとき
に、前記突状部付き基板を埋め込むように前記突状部よ
りも厚く、かつ上部が平坦になるように前記ホトレジス
トを塗布することを特徴とする基板の突状部の電極の形
成方法。 - 【請求項３】 請求項１において、工程（ｄ）のとき
に、前記突状部の上端面よりも広くて当該上端面を覆う
広さの領域の透光部を有するガラスマスクを用いること
を特徴とする基板の突状部の電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17714994A JP3120000B2 (ja) | 1994-07-28 | 1994-07-28 | 基板の突状部の電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17714994A JP3120000B2 (ja) | 1994-07-28 | 1994-07-28 | 基板の突状部の電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0845932A true JPH0845932A (ja) | 1996-02-16 |
| JP3120000B2 JP3120000B2 (ja) | 2000-12-25 |
Family
ID=16026056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17714994A Expired - Lifetime JP3120000B2 (ja) | 1994-07-28 | 1994-07-28 | 基板の突状部の電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3120000B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11298046A (ja) * | 1998-03-18 | 1999-10-29 | Trw Inc | 微小光学半導体レンズの製造方法 |
| SG118148A1 (en) * | 2001-08-03 | 2006-01-27 | Asml Us Inc | Oxide structure useable for optical waveguide and method of forming the oxide structure |
| CN108089351A (zh) * | 2017-12-13 | 2018-05-29 | 武汉电信器件有限公司 | 一种用于光波导加热电极及其制作方法 |
-
1994
- 1994-07-28 JP JP17714994A patent/JP3120000B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11298046A (ja) * | 1998-03-18 | 1999-10-29 | Trw Inc | 微小光学半導体レンズの製造方法 |
| SG118148A1 (en) * | 2001-08-03 | 2006-01-27 | Asml Us Inc | Oxide structure useable for optical waveguide and method of forming the oxide structure |
| CN108089351A (zh) * | 2017-12-13 | 2018-05-29 | 武汉电信器件有限公司 | 一种用于光波导加热电极及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3120000B2 (ja) | 2000-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001308002A (ja) | フォトマスクを用いたパターン作製方法、及びパターン作製装置 | |
| US5902493A (en) | Method for forming micro patterns of semiconductor devices | |
| JPS6219054B2 (ja) | ||
| US20090219496A1 (en) | Methods of Double Patterning, Photo Sensitive Layer Stack for Double Patterning and System for Double Patterning | |
| JPH02138736A (ja) | 遮光性薄膜のエッチング方法 | |
| JPH0845932A (ja) | 基板の突状部の電極の形成方法 | |
| US5658826A (en) | Method for fabricating semiconductor device | |
| US7018747B2 (en) | Photomask having line end phase anchors | |
| TWI240302B (en) | Method for increasing adhesion of rework photoresist on oxynitride film | |
| JPH047508A (ja) | 反射型光曲げ導波路の製造方法 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US6348288B1 (en) | Resolution enhancement method for deep quarter micron technology | |
| US5212117A (en) | Method of manufacturing a semiconductor device contact structure using lift | |
| JPH04216553A (ja) | 半導体製造用マスク | |
| US6379849B1 (en) | Method for forming binary intensity masks | |
| KR100265588B1 (ko) | 감광막패턴의 형성방법 | |
| KR900001058B1 (ko) | 리프트오프에 의한 전극 패턴 형성방법 | |
| KR0128830B1 (ko) | 림형 위상반전마스크 제조방법 | |
| KR19980074634A (ko) | 마스크 및 그 제조 방법 | |
| KR20000043248A (ko) | 반도체 소자의 마스크 제조방법 | |
| JPS59165459A (ja) | 薄膜トランジスタの製造方法 | |
| KR100401206B1 (ko) | 실리카함유 포토 레지스트를 이용한 반도체 및 광소자제조 방법 | |
| KR960006564B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR100707023B1 (ko) | 액정표시장치 제조시의 식각정지막 자기정렬방법 | |
| KR920005635B1 (ko) | 차광성 박막의 에칭방법. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001003 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081013 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081013 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 13 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |