KR920005635B1 - 차광성 박막의 에칭방법. - Google Patents

차광성 박막의 에칭방법. Download PDF

Info

Publication number
KR920005635B1
KR920005635B1 KR1019880017799A KR880017799A KR920005635B1 KR 920005635 B1 KR920005635 B1 KR 920005635B1 KR 1019880017799 A KR1019880017799 A KR 1019880017799A KR 880017799 A KR880017799 A KR 880017799A KR 920005635 B1 KR920005635 B1 KR 920005635B1
Authority
KR
South Korea
Prior art keywords
thin film
light
shielding thin
photoresist pattern
pattern
Prior art date
Application number
KR1019880017799A
Other languages
English (en)
Other versions
KR890011047A (ko
Inventor
노보루 모다이
가쯔오 시라이
야에꼬 스즈끼
요시히사 사기하라
가즈노리 사이또오
게이꼬 시브끼
사까에 다나까
요시아끼 와다나베
Original Assignee
가부시끼가이샤 세이꼬오샤
요꼬야마 유우이찌
닛뽄프레시죤사-킷쯔가부시끼가이샤
다부찌 노리오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 세이꼬오샤, 요꼬야마 유우이찌, 닛뽄프레시죤사-킷쯔가부시끼가이샤, 다부찌 노리오 filed Critical 가부시끼가이샤 세이꼬오샤
Publication of KR890011047A publication Critical patent/KR890011047A/ko
Application granted granted Critical
Publication of KR920005635B1 publication Critical patent/KR920005635B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

내용 없음.

Description

차광성 박막의 에칭방법.
제1도, 제2도 및 제3도는 본 발명의 제1, 제2 및 제3의 실시예의 제조공정을 도시한 단면도.
본 발명은 차광성 박막의 에칭방법에 관한 것이다.
차광성 박막을 에칭하는 경우, 먼저 차광성-박막상에 포토레지스트를 도포하여, 이 포토레지스트를 소정의 패턴에 노광한 후 현상하여 포토레지스트 패턴을 형성하여, 이 포토레지스트 패턴을 마스크로서 차광성 박막을 에칭하고 있다.
상기 종래의 에칭방법으로는, 차광성 박막을 에칭한 후의 차광성 박막 끝부분에 급준한 단차가 생긴다.
그때문에 차광성 박막 끝부분의 단차부를 덮도록 박막을 형성한 때에, 단차부에서의 피복성이 나쁘고, 단절등이 생긴다는 문제가 있었다.
본 발명은 상기 종래의 과제에 대하여 이루어진 것이며, 단차피복성이 우수한 차광성 박막의 에칭방법을 제공하는 것을 목적으로 하고 있다.
본 발명은 투광성 기판상에 형성된 금속박막이나 반도체박막에 의한 차광성 박막상에 포토레지스트를 도포하는 공정과, 이 포토레지스트를 노광한 후 현상하여 소정의 형상을 가지는 포토레지스트 패턴을 형성하는 공정과, 이 포토레지스트 패턴을 마스크로서 상기 차광성 박막을 에칭하여, 포토레지스트 패턴과 정합한 차광성 박막 패턴을 형성하는 공정과 상기 투광성 기판 이면으로부터 상기 차광성 박막패턴을 마스크로서 상기 레지스트 패턴을 노광한 후 현상하여, 상기 포토레지스트 패턴을 축소한 포토레지스트 패턴을 형성하는 공정과 , 이 축소된 포토레지스트 패턴을 마스크로하여 상기 차광성 박막패턴을 에칭하는 공정으로 되어있는 차광성 박막의 에칭방법에 의해, 상기 목적을 해결하는 것이다.
[실시예]
이하 도면에 의거하여 본 발명의 일실시예의 설명을 한다.
제1도는 본 발명의 제1의 실시예이며, 본 발명의 차광성 박막의 에칭방법을, 박막 트랜지스터의 게이트 전극이나 게이트배선을 형성하는 금속박막에 사용한때의 일예를 도시한 것이다.
동 도면에서 11은 유리등의 절연성을 가지는 투광성 기판, 12는 금속박막을 사용한 차광성 박막, 13은 포토레지스트이다.
이하 동 도면의 (a) 내지 (f)에 따라서 각 공정의 설명을 행한다. (a) 투광성기판(11)위에 게이트 전극을 형성하기 위한 차광성 박막(12)(여기서는 크롬(Cr)으로 함)을 증착한다.
이 차광성박막(12)상에 포지티브형의 포토레지스트(13)를 도포하여, 프리베이크를 행한다. (b) 프리베이크된 포토레지스트(13)를 노광한 후 현상을 행하고, 소정의 형상의 포토레지스트패턴(13a)을 형성한다.
또한 포스트 베이크는 행하지 않고 있다.
(c) 포토레지스트 패턴(13a)을 마스크로하여, 질산 제2세륨 암모늄((NH4)2Ce(NO3)6)이 수용액에 의해 차광성 박막(12)을 에칭하여, 차광성 박막패턴(12a)을 형성한다.
이어서 투광성 기판(11)이면으로부터 자외광(14)을 조사하면(이하 배면 노광이라 말함), 차광성 박막패턴(12a)이 있는 곳에는 자외광(14)이 흡수되기 때문에, 포토레지스트 패턴(13a)은 거의 노광되지 않는다.
그러나, 자외광(14)의 회절 혹은 백플레이트로부터의 반사 등에 의해서 포토레지스트 패턴(13a)의 끝부분 부근에 노광된다.
(d) 포토레지스트패턴(13a)을 현상하여, 상기 공정(C)에 있어서, 노광된 포토레지스트패턴(13a)의 끝부분을 제거하여 상기 포토레지스트패턴(13a)을 축소한 포토레지스트패턴(13b)을 형성한다.
(e) 4염화탄소(CCl4)와 산소의 혼합가스를 에칭가스로하여, 플라즈마 건식에칭법을 사용한 레지스트 후퇴법에 의해서 포토레지스트 패턴(13b)을 후퇴시키면서 차광성 박막패턴(12a)을 에칭한다.
또한 본 예에서는 차광성 박막으로 되는 금속박막으로서 크롬을 사용하기 때문에, 염소계 가스와 산소의 혼합가스를 에칭가스로서 사용하였으나, 금속박막의 종류에 의해 예를들면 플루오르계가스(CF4등)과 산소의 혼합가스등을 에칭가스로서 적절히 사용하여도 좋다.
(f) 포토레지스트 패턴(13b)을 박리하여 차광성 박막패턴(12b)에 의한 게이트 전극을 형성한다.
이상의 제조방법에 의해서 얻어지는 차광성 박막패턴(12b)은 2회에 걸쳐서 차광성 박막이 에칭되기 때문에, 제1도(f)에 도시된 바와 같이 차광성 박막패턴(12b)의 끝부분이 다른부분 보다도 얇게 된다.
특히 2회째의 에칭을 플라즈마 건식에칭법을 사용한 레지스트 후퇴법에 의해 행한 것은, 차광성 박막패턴(12b)의 끝부분의 테이퍼 형상이 극히 느슨한것이 된다.
제2도는 본 발명의 제2의 실시예이며, 본 발명에 있어서 차광성 박막의 에칭방법을 박막트랜지스터의 반도체 박막에 사용한 때의 일예를 표시한 것이다. 동도면에 있어서, 21은 유리등의 절연성을 가지는 투광성기판, 22는 반도체 박막을 사용한 차광성박막, 23은 포토레지스트이다.
이하, 동도면의 (a 내지 h)에 따라서 각 공정의 설명을 행한다. (a)게이트전극(25)(상기 제1의 실시예에서 표시된 방법에 의하여 형성된 것이 바람직하다) 및 게이트 절연층(26)이 형성된 투광성 기판(21)위에 도우너나 억셉터로된 불순물을 거의 함유하지 않는 진성 비정질 실리콘층(221)(두께 150 내지 250 나노미터) 및 도우너나 억셉터로 된 불순물을 적당량 함유한 불순물 실리콘층(222)(두께 30 내지 50 나노미터)를 플라즈마 CVD법에 의해 형성한다. 이 진성 비정질실리콘층(221) 및 불순물 실리콘층(222)은 반도체 박막이며, 차광성 박막(22)을 형성하는 것이다.
이 차광성 박막(22)위에 포지티브형의 포토레지스트(23)를 도포하여 프리베이크를 행한다.
(b) 프리베이크로 된 포토레지스트(23)를 노광한 후 현상을 행하고, 소정의 형상의 포토레지스트패턴(23a)을 형성한다.
또한 포스트베이크는 행하지 않다. (c) 포토레지스트 패턴(23a)을 마스크로하여, 통상의 에칭방법에 의해 차광성박막(22)을 에칭하여, 차광성 박막패턴(22a)을 형성한다.
본 예와 같이 차광성 박막으로서 실리콘계의 재료를 사용한 때에는 CF4등의 플루오르계의 가스와 산소의 혼합가스를 에칭가스로하여, 플라즈마건식 에칭법을 사용한 레지스트 후퇴법에 의해, 포토레지스트패턴(23a)을 후퇴시키면서 차광성 박막(22)을 에칭하면 좋다.
이어서 투광성기판(21)이면으로부터 자외광(24)을 조사하면(배면노광) 차광성박막패턴(22a)이 있는 곳에서는 자외광(24)이 흡수되기 때문에, 포토레지스트패턴(23a)은 거의 노광되지 않는다(차광성 박막으로서 비정질 실리콘을 사용한 경우, 막두께가 200나노미터정도 되면 자외광은 거의 흡수되어 버린다).
그러나 자외광(24)의 회절 또는 백플레이트에서의 반사등에 의해 포토레지스트패턴(3a)의 끝부분 부근은 노광된다.
(d) 포토레지스트패턴(23a)을 현상하여, 상기 공정(c)에 있어서 노광된 포토레지스트패턴(23a)의 끝부분을 제거하여, 상기 포토레지스트패턴(23a)을 축소한 포토레지스트패턴(23b)을 형성한다.
(e) CF4등의 플루오르계의 가스와 산소의 혼합가스를 에칭 가스로서 플라즈마 건식에칭법을 사용한 레지스트 후퇴법에 의해, 포토레지스트패턴(23b)을 후퇴시키면서 차광성 바막패턴(22a)을 에칭한다.
또한 본 예에서는 차광성 박막으로 되는 반도체박막으로서 실리콘을 사용하였기 때문에, 플루오르계 가스와 산소의 혼합가스를 에칭가스로서 사용하였으나, 반도체박막의 종류에 따라 다른 에칭가스를 적절히 사용하여도 좋다.
(f) 포토레지스트패턴(23b)을 박리하여 차광성 박막패턴(22b)에 의해서 도상(島狀)구조를 형성한다.
이상의 제조방법에 의해서 얻어지는 차광성 박막패턴(22b)은, 2회에 걸쳐서 차광성 박막이 에칭되기 때문에, 제2도(f)에 도시된 바와 같이 차광성 박막패턴(22b)의 끝부분이 다른 부분 보다도 얇게 된다.
(g) 소오스 및 드레인 전극을 형성하기 때문에, ITO(인듐 주석 옥사이드) 등의 도전성박막(27)을 EB증착법이나 스패터증착법에 의해 형성한다.
차광성 박막패턴(22b)의 끝부분이 다른 부분보다도 얇기 때문에, 도전성 박막(27)의 단차피복성은 극히 좋고, 도전성박막(27)이 단절등을 일이키는 일은 거의 없다.
(H) 도전성 박막(27)을 소정의 형상으로 패터닝하여, 이 패터닝된 도전성 박막(27)을 마스크로서 불순물 실리콘층(222b)을 에칭하여, 소오스 및 드레인전극(222c)를 형성한다.
이상(a 내지 h)의 공정에 의해서 박막트랜지스터가 형성된다.
제3도는 본 발명의 제3실시예이며, 본 발명에 있어서 차광성 박막의 에칭방법을 포토센서의 반도체 박막에 사용한때의 일예를 표시한 것이다.
동도면에 있어서, 31은 유리등의 절연성을 가지는 투광성기판, 32는 반도체박막을 사용한 차광성 박막, 33은 포토레지스트이다.
이하 동도면(a 내지 h)에 라서 각 공정의 설명을 행한다.
(a) 하부도면(35)(상기 제1실시예에서 표시한 방법에 의해서 형성된 것이 바람직하다.) 이 형성된 투광성 기판(31)위에, 도우너나 억셉터로 되는 불순물을 거의 포함하지 않는 진성비정질실리콘층(321)(두께 600 나노미터 정도) 및 도우너나 억셉터로 된 불순물을 적량 포함한 불순물 실리콘층(322)을 플라즈마 CVD법에 의해 형성한다.
이 진성 비정질실리콘층(321) 및 불순물 실리콘층(322)은 반도체 박막이며, 차광성 박막(32)을 형성한 것이다.
이 차광성 박막(32)위에 포지티브형의 포토레지스트(33)를 도포하여 프리베이크를 행항다.
(b) 프리베이크 된 포토레지시트(33)를 노광한 후 현상을 행하고, 소정의 형상의 포토레지스트 패턴(33a)을 형성한다.
또한 포스트베이크는 행하고 있지 않다.
(c) 포토레지스트 패턴(33a)을 마스크로하여, 통상의 에칭방법에 의해서 차광성 박막(32)을 에칭하여 차광성 박막패턴(32a)을 형성한다.
본 예와 같이하여 차광성 박막으로서 실리콘계의 재료를 사용할때에는, CF4등의 플루오르계의 가스와 산소의 혼합가스를 에칭가스로하여 플라즈망 건식에칭법을 사용한 레지스트 후퇴법에 의해, 포토레지스트패턴(33a)을 후퇴시키면서 차광성 박막(32)을 에칭하면 좋다.
이어서 투광성 기판(31)이면으로부터 자외광(34)을 조사하면(내면 노광이라말함) 차광성 박막패턴(33a)이 있는 곳에는 자외광(34)이 흡수되기 때문에, 포토레지스트패턴(32a)은 거의 노광되지 않는다. 그러나 자외광(34)의 회절 또는 백플레이트로부터의 반사등에 의해 포토레지스트 패턴(32a)의 끝부분 부근은 노광이 된다.
(d) 포토레지스트패턴(32a)을 현상하여 상기 공정(c)에 있어서 노광된 포토레지스트패턴(33a)의 끝부분을 제거하여, 상기 포토레지스트 패턴(33a)을 축소한 포토레지스트 패턴(33b)을 형성한다.
(e) CF4등의 플루오르계의 가스와 산소의 혼합가스를 에칭가스로서, 프라즈마 건식에칭법을 사용한 레지스트 후퇴법에 의해, 포토레지스트패턴(33b)을 후퇴시키면서 차광성 박막패턴(32a)을 에칭한다.
또한 본 예에서는 차광성 박막으로되는 반도체 박막으로서 실리콘을 사용한 때문에, 플루오르계 가스와 산소의 혼합가스를 에칭가스로서 사용하였으나, 반도체 박막의 종류에 따라서 다른 에칭가스를 적절히 사용하여도 좋다. 이어서, 투광성기판(31) 이면에서 자외광(34)을 조사하여(배면노광) 포토레지스트 패턴(33b)의 끝부분 부근을 노광한다.
(f) 포토레지스트패턴(33b)을 현상하여 상기 공정(e)에 있어서 노광된 포토레지스트패턴(33b)의 끝부분을 제거하여, 상기 포토레지스트패턴(33b)을 축소한 포토레지스트패턴(33c)를 형성한다.
(g) CF4등의 플루오르계의 가스와 산소의 혼합가스를 에칭 가스로하여, 플라즈마 건식에칭법을 사용한 레지스트 후퇴법에 의해, 포토레지스트패턴(33c)을 후퇴시키면서 차광성 박막패턴(32b)을 에칭한다. 이상의 제조방법에 의해서 얻어지는 차광성 박막패턴(32c)은 3회에 걸쳐서 차광성 박막이 에칭되기 때문에, 제2도(g)에 도시된 바와 같이, 차광성 박막 패턴(32c)의 끝부분 이 계단상으로 되고, 다른 부분 보다도 얇게 된다.
(h) 포토레지스트패턴(33c)을 박리하여 차광성박막패턴(32c)에 의한 도상구조를 형성한다. 계속하여 ITO등의 도전성 박막(36)을 EB 증착법이나 스패터증착법에 의해 형성하여, 이 도전성박막을 소정의 형상으로 패터닝하여 상부 전극을 형성한다. 차광성 박막패턴(32c)의 끝부분은 계단상으로 되고 다른 부분보다도 얇기 때문에 도전성 박막(36)의 단차피복성은 극히 좋고, 도전성 박막(36)이 단절등이 생기는 것은 거의 없다.
이상 (a 내지 h)의 공정에 의해 포토센서가 형성이 된다.
이상 말한 제1및 제2의 실시예에서는 배면노광의 공정은 1회, 제3의 실시예에서는 2회였으나, 이 공정의 회수는 차광성 박막의 두께등에 의해 적절히 변경가능하다.
또한 제2 및 제3의 실시예에서는 차광성 박막으로서 실리콘층을 사용하고 있었으나 이 이외의 예는 Cd, Te등의 반도체를 사용하여도 좋다.
본 발명에 의하면 마스크 수를 증가시키지 않고 차광성 박막패턴의 끝부분을 다른 부분 보다도 얇게 할 수가 있다. 그 때문에, 차광성 박막 끝부분의 단차부를 덮도록 박막을 형성한 때에, 단차부에서의 피복성이 극히 좋고,단절등의 발생을 현저하게 감소시킬 수가 있다. 따라서 수율의 향상을 도모할 수가 있다.

Claims (4)

  1. 투광성 기판(11)상에 형성된 차광성 박막(12)상에 포토레지스트(13)를 도포하는 공정과, 이 포토레지스트(13)를 노광한 후 현상하여 소정의 형상을 가지는 포토레지스트 패턴(13a)을 형성하는 공정과, 이 포토레지스트패턴(13a)을 마스크로하여 상기 차광성 박막(12)을 에칭하여, 포토레지스트 패턴(13a)과 정합한 차광성 박막패턴(12a)을 형성하는 공정과, 상기 투광성 기판(11)이면으로부터 상기 차광성 박막패턴(12a)을 마스크로서 상기 포토레지스트 패턴(13a)을 노광한 후 현상하여, 상기 포토레지스트패턴(13a)을 축소한 포토레지스트 패턴(13b)을 형성하는 공정과, 이 축소된 포토레지스트 패턴(13b)을 마스크로서 상기 차광성 박막패턴(12a)을 에칭하는 공정으로 이루어진 것을 특징으로 하는 차광성 박막의 에칭방법.
  2. 제1항에 있어서, 차광성 박막(12)이 금속박막인 것을 특징으로 하는 차광성 박막의 에칭방법.
  3. 제1항에 있어서, 차광성 박막(12)이 반도체박막인 것을 특징으로 하는 차광성 박막의 에칭방법.
  4. 제3항에 있어서, 반도체 박막(12)이 실리콘 박막인 것을 특징으로 하는 차광성 박막의 에칭방법.
KR1019880017799A 1987-12-29 1988-12-29 차광성 박막의 에칭방법. KR920005635B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-336682 1987-12-29
JP33668287 1987-12-29

Publications (2)

Publication Number Publication Date
KR890011047A KR890011047A (ko) 1989-08-12
KR920005635B1 true KR920005635B1 (ko) 1992-07-10

Family

ID=18301712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880017799A KR920005635B1 (ko) 1987-12-29 1988-12-29 차광성 박막의 에칭방법.

Country Status (1)

Country Link
KR (1) KR920005635B1 (ko)

Also Published As

Publication number Publication date
KR890011047A (ko) 1989-08-12

Similar Documents

Publication Publication Date Title
US4778773A (en) Method of manufacturing a thin film transistor
USRE41632E1 (en) Liquid crystal display device and method of manufacturing the same
KR100759627B1 (ko) 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법
KR100242364B1 (ko) 포토 마스크와 그의 제조방법
KR100325079B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
US6876428B2 (en) Method of manufacturing a liquid crystal display panel using a gray tone mask
KR20000023524A (ko) 액정소자, 액정 디스플레이 패널 및 그 제조방법
US4892613A (en) Process for etching light-shielding thin film
US6391499B1 (en) Light exposure mask and method of manufacturing the same
KR0171648B1 (ko) 박막장치 및 그 제조방법
US20130329157A1 (en) Liquid crystal display and manufacturing method thereof
KR970006733B1 (ko) 박막트랜지스터 제조방법
US5597747A (en) Method of making inverted thin film transistor using backsick exposure and negative photoresist
KR101027979B1 (ko) 액정 디스플레이 디바이스 제조 방법
KR920005635B1 (ko) 차광성 박막의 에칭방법.
JP7174826B2 (ja) フォトマスク及びその製造方法
CN110634748B (zh) 薄膜晶体管的制备方法及薄膜晶体管
EP1639403B1 (en) Method for manufacturing liquid crystal display device
KR100333665B1 (ko) 네가티브 포토레지스트를 이용하여 스컴을 방지한 반도체 소자 제조방법
KR0161232B1 (ko) 액티브 매트릭스 기판의 제조 방법
JP2878516B2 (ja) フォトレジストの現像液、現像方法及び薄膜トランジスタの製造方法
GB2225644A (en) Process for producing a light-shielding thin film pattern
KR0172279B1 (ko) 콘택 마스크 및 그를 이용한 콘택홀 형성 방법
JPH0845932A (ja) 基板の突状部の電極の形成方法
KR100265344B1 (ko) 전도성 반사방지막을 이용한 반도체 장치의 실린더형 캐패시터제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070625

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee