KR100333665B1 - 네가티브 포토레지스트를 이용하여 스컴을 방지한 반도체 소자 제조방법 - Google Patents
네가티브 포토레지스트를 이용하여 스컴을 방지한 반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR100333665B1 KR100333665B1 KR1019990025022A KR19990025022A KR100333665B1 KR 100333665 B1 KR100333665 B1 KR 100333665B1 KR 1019990025022 A KR1019990025022 A KR 1019990025022A KR 19990025022 A KR19990025022 A KR 19990025022A KR 100333665 B1 KR100333665 B1 KR 100333665B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- semiconductor device
- charge storage
- storage electrode
- negative photoresist
- Prior art date
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000003860 storage Methods 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 125000006850 spacer group Chemical group 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 10
- 239000000126 substance Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000003637 basic solution Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 150000001540 azides Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 기술에 관한 것으로, 특히 실린더형 전하저장전극을 포함하는 반도체 소자 제조방법에 관한 것이며, 전하저장전극 스페이서 형성을 위한 전면 식각시 스크라이브 레인 영역을 보호하기 위하여 실시되는 마스크 공정시 전하저장전극 패턴의 간극에 포토레지스트의 스컴이 잔류하는 것을 노광시간의 증가 없이도 방지할 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다. 본 발명은 네가티브(negative) 포토레지스트가 빛과 반응한 영역에만 패턴이 남는 원리를 이용하여 비교적 패턴 간극이 넓은 즉, 간극의 단차비가 작은 스크라이브 레인 영역의 큰 패턴(예컨대, 오버레이 박스)에만 빛이 들어가게 함으로써 짧은 노광시간을 적용하더라도 셀영역에 포토레지스트의 스컴이 잔류하는 것을 방지할 수 있다.
Description
본 발명은 반도체 기술에 관한 것으로, 특히 실린더형 전하저장전극을 포함하는 반도체 소자 제조방법에 관한 것이다.
현재 양산 중인 DRAM에서 실린더형 전하저장전극 형성을 위한 스페이서 식각시 스크라이브 레인(scribe lane) 영역의 오버레이 박스(overlay box)에서 형성된 스페이서가 결함의 소오스가 되는 문제점이 있다.
이러한 문제점을 해결하기 위하여 종래에는 실린더 구조를 형성을 위한 폴리실리콘 증착후 즉, 스페이서 식각 전 전체구조 상부에 포토레지스트를 도포하고 문제가 되는 지역(오버레이 박스)이 크롬 처리된 포토마스크를 사용하여 그 부분만을 포토레지스트로 차폐한 상태에서 스페이서 식각을 진행하고 있다.
첨부된 도면 도 1은 종래의 실린더형 전하저장전극 형성 공정 중 실린더 구조 형성을 위한 스페이서 식각 직전의 상태를 나타낸 것으로, 이하 이를 참조하여 설명한다.
우선, 층간절연막(10) 및 전하저장전극 콘택홀이 형성된 전체구조 상부에 폴리실리콘막(11), 희생막(12), 반사방지막(13)을 차례로 증착하고, 전하전극용 마스크를 사용하여 이들을 패터닝한 다음, 전체구조 표면을 따라 폴리실리콘막(14)을증착한다.
이어서, 상기한 바와 같이 오버레이 박스(도시되지 않음) 영역에서 스페이서 식각이 이루어지지 않도록 하기 위한 베리어를 형성하기 위하여 전체구조 상부에 포지티브 포토레지스트(도시되지 않음)를 도포하고, 오버레이 박스 영역을 차폐하는 포토마스크를 사용하여 오버레이 박스 이외 부분의 포토레지스트를 제거한다.
이후, 폴리실리콘막(14)을 건식 식각하여 스페이서(도시되지 않음)를 형성한다.
상기와 같은 종래기술은 스페이서 식각 전 마스크 공정을 진행하면서, 전하저장전극 패턴 사이의 간극에 포토레지스트의 스컴(scum)을 유발하게 된다. 이는 포지티브 포토레지스트의 특성상 빛에 의해 감광된 부분이 반응하여 현상시 빛에 노출된 부분이 제거되는데, 도 1에 도시된 바와 같이 전하저장전극 패턴간 스페이스(S)(약 1500Å)에 비해 단차(H)(약 7000Å)가 높고 그 위에 포지티브 포토레지스트(약 8500Å)이 존재하므로 밑바닥까지 빛이 충분히 도달하지 않는 경우에 바닥에 있는 포토레지스트의 반응이 미약하여 스컴(A)이 유발되는 것이다.
첨부된 도면 도 2는 종래기술에 따라 포토레지스트의 스컴이 잔류하는 상태를 나타낸 주사전자현미경(SEM) 사진으로, 이러한 포토레지스트의 스컴은 후속 공정시 식각방지막으로 작용하여 소자간 단락을 유발하거나, 파티클 소오스로 작용하여 반도체 소자의 신뢰도 및 수율에 악영향을 미치고 있다.
이러한 포토레지스트의 스컴을 방지하기 위해서는 노광시간을 기존의 5배 이상 늘려야 하는데, 이 경우 생산성을 저하가 우려된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 전하저장전극 스페이서 형성을 위한 전면 식각시 스크라이브 레인 영역을 보호하기 위하여 실시되는 마스크 공정시 전하저장전극 패턴의 간극에 포토레지스트의 스컴이 잔류하는 것을 노광시간의 증가 없이도 방지할 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래의 실린더형 전하저장전극 형성 공정 중 실린더 구조 형성을 위한 스페이서 식각 직전의 상태를 나타낸 단면도.
도 2는 종래기술에 따라 포토레지스트의 스컴이 잔류하는 상태를 나타낸 주사전자현미경(SEM) 사진.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 반도체 소자 제조 공정도.
도 4는 본 발명의 일 실시예에 따라 공정을 진행한 경우, 네가티브 포토레지스트의 현상 직후의 상태를 나타낸 SEM 사진.
도 5는 네가티브 포토레지스트의 화학 구조 및 반응 메커니즘(mechanism)을 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명
30 : 층간절연막 31, 34 : 폴리실리콘막
32 : 희생막 33 : 반사방지막
35 : 네가티브 포토레지스트 36 : 포토마스크
37 : 크롬 패턴 38 : 포토마스크용 글래스 기판
상기의 기술적 과제를 달성하기 위한 본 발명은, 실린더형 전하저장전극을 포함하는 반도체 소자 제조방법에 있어서, 소정의 하부층 상에 상기 전하저장전극 형성을 위한 제1 전도막 및 희생막을 형성하는 단계; 상기 희생막 및 상기 제1 전도막을 패터닝하는 단계; 상기 제1 전도막이 패터닝된 전체구조 표면을 따라 전하저장전극 스페이서 형성을 위한 제2 전도막을 형성하는 단계; 상기 제2 전도막이 형성된 전체구조 상부에 네가티브 포토레지스트를 형성하는 단계; 스크라이브 라인 영역의 소정 부분의 상기 네가티브 포토레지스트를 선택적으로 노광하는 단계; 상기 네가티브 포토레지스트를 현상하여 상기 스크라이브 라인 영역의 소정 부분에 오버랩되는 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 식각 베리어로 사용하여 상기 제2 전도막을 이방성 식각하여 상기 전하저장전극 스페이서를 형성하는 단계를 포함하는 반도체 소자 제조방법이 제공된다.
본 발명은 네가티브(negative) 포토레지스트가 빛과 반응한 영역에만 패턴이 남는 원리를 이용하여 비교적 패턴 간극이 넓은 즉, 간극의 단차비가 작은 스크라이브 레인 영역의 큰 패턴(예컨대, 오버레이 박스)에만 빛이 들어가게 함으로써 짧은 노광시간을 적용하더라도 셀영역에 포토레지스트의 스컴이 잔류하는 것을 방지할 수 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 반도체 소자 제조 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
본 실시예에 따른 공정은 우선, 도 3a에 도시된 바와 같이 층간절연막(30) 및 전하저장전극 콘택홀(도시되지 않음)이 형성된 전체구조 상부에 폴리실리콘막(31), 희생막(32), 반사방지막(33)을 차례로 증착하고, 전하전극용 마스크를 사용하여 이들을 패터닝한 다음, 전체구조 표면을 따라 폴리실리콘막(34)을 증착한다.
이어서, 도 3b에 도시된 바와 같이 오버레이 박스(도시되지 않음) 영역에서 스페이서 식각이 이루어지지 않도록 하기 위한 베리어를 형성하기 위하여 전체구조 상부에 네가티브 포토레지스트(35)를 도포한다.
다음으로, 도 3c에 도시된 바와 같이 오버레이 박스 영역을 제외한 나머지 영역을 차폐하는 포토마스크(36)를 사용하여 네가티브 포토레지스트(35)를 노광한다. 미설명 도면 부호 '37'은 크롬 패턴, '38'은 포토마스크용 글래스 기판을 각각 나타낸 것이며, 도면에는 도시되지 않았으나 오버레이 박스 영역에는 크롬 패턴(37)이 형성되지 않아 노광이 이루어진다.
계속하여, 도 3d에 도시된 바와 같이 현상을 실시하여 노광되지 않은 셀영역의 네가티브 포토레지스트(35)를 제거한다. 이때, 도면에 도시되지는 않았으나, 오버레이 박스 영역에는 포토레지스트 패턴이 형성된다.
이후, 폴리실리콘막(34)을 건식 식각하여 전하저장전극 스페이서(도시되지 않음)를 형성한다.
첨부된 도면 도 4는 전술한 일 실시예에 따라 공정을 진행한 경우, 네가티브 포토레지스트의 현상 직후의 상태를 나타낸 SEM 사진으로, 본 발명을 적용한 경우 스컴이 전혀 발생하지 않음을 확인할 수 있다. 이는 상기 도 2와 비교하면 더욱 명확할 것이다.
첨부된 도면 도 5는 네가티브 포토레지스트의 화학 구조 및 반응 메커니즘(mechanism)을 나타낸 것으로, 염기성 용액에 용해되는 물질인 아자이드(azide, R-N3)가 빛(hν)에 노출되면 염기성 용액에 용해되지 않는 물질인 니트렌(nitrene)과 N2로 분해됨을 나타내고 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 스크라이브 레인 영역에서 전하저장전극 스페이서에 의한 파티클 문제를 방지하기 위하여 실시되는 마스크 공정시 네가티브 포토레지스트를 적용함으로써 전하저장전극 패턴의 간극에 포토레지스트의 스컴이 잔류하는 것을 방지하는 효과가 있으며, 이로 인하여 소자의 신뢰도 및 생산 수율을 향상시키는 효과가 있다. 또한, 본 발명은 기존과 같이 노광시간을 크게 증가시키지 않아도 되므로, 노광시간 단축에 따른 생산성 향상을 기대할 수 있다.
Claims (3)
- 실린더형 전하저장전극을 포함하는 반도체 소자 제조방법에 있어서,소정의 하부층 상에 상기 전하저장전극 형성을 위한 제1 전도막 및 희생막을 형성하는 단계;상기 희생막 및 상기 제1 전도막을 패터닝하는 단계;상기 제1 전도막이 패터닝된 전체구조 표면을 따라 전하저장전극 스페이서 형성을 위한 제2 전도막을 형성하는 단계;상기 제2 전도막이 형성된 전체구조 상부에 네가티브 포토레지스트를 형성하는 단계;스크라이브 라인 영역의 소정 부분의 상기 네가티브 포토레지스트를 선택적으로 노광하는 단계;상기 네가티브 포토레지스트를 현상하여 상기 스크라이브 라인 영역의 소정 부분에 오버랩되는 포토레지스트 패턴을 형성하는 단계; 및상기 포토레지스트 패턴을 식각 베리어로 사용하여 상기 제2 전도막을 이방성 식각하여 상기 전하저장전극 스페이서를 형성하는 단계를 포함하는 반도체 소자 제조방법.
- 제1항에 있어서,상기 스크라이브 라인 영역의 소정 부분은 오버레이 박스 영역인 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항 또는 제2항에 있어서,상기 제1 및 제2 전도막은 폴리실리콘막인 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025022A KR100333665B1 (ko) | 1999-06-28 | 1999-06-28 | 네가티브 포토레지스트를 이용하여 스컴을 방지한 반도체 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025022A KR100333665B1 (ko) | 1999-06-28 | 1999-06-28 | 네가티브 포토레지스트를 이용하여 스컴을 방지한 반도체 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004391A KR20010004391A (ko) | 2001-01-15 |
| KR100333665B1 true KR100333665B1 (ko) | 2002-04-24 |
Family
ID=19596514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990025022A KR100333665B1 (ko) | 1999-06-28 | 1999-06-28 | 네가티브 포토레지스트를 이용하여 스컴을 방지한 반도체 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100333665B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1302338C (zh) * | 2003-03-12 | 2007-02-28 | 台湾积体电路制造股份有限公司 | 防止产生光阻残渣的方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100826964B1 (ko) * | 2002-06-10 | 2008-05-02 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669242A (ja) * | 1992-08-18 | 1994-03-11 | Oki Electric Ind Co Ltd | Ｔ字型電極の形成方法 |
| JPH0677430A (ja) * | 1992-08-28 | 1994-03-18 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US5391511A (en) * | 1992-02-19 | 1995-02-21 | Micron Technology, Inc. | Semiconductor processing method of producing an isolated polysilicon lined cavity and a method of forming a capacitor |
| KR970024184A (ko) * | 1995-10-16 | 1997-05-30 | 김광호 | 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor in semiconductor device) |
-
1999
- 1999-06-28 KR KR1019990025022A patent/KR100333665B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5391511A (en) * | 1992-02-19 | 1995-02-21 | Micron Technology, Inc. | Semiconductor processing method of producing an isolated polysilicon lined cavity and a method of forming a capacitor |
| JPH0669242A (ja) * | 1992-08-18 | 1994-03-11 | Oki Electric Ind Co Ltd | Ｔ字型電極の形成方法 |
| JPH0677430A (ja) * | 1992-08-28 | 1994-03-18 | Hitachi Ltd | 半導体装置及びその製造方法 |
| KR970024184A (ko) * | 1995-10-16 | 1997-05-30 | 김광호 | 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor in semiconductor device) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1302338C (zh) * | 2003-03-12 | 2007-02-28 | 台湾积体电路制造股份有限公司 | 防止产生光阻残渣的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004391A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| JP2008091851A (ja) | 半導体素子のハードマスクパターン形成方法 | |
| US7943521B2 (en) | Method for patterning a semiconductor device | |
| KR20080029719A (ko) | 반도체 소자의 하드 마스크 패턴 형성방법 | |
| KR100192521B1 (ko) | 반도체장치의 제조방법 | |
| KR100333665B1 (ko) | 네가티브 포토레지스트를 이용하여 스컴을 방지한 반도체 소자 제조방법 | |
| KR950014945B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
| KR100214277B1 (ko) | 셀 어퍼쳐 제조방법과 반도체소자의 미세패턴 형성방법 | |
| KR0171976B1 (ko) | 박막 트랜지스터 제조 방법 | |
| KR100275934B1 (ko) | 반도체장치의 미세도전라인 형성방법 | |
| KR20010046749A (ko) | 반도체 소자의 노드 콘택 형성방법 | |
| KR100348297B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100638743B1 (ko) | 캐패시터의 제조 방법 | |
| KR100252892B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100192548B1 (ko) | 캐패시터 제조방법 | |
| KR100557923B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR100370120B1 (ko) | 콘택 형성 방법 | |
| KR100277875B1 (ko) | 커패시터 제조방법 | |
| KR20040060310A (ko) | 반도체소자의 형성방법 | |
| KR100232212B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100358161B1 (ko) | 반도체소자제조방법 | |
| KR20010063078A (ko) | 캐패시터의 제조방법 | |
| KR960006717B1 (ko) | 디램셀의 저장전극 제조방법 | |
| KR20040031524A (ko) | 반도체 소자의 플로팅 게이트 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |