KR20170035408A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20170035408A
KR20170035408A KR1020150134063A KR20150134063A KR20170035408A KR 20170035408 A KR20170035408 A KR 20170035408A KR 1020150134063 A KR1020150134063 A KR 1020150134063A KR 20150134063 A KR20150134063 A KR 20150134063A KR 20170035408 A KR20170035408 A KR 20170035408A
Authority
KR
South Korea
Prior art keywords
light
blocking member
light blocking
inclined portion
column spacer
Prior art date
Application number
KR1020150134063A
Other languages
English (en)
Inventor
강상현
전형주
김형준
백민재
백현웅
임완순
주장복
허강욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150134063A priority Critical patent/KR20170035408A/ko
Priority to US15/187,392 priority patent/US20170084644A1/en
Publication of KR20170035408A publication Critical patent/KR20170035408A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3232—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명의 일 실시예에 따르면, 기판, 상기 기판 위에 위치하며 제1 방향으로 뻗어있는 게이트선 및 제2 방향으로 뻗어있는 데이터선, 및 상기 게이트선 및 상기 데이터선 위에 위치하며, 상기 게이트선과 중첩하는 제1 차광 부재 및 상기 데이터선과 중첩하는 제2 차광 부재를 포함하며, 상기 제1 및 제2 차광 부재는 각각 제1 방향 및 제2 방향에 수직한 제3 방향의 평균 두께가 서로 상이한 평탄부 및 경사부를 포함하고, 상기 경사부는 상기 평탄부의 외곽부에서 경사면을 가지며 위치하고, 상기 제1 차광 부재의 상기 경사부의 제2 방향 폭은 상기 제2 차광 부재의 제1 방향 폭의 절반보다 작은 박막 트랜지스터 표시판을 제공한다.

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치가 마주하는 두 표시판을 포함하는 경우, 한 표시판에는 전기장 생성 전극 중 데이터 전압을 인가받는 화소 전극과 복수의 박막 트랜지스터가 행렬의 형태로 배열되어 있고, 다른 한 표시판에는 적색, 녹색 및 청색 등의 기본색을 나타내는 색필터와 화소 사이의 빛샘을 막을 수 있는 차광 부재가 형성되어 있을 수 있다.
그러나, 이러한 액정 표시 장치에서 화소 전극 및 박막 트랜지스터와 색필터 또는 차광 부재가 서로 다른 표시판에 형성되므로 화소 전극과 색필터 사이 또는 화소 전극과 차광 부재 사이에 정확한 정렬(align)이 곤란하여 정렬 오차가 발생할 수 있다.
이에 차광 부재를 화소 전극 및 박막 트랜지스터와 동일한 표시판에 형성하는 구조가 제안되었고, 이 경우 색필터도 화소 전극과 동일한 표시판에 형성될 수 있다. 이와 같이 차광 부재를 화소 전극 및 박막 트랜지스터가 형성된 표시판에 함께 형성함으로써 액정 표시 장치의 고개구율 및 고투과율을 가능하게 할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 차광 부재의 잔류 영역으로 인한 표시 장치의 빛샘 및 투과율 저하를 방지할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명의 일 실시예에 따르면, 기판, 상기 기판 위에 위치하며 제1 방향으로 뻗어있는 게이트선 및 제2 방향으로 뻗어있는 데이터선, 및 상기 게이트선 및 상기 데이터선 위에 위치하며, 상기 게이트선과 중첩하는 제1 차광 부재 및 상기 데이터선과 중첩하는 제2 차광 부재를 포함하며, 상기 제1 및 제2 차광 부재는 각각 제1 방향 및 제2 방향에 수직한 제3 방향의 평균 두께가 서로 상이한 평탄부 및 경사부를 포함하고, 상기 경사부는 상기 평탄부의 외곽부에서 경사면을 가지며 위치하고, 상기 제1 차광 부재의 상기 경사부의 제2 방향 폭은 상기 제2 차광 부재의 제1 방향 폭의 절반보다 작은 박막 트랜지스터 표시판을 제공한다.
상기 제2 차광 부재의 상기 경사부의 제1 방향 폭은 상기 제2 차광 부재의 제1 방향 폭의 절반보다 작을 수 있다.
상기 평탄부의 윗면은 실질적으로 평탄하고, 상기 경사부는 상기 평탄부에 인접한 부분에서 상기 제1 및 제2 차광 부재의 최외곽 가장자리로 갈수록 제3 방향으로의 두께가 점차적으로 낮아질 수 있다.
상기 제1 차광 부재는 상기 경사부 및 상기 평탄부보다 제3 방향의 두께가 더 두꺼운 컬럼 스페이서를 포함할 수 있다.
상기 컬럼 스페이서는 메인 컬럼 스페이서 및 서브 컬럼 스페이서를 포함하고, 상기 메인 컬럼 스페이서의 제3 방향의 두께는 상기 서브 컬럼 스페이서의 제3 방향의 두께보다 두꺼울 수 있다.
상기 컬럼 스페이서는 상기 제1 및 제2 차광 부재와 일체일 수 있다.
상기 컬럼 스페이서는 상기 차광 부재와 동일한 물질을 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 기판 위에 제1 방향의 게이트선 및 제2 방향의 데이터선을 형성하는 단계, 상기 기판 위 전면에 차광 물질층을 형성하는 단계, 및 마스크를 이용한 노광을 통해 제1 방향 및 제2 방향에 수직한 제3 방향의 평균 두께가 서로 상이한 평탄부 및 경사부를 포함하는 제1 차광 부재 및 제2 차광 부재를 형성하는 단계를 포함하고, 상기 제1 차광 부재는 상기 게이트선과 중첩하고, 상기 제2 차광 부재는 상기 데이터선과 중첩하며, 상기 경사부는 상기 평탄부의 외곽부에서 경사면을 가지며 위치하고, 상기 마스크는 광의 일부만 투과되며, 서로 광투과율이 상이한 제1 반투과 영역 및 제2 반투과 영역을 포함하는 박막 트랜지스터 표시판 제조 방법을 제공한다.
상기 제1 차광 부재의 상기 경사부의 제2 방향 폭은 상기 제2 차광 부재의 제1 방향 폭의 절반보다 작게 형성하고, 상기 제2 차광 부재의 상기 경사부의 제1 방향 폭은 상기 제2 차광 부재의 제1 방향 폭의 절반보다 작게 형성할 수 있다.
상기 제2 반투과 영역은 상기 제1 반투과 영역의 가장자리를 따라 형성되어 있고, 상기 제1 반투과 영역의 광투과율은 상기 제2 반투과 영역의 광투과율보다 높을 수 있다.
상기 제1 반투과 영역은 상기 평탄부에 대응되고, 상기 제2 반투과 영역은 상기 경사부에 대응될 수 있다.
상기 제1 반투과 영역의 광투과율은 약 14~ 18%이고, 상기 제2 반투과 영역의 광투과율은 7~ 11%일 수 있다.
상기 제1 차광 부재를 형성하는 단계는, 상기 제1 차광 부재의 상기 경사부 및 상기 평탄부보다 제3 방향의 높이가 더 높은 컬럼 스페이서를 형성하는 단계를 포함할 수 있다.
상기 마스크는 광의 전부를 투과하는 투광 영역을 더 포함하고, 상기 투광 영역은 상기 컬럼 스페이서에 대응될 수 있다.
상기 차광 물질층을 형성하는 단계 전에, 상기 기판 위에 색필터를 형성하는 단계를 더 포함할 수 있다.
이상과 같이 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판 및 그 제조방법에 따르면, 차광 부재의 잔류 영역을 최소화할 수 있어 표시 장치의 빛샘을 방지할 수 있고 투과율이 개선될 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 평면도이다.
도 2는 도 1에 도시한 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.
도 3은 도 1에 도시한 박막 트랜지스터 표시판을 III-III 선을 따라 잘라 도시한 단면도이다.
도 4는 도 1에 도시한 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 차광 부재를 형성하는 공정으로서 도 1에 도시한 박막 트랜지스터 표시판을 V-V 선을 따라 잘라 도시한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 액정 표시 장치의 한 화소에 대한 평면도이다.
도 8은 도 7에 도시한 액정 표시 장치를 VIII-VIII 선을 따라 잘라 도시한 단면도이다.
도 9는 도 7에 도시한 액정 표시 장치를 IX-IX 선을 따라 잘라 도시한 단면도이다.
도 10은 도 7에 도시한 액정 표시 장치를 X-X 선을 따라 잘라 도시한 단면도이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1 내지 도 4를 참고하여, 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판에 대해서 개략적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 평면도이고, 도 2는 도 1의 II-II 선을 따라 자른 단면도, 도 3은 도 1의 III-III 선을 따라 자른 단면도이며, 도 4는 도 1의 IV-IV 선을 따라 자른 단면도이다.
도 1 및 도 2를 참고하면, 하부 기판(110) 위에 박막 트랜지스터를 포함하는 막 구조물(120)이 위치한다. 박막 트랜지스터는 스위칭 소자로 제어 단자, 입력 단자 및 출력 단자의 삼단자로 이루어질 수 있고, 이에 대해서는 추후 자세히 설명하기로 한다.
도 1 내지 도 3을 참고하면, 막 구조물(120) 위에 복수의 색필터(230)가 위치한다. 복수의 색필터(230)는 하부 기판(110)의 x방향으로 순서대로 배열되어 있는 적색 색팔터(R), 녹색 색필터(G) 및 청색 색필터(B)를 포함할 수 있다. 이 때, 서로 이웃하는 색필터(230)의 가장자리가 일부 중첩될 수도 있다.
복수의 색필터(230) 각각은 x방향으로 배열되어 있으나, 이와 다르게 y방향을 따라 배열될 수도 있다.
여기서 x방향은 하부 기판(110)의 면에서 가로 방향을 의미하고, y방향은 하부 기판(110)의 면에서 세로 방향을 의미한다.
복수의 색필터(230) 위에 차광 부재(220)가 위치한다. 차광 부재(220)는 복수의 색필터(230) 위에서 x방향으로 뻗어 있는 제1 차광 부재(220a) 및 서로 이웃하는 색필터(230) 사이에서 y방향으로 뻗어 있는 제2 차광 부재(220b)를 포함한다.
제1 차광 부재(220a) 및 제2 차광 부재(220b)는 각각 평탄부(222a) 및 경사부(222b)를 포함하고 평탄부(222a)의 상부 표면은 실질적으로 평탄한 형태이고, 경사부(222b)는 평탄부(222a)의 외곽에 위치하면서, 경사부(222b)의 상부 표면이 실질적으로 경사진 형태일 수 있다. 즉, 경사부(222b)는 제1 차광 부재(220a) 및 제2 차광 부재(220b)의 외곽부에 위치하고, 평탄부(222a)에 인접한 부분에서 제1 차광 부재(220a) 및 제2 차광 부재(220b)의 최외곽 가장자리로 갈수록 z방향으로의 두께는 점차적으로 낮아지며 형성된다.
따라서, 평탄부(222a)의 z방향으로의 평균 두께는 경사부(222b)의 z방향의 평균 두께보다 두껍게 형성될 수 있다.
여기서, z방향이라 함은 앞서 설명한 x방향 및 y방향 모두와 수직하는 방향으로서, 하부 기판(110)의 면에서 수직한 방향을 의미한다.
제1 차광 부재(220a)의 경사부(222b)의 y방향의 폭(W)은 제2 차광 부재(220b) 전체의 x방향의 폭의 절반보다 작을 수 있다.
또한, 제2 차광 부재(220b)의 경사부(222b)의 x방향의 폭(W)은 제2 차광 부재(220)의 x방향의 폭의 절반보다 작을 수 있다.
차광 부재(220)의 경사부(222b)의 폭(W)이 길게 형성될 경우 추후 경사부(222b) 위에서 경사부(222b)와 중첩되게 위치하는 액정 분자들의 배열 각도가 틀어질 수 있고, 이로 인한 빛샘 현상 또는 투과율 감소가 발생할 수 있다. 이에 본 실시예에 따른 차광 부재(220)는 경사부(222b)의 폭(W)을 최소화함으로써 이러한 액정 분자들의 배열 각도의 틀어짐을 방지하고, 빛샘 현상 및 투과율 감소를 방지할 수 있다.
도 4에 나타낸 바와 같이, 제1 차광 부재(220a)는 서로 이격되어 위치하는 메인 컬럼 스페이서(MCS) 및 서브 컬럼 스페이서(SCS)를 더 포함할 수 있다.
메인 컬럼 스페이서(MCS) 및 서브 컬럼 스페이서(SCS)는 제1 차광 부재(220a)와 동일한 물질로 일체로 형성될 수 있으며, 메인 컬럼 스페이서(MCS) 윗면의 하부 기판(110)으로부터의 높이는 서브 컬럼 스페이서(SCS) 윗면의 하부 기판(110)으로부터의 높이보다 높을 수 있다. 즉, 서브 컬럼 스페이서(SCS)의 z방향의 두께는 메인 컬럼 스페이서(MCS)의 z방향의 두께보다 낮은 두께로 형성될 수 있다.
이하에서는, 도 5 및 도 6을 참고하여 본 실시예에 따른 박막 트랜지스터 표시판의 차광 부재(220)를 형성하는 방법에 대해서 살펴본다.
도 5 내지 도 6은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 차광 부재를 형성하는 공정을 설명하기 위한 단면도로서 도 1의 V-V 선을 따라 기준한다.
도 5에 나타낸 바와 같이, 하부 기판(110) 위에 박막 트랜지스터를 포함하는 막 구조물(120) 및 색필터(230)를 형성한 후, 색필터(230) 위에 차광 물질층(225)을 형성한다.
그 다음, 차광 물질층(225)을 마스크(500)를 이용하여 노광 공정을 수행한다.
마스크(500)는 서로 다른 투과율을 가지는 복수의 영역을 포함하며, 복수의 영역은 적어도 4개의 서로 다른 투과율을 나타낼 수 있다.
네 개의 투과율을 나타내는 영역은 광투과율이 가장 높은 투광 영역(OP), 빛이 일부만 투과되는 제1 반투과 영역(HT1), 빛이 일부만 투과되되 제1 반투과 영역과 다른 투과율을 가지는 제2 반투과 영역(HT2), 그리고 광투과율이 가장 낮은 차광 영역(CL)을 포함할 수 있다.
투광 영역(OP)의 가장자리에는 제1 반투과 영역(HT1)이 위치할 수 있고, 제1 반투과 영역의 가장자리를 따라 제2 반투과 영역(HT2)이 위치할 수 있다.
투광 영역(OP)은 빛을 대부분 통과시킬 수 있어 광투과율이 대략 100%일 수 있고, 차광 영역(CL)은 빛을 대부분 차단하여 그 광투과율은 대략 0%일 수 있고, 제1 반투과 영역(HT1)의 광투과율은 예를 들어 대략 14~ 18%일 수 있고, 제2 반투과 영역(HT2)의 광투과율은 예를 들어 대략 7~ 11%일 수 있다.
차광 물질층(225)이 빛에 조사되면 남는 부분이 되는 음의 감광성을 가진 경우 마스크(500)의 차광 영역(CL)은 차광 부재(220)가 형성되지 않을 영역에 대응될 수 있고, 투광 영역(OP)는 메인 컬럼 스페이서(MCS) 또는 서브 컬럼 스페이서(SCS)가 형성될 위치에, 제1 반투과 영역(HT1)은 차광 부재(220)의 평탄부(222a)에, 제2 반투과 영역(HT2)은 차광 부재(220)의 경사부(222b)가 형성될 위치에 대응될 수 있다.
다음, 도 6을 참고하면 이러한 마스크(500)를 이용한 노광을 통해 컬럼 스페이서(MCS, SCS), 평탄부(222a) 및 경사부(222b)를 포함하는 차광 부재(220)를 형성할 수 있다.
본 실시예에서는 마스크(500)의 투과율이 서로 상이한 제1 반투과 영역(HT1) 및 제2 반투과 영역(HT2)로 포함함으로써 차광 부재(220)의 외곽에 위치하는 경사부(222b)의 폭(W)을 줄일 수 있다.
본 실시예와 다르게, 한 개의 반투과 영역만을 포함하고 있는 마스크를 사용하여 차광 부재(220)를 노광할 경우, 마스크와 차광 부재(220) 사이의 이격된 공간에도 일부 광이 도달하게 되어 차광 부재(220)의 외곽에 위치하는 경사부(222b)의 폭(W)이 넓게 형성된다. 이렇게, 경사부(222b)의 폭이 넓게 형성될 경우 경사부(222b) 상부에 위치하는 액정 분자들의 배열이 틀어지게 되어 빛샘 현상 및 투과율 저하가 발생할 수 있다.
따라서, 본 실시예와 같이 두 개의 반투과 영역을 포함하는 마스크를 이용하여 차광 부재(220)를 형성하는 경우, 차광 부재(220) 경사부(222b)의 폭(W)이 넓게 형성되는 경우와 비교하여 빛샘 현상 및 투과율 저하를 방지할 수 있다.
이상 설명한 실시예와는 다르게 차광 물질층(225)이 양의 감광성을 가진 경우에는 마스크(500)의 투과율이 앞서 설명한 실시예와 반대가 될 수도 있다.
이하에서는, 도 7 내지 도 10을 참고하여 본 발명의 일 실시예에 따른 액정 표시 장치에 대해서 상세하게 설명한다.
도 7은 본 발명의 일 실시예에 따른 액정 표시 장치의 한 화소에 대한 평면도이고, 도 8은 도 7의 VIII-VIII 선을 따라 자른 단면도, 도 9는 도 7의 IX-IX 선을 따라 자른 단면도, 도 10은 도 7의 X-X 선을 따라 자른 단면도이다.
본 발명의 일 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 그리고 이들 두 표시판(100, 200) 사이에 위치하는 액정층(3)을 포함할 수 있다.
먼저 하부 표시판(100)에 대하여 설명하면, 하부 기판(110) 위에 복수의 게이트선(121), 그리고 기준 전압선(131)을 포함하는 게이트 도전체가 위치한다.
게이트선(121)은 주로 x방향으로 뻗으며 y방향으로 돌출한 제1 게이트 전극(124a), 제2 게이트 전극(124b), 그리고 제3 게이트 전극(124r)을 포함할 수 있다.
기준 전압선(131)은 게이트선(121)과 이격되어 있으며 주로 x방향으로 뻗을 수 있다. 기준 전압선(131)은 교류 전압(AC)이거나 공통 전압(Vcom) 등과 같은 일정한 직류 전압(DC)일 수 있는 기준 전압을 전달할 수 있다.
기준 전압선(131)은 x방향으로 뻗는 부분으로부터 위 또는 아래로 돌출한 돌출부(135)를 포함할 수 있다.
게이트 도전체 위에 게이트 절연막(140)이 위치하고, 그 위에는 제1 반도체(154a), 제2 반도체(154b), 그리고 제3 반도체(154r)를 포함하는 반도체층이 위치한다. 제1 반도체(154a) 및 제2 반도체(154b)는 서로 연결되어 있을 수 있다. 제1 반도체(154a)는 제1 게이트 전극(124a)과 중첩하고, 제2 반도체(154b)는 제2 게이트 전극(124b)과 중첩하고, 제3 반도체(154r)는 제3 게이트 전극(124r)과 중첩할 수 있다.
반도체층은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 또는 금속 산화물(metal oxide) 등을 포함할 수 있다.
반도체층 위에는 복수의 저항성 접촉 부재(163a, 163b, 165a, 165b)이 위치할 수 있다. 저항성 접촉 부재(163a, 163b, 165a, 165b)는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다. 저항성 접촉 부재(163a, 163b, 165a, 165b)는 생략될 수 있다.
저항성 접촉 부재(163a, 163b, 165a, 165b) 및 게이트 절연막(140) 위에는 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하는 복수의 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 그리고 제3 소스 전극(173r) 및 제3 드레인 전극(175r)을 포함하는 데이터 도전체가 위치한다.
데이터선(171)은 데이터 신호를 전달하며 주로 y방향으로 뻗어 게이트선(121) 및 기준 전압선(131)과 교차할 수 있다.
제1 소스 전극(173a)은 데이터선(171)으로부터 제1 게이트 전극(124a)을 향해 돌출되어 제1 드레인 전극(175a)과 마주하고, 제2 소스 전극(173b)은 데이터선(171)으로부터 제2 게이트 전극(124b)을 향해 돌출되어 제2 소스 전극(173b)과 마주한다.
제1 소스 전극(173a)과 제2 소스 전극(173b)은 서로 연결되어 있고, 제2 드레인 전극(175b)과 제3 소스 전극(173r)은 서로 연결되어 있다. 제3 소스 전극(173r)과 제3 드레인 전극(175r)은 서로 마주한다.
제3 드레인 전극(175r)의 끝 부분 중 제3 소스 전극(173r)과 마주하지 않는 한 쪽 끝 부분은 기준 전압선(131)의 돌출부(135)의 일부와 인접하거나 중첩할 수 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 스위칭 소자로서 제1 박막 트랜지스터(Qa)를 이루고, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 제2 스위칭 소자로서 제2 박막 트랜지스터(Qb)를 이루고, 제3 게이트 전극(124r), 제3 소스 전극(173r) 및 제3 드레인 전극(175r)은 제3 반도체(154r)와 함께 분압 스위칭 소자로서 제3 박막 트랜지스터(Qr)를 이룬다.
제1 박막 트랜지스터(Qa), 제2 박막 트랜지스터(Qb), 그리고 제3 박막 트랜지스터(Qr)의 채널(channel)은 각각 제1, 제2, 제3 소스 전극(173a, 173b, 173r)과 제1, 제2, 제3 드레인 전극(175a, 175b, 175r) 사이의 제1, 제2, 제3 반도체(154a, 154b, 154r)에 형성된다.
게이트선(121), 기준 전압선(131), 그리고 제1 내지 제3 박막 트랜지스터(Qa, Qb, Qr)는 앞에서 설명한 도 1에 도시한 제1 차광 부재(220a)와 중첩되게 위치할 수 있다.
앞서 설명한 박막 트랜지스터의 구성은 이에 한정되지 않으며, 적어도 하나의 박막 트랜지스터를 포함하는 다양한 구성으로 변형 가능하다.
데이터 도전체 및 노출된 반도체(154a, 154b, 154r) 부분 위에는 제1 절연층(180a)이 위치한다. 제1 절연층(180a)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막을 포함할 수 있다.
제1 절연층(180a) 위에는 색을 나타내는 색필터(230)가 위치할 수 있다. 색필터(230)는 적색, 녹색 및 청색의 삼원색 또는 사원색 등의 기본색(primary color) 중 하나를 표시할 수 있다. 색필터(230)는 적색, 녹색, 및 청색의 삼원색에 한정되지 아니하고, 청록색(cyan), 자홍색(magenta), 황색(yellow), 백색 계열의 기본색 중 하나를 표시할 수도 있다.
색필터(230)는 해당 화소열을 따라 길게 뻗을 수 있다. 색필터(230)는 제1 및 제2 드레인 전극(175a, 175b)의 일부 위에 각각 위치하는 개구부(도시하지 않음)를 포함할 수 있다.
색필터(230) 위에는 제2 절연층(180b)이 더 위치할 수 있다. 제2 절연층(180b)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 제2 절연층(180b)은 색필터(230)에 대한 덮개막으로서 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공할 수 있다. 제2 절연층(180b)은 색필터(230)의 안료 등의 불순물이 액정층(3)으로 유입되는 것을 방지할 수 있다. 필요에 따라, 제2 절연층(180b)은 생략될 수도 있다.
제1 절연층(180a)과 제2 절연층(180b)은 제1 드레인 전극(175a)의 일부를 드러내는 제1 접촉 구멍(185a), 그리고 제2 드레인 전극(175b)의 일부를 드러내는 제2 접촉 구멍(185b)을 포함한다. 제1 및 제2 접촉 구멍(185a, 185b)은 각각 색필터(230)의 개구부 안에 위치할 수 있다.
게이트 절연막(140)과 제1 및 제2 절연층(180a, 180b)은 제3 드레인 전극(175r)의 일부 및 기준 전압선(131)의 돌출부(135)의 일부를 함께 드러내는 접촉 구멍(181)을 더 포함할 수 있다.
제2 절연층(180b) 위에는 복수의 화소 전극 및 복수의 접촉 보조 부재(81)가 위치한다.
한 화소 전극은 하나의 전극으로 이루어질 수도 있고 복수의 부화소 전극을 포함할 수도 있다. 본 실시예에서는 한 화소 전극이 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)을 포함하는 예를 중심으로 설명한다.
제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 게이트선(121), 기준 전압선(131), 그리고 제1 내지 제3 박막 트랜지스터(Qa, Qb, Qr)를 사이에 두고 서로 마주할 수 있다. 그러나 제1 부화소 전극(191a)과 제2 부화소 전극(191b)의 배치 및 형태는 도시된 바에 한정되지 않고 다양하게 변형될 수 있다.
제1 부화소 전극(191a) 및 제2 부화소 전극(191b) 각각의 전체적인 모양은 예를 들어 사각형일 수 있다. 제1 부화소 전극(191a) 및 제2 부화소 전극(191b) 각각은 가로 줄기부 및 세로 줄기부를 포함하는 십자형 줄기부(195a, 195b), 그리고 십자형 줄기부(195a, 195b)로부터 바깥쪽으로 뻗는 복수의 미세 가지부(199a, 199b)를 포함할 수 있다.
제1 부화소 전극(191a) 및/또는 제2 부화소 전극(191b)은 십자형 줄기부(195a, 195b)에 의해 복수의 부영역으로 나뉘어질 수 있다. 미세 가지부(199a, 199b)는 십자형 줄기부(195a, 195b)로부터 비스듬하게 뻗으며 그 뻗는 방향은 게이트선(121)에 대해 대략 45도 또는 135도의 각을 이룰 수 있다. 이웃하는 부영역의 미세 가지부(199a, 199b)가 뻗는 방향은 서로 다르며, 예를 들어 서로 직교할 수 있다.
제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 각각 외곽을 둘러싸는 외곽 줄기부(도시하지 않음)를 더 포함할 수 있다.
제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 접촉 구멍(185a, 185b)을 통하여 각각 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)과 물리적, 전기적으로 연결되어 있다. 제1 부화소 전극(191a)은 제1 드레인 전극(175a)으로부터 데이터 전압을 인가받을 수 있고, 제2 부화소 전극(191b)은 제2 드레인 전극(175b)을 통해 전달된 데이터 전압과 기준 전압선(131)이 전달하는 기준 전압 사이의 분압된 전압을 인가받을 수 있다.
제3 드레인 전극(175r)과 기준 전압선(131)의 돌출부(135)는 접촉 구멍(181)에서 접촉 보조 부재(81)를 통해 서로 연결될 수 있다.
제1 부화소 전극(191a) 및 제2 부화소 전극(191b), 그리고 접촉 보조 부재(81)는 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide), 금속 박막 등과 같은 투명한 도전 물질을 포함할 수 있다.
본 실시예에서 설명한 화소의 배치, 형태, 박막 트랜지스터의 구조 및 화소 전극의 형상은 하나의 예에 불과하며, 다양한 변형이 가능하다.
제1 및 제2 부화소 전극(191a, 191b)과 접촉 보조 부재(81) 위에는 차광 부재(220)가 위치한다.
차광 부재(220)는 윗면이 실질적으로 평탄한 평탄부(222a) 및 평탄부(222a)의 외곽에 위치하면서 실질적으로 경사진 경사부(222b)를 포함하며, 게이트선(121)과 중첩되게 위치하는 제1 차광 부재(220a) 및 데이터선(171)과 중첩되게 위치하는 제2 차광 부재(220b)를 포함한다.
평탄부(222a)의 z방향으로의 평균 두께는 경사부(222b)의 z방향의 평균 두께보다 두껍게 형성될 수 있다.
제1 차광 부재(220a)는 메인 컬럼 스페이서(MCS) 및 서브 컬럼 스페이서(SCS)를 더 포함할 수 있다.
제1 차광 부재(220a)의 평탄부(222a)는 제1 내지 제3 박막 트랜지스터(Qa, Qb, Qr)와 중첩되게 위치하며 대체로 평탄한 윗면을 가질 수 있다. 제1 차광 부재(220a)는 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 사이의 빛을 차광할 수 있다. 제1 차광 부재(220a)는 접촉 구멍(185a, 185b, 181)을 덮는 부분을 포함할 수 있고, 이 부분은 접촉 구멍(185a, 185b, 181) 상부의 큰 단차를 메워 표면을 평탄하게 하고 그 주변의 빛샘을 방지할 수 있다.
제1 차광 부재(220a)의 경사부(222b)는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)에 인접하여 위치하며 경사면을 가질 수 있다.
제1 차광 부재(220a)의 경사부(222b)의 y방향의 폭(W)은 제2 차광 부재(220b) 전체의 x방향의 폭의 절반보다 작을 수 있다.
메인 컬럼 스페이서(MCS) 및 서브 컬럼 스페이서(SCS)는 서로 이격되어 위치하고, 제1 차광 부재(220a)와 일체로서 동일한 물질로 형성될 수 있다.
메인 컬럼 스페이서(MCS) 및 서브 컬럼 스페이서(SCS)는 제1 내지 제3 박막 트랜지스터(Qa, Qb, Qr) 및/또는 게이트선(121), 기준 전압선(131), 데이터선(171)과 같은 신호선의 상부에 위치할 수 있다. 예를 들어 메인 컬럼 스페이서(MCS)는 제1 및 제2 박막 트랜지스터(Qa, Qb) 상부에 위치할 수 있고, 서브 컬럼 스페이서(SCS)는 박막 트랜지스터 주변, 즉 박막 트랜지스터가 위치하는 영역의 바깥쪽 위에 위치할 수 있으며, 예를 들어 게이트선(121) 상부에 위치할 수 있으나 이에 한정되는 것은 아니다.
메인 컬럼 스페이서(MCS) 및 서브 컬럼 스페이서(SCS)는 서브 스페이서로서 액정 표시 장치가 외부의 압력에 의해 상부 표시판(200)과 하부 표시판(100) 사이의 거리가 좁아질 경우 상부 표시판(200)과 하부 표시판(100) 사이의 셀갭을 유지하고 지지하는 역할을 할 수 있다.
다음으로, 제2 차광 부재(220b)의 평탄부(222a)는 데이터선(171)과 중첩되게 위치하며 대체로 평탄한 윗면을 가질 수 있다. 제2 차광 부재(220b)는 이웃하는 화소 사이의 빛을 차광할 수 있다.
제2 차광 부재(220b)의 경사부(222b)는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)에 인접하여 위치하며 경사면을 가질 수 있다.
제2 차광 부재(220b)의 경사부(222b)의 x방향의 폭(W)은 제2 차광 부재(220b) 전체의 x방향의 폭의 절반보다 작을 수 있다.
차광 부재(220)의 경사부(222b)의 폭(W)이 길게 형성될 경우 경사부(222b) 위에서 경사부(222b)와 중첩되게 위치하는 액정 분자들의 배열 각도가 틀어질 수 있고, 이로 인한 빛샘 현상 또는 투과율 감소가 발생할 수 있다. 이에 본 실시예에 따른 차광 부재(220)는 경사부(222b)의 폭(W)을 최소화함으로써 이러한 액정 분자들의 배열 각도의 틀어짐을 방지하고, 빛샘 현상 및 투과율 감소를 방지할 수 있다.
차광 부재(220) 위에는 배향막(도시하지 않음)이 형성될 수 있고, 이 경우 배향막은 수직 배향막일 수 있다.
다음으로, 상부 표시판(200)에 대하여 설명하면, 상부 기판(210) 위에 하부 기판(110)을 향하여 공통 전극(270)이 위치할 수 있다. 공통 전극(270)은 면형으로서 상부 기판(210) 전면 위에 통판으로 형성되어 있을 수 있다. 공통 전극(270)은 일정한 크기의 공통 전압(Vcom)을 전달할 수 있다. 공통 전극(270)은 ITO, IZO, 금속 박막 등의 투명한 도전 물질을 포함할 수 있다.
공통 전극(270) 위에는 배향막(도시하지 않음)이 형성될 수 있고, 이 경우 배향막은 수직 배향막일 수 있다.
액정층(3)은 복수의 액정 분자(도시하지 않음)를 포함한다. 액정 분자는 음의 유전율 이방성을 가질 수 있고, 액정층(3)에 전기장이 생성되지 않은 상태에서 기판(110, 210)에 대략 수직한 방향으로 배향되어 있을 수 있다. 액정 분자는 액정층(3)에 전기장이 생성되지 않을 때 일정한 방향으로 선경사를 이룰 수도 있다. 예를 들어 액정 분자는 제1 및 제2 부화소 전극(191a, 191b)의 미세 가지부(199a, 199b)에 대략 나란한 방향으로 선경사를 이루며 기울어져 있을 수 있다.
제1 부화소 전극(191a)은 공통 전극(270)과 함께 제1 액정 축전기를 형성하고, 제2 부화소 전극(191b)은 공통 전극(270)과 함께 제2 액정 축전기를 형성하여 충전된 전압을 유지할 수 있다.
이상과 같이 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판 및 그 제조방법에 따르면, 차광 부재의 잔류 영역을 최소화할 수 있어 표시 장치의 빛샘을 방지할 수 있고 투과율이 개선될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
3: 액정층 500: 마스크
81: 접촉 보조 부재 131: 기준 전압선
100, 200: 표시판 110, 210: 기판
121: 게이트선 124a, 124b, 124r: 게이트 전극
222a: 평탄부 222b: 경사부
140: 게이트 절연막 154a, 154b, 154r: 반도체
171: 데이터선 173a, 173b, 173r: 소스 전극
175a, 175b, 175r: 드레인 전극 270: 공통 전극
180a, 180b: 절연층 181, 185a, 185b: 접촉 구멍
191a, 191b: 부화소 전극 220: 차광 부재
230: 색필터 MCS: 메인 컬럼 스페이서
SCS: 서브 컬럼 스페이서

Claims (15)

  1. 기판,
    상기 기판 위에 위치하며 제1 방향으로 뻗어있는 게이트선 및 제2 방향으로 뻗어있는 데이터선, 및
    상기 게이트선 및 상기 데이터선 위에 위치하며, 상기 게이트선과 중첩하는 제1 차광 부재 및 상기 데이터선과 중첩하는 제2 차광 부재를 포함하며,
    상기 제1 및 제2 차광 부재는 각각 제1 방향 및 제2 방향에 수직한 제3 방향의 평균 두께가 서로 상이한 평탄부 및 경사부를 포함하고,
    상기 경사부는 상기 평탄부의 외곽부에서 경사면을 가지며 위치하고,
    상기 제1 차광 부재의 상기 경사부의 제2 방향 폭은 상기 제2 차광 부재의 제1 방향 폭의 절반보다 작은 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제2 차광 부재의 상기 경사부의 제1 방향 폭은 상기 제2 차광 부재의 제1 방향 폭의 절반보다 작은 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 평탄부의 윗면은 실질적으로 평탄하고,
    상기 경사부는 상기 평탄부에 인접한 부분에서 상기 제1 및 제2 차광 부재의 최외곽 가장자리로 갈수록 제3 방향으로의 두께가 점차적으로 낮아지는 박막 트랜지스터 표시판.
  4. 제2항에서,
    상기 제1 차광 부재는 상기 경사부 및 상기 평탄부보다 제3 방향의 두께가 더 두꺼운 컬럼 스페이서를 포함하는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 컬럼 스페이서는 메인 컬럼 스페이서 및 서브 컬럼 스페이서를 포함하고,
    상기 메인 컬럼 스페이서의 제3 방향의 두께는 상기 서브 컬럼 스페이서의 제3 방향의 두께보다 두꺼운 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 컬럼 스페이서는 상기 제1 및 제2 차광 부재와 일체인 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 컬럼 스페이서는 상기 차광 부재와 동일한 물질을 포함하는 박막 트랜지스터 표시판.
  8. 기판 위에 제1 방향의 게이트선 및 제2 방향의 데이터선을 형성하는 단계,
    상기 기판 위 전면에 차광 물질층을 형성하는 단계, 및
    마스크를 이용한 노광을 통해 제1 방향 및 제2 방향에 수직한 제3 방향의 평균 두께가 서로 상이한 평탄부 및 경사부를 포함하는 제1 차광 부재 및 제2 차광 부재를 형성하는 단계를 포함하고,
    상기 제1 차광 부재는 상기 게이트선과 중첩하고, 상기 제2 차광 부재는 상기 데이터선과 중첩하며,
    상기 경사부는 상기 평탄부의 외곽부에서 경사면을 가지며 위치하고,
    상기 마스크는 광의 일부만 투과되며, 서로 광투과율이 상이한 제1 반투과 영역 및 제2 반투과 영역을 포함하는 박막 트랜지스터 표시판 제조 방법.
  9. 제8항에서,
    상기 제1 차광 부재의 상기 경사부의 제2 방향 폭은 상기 제2 차광 부재의 제1 방향 폭의 절반보다 작게 형성하고,
    상기 제2 차광 부재의 상기 경사부의 제1 방향 폭은 상기 제2 차광 부재의 제1 방향 폭의 절반보다 작게 형성하는 박막 트랜지스터 표시판 제조 방법.
  10. 제9항에서,
    상기 제2 반투과 영역은 상기 제1 반투과 영역의 가장자리를 따라 형성되어 있고,
    상기 제1 반투과 영역의 광투과율은 상기 제2 반투과 영역의 광투과율보다 높은 박막 트랜지스터 표시판 제조 방법.
  11. 제10항에서,
    상기 제1 반투과 영역은 상기 평탄부에 대응되고,
    상기 제2 반투과 영역은 상기 경사부에 대응되는 박막 트랜지스터 표시판 제조 방법.
  12. 제11항에서,
    상기 제1 반투과 영역의 광투과율은 약 14~ 18%이고,
    상기 제2 반투과 영역의 광투과율은 7~ 11%인 박막 트랜지스터 표시판 제조 방법.
  13. 제11항에서,
    상기 제1 차광 부재를 형성하는 단계는,
    상기 제1 차광 부재의 상기 경사부 및 상기 평탄부보다 제3 방향의 높이가 더 높은 컬럼 스페이서를 형성하는 단계를 포함하는 박막 트랜지스터 표시판 제조 방법.
  14. 제13항에서,
    상기 마스크는 광의 전부를 투과하는 투광 영역을 더 포함하고,
    상기 투광 영역은 상기 컬럼 스페이서에 대응되는 박막 트랜지스터 표시판 제조 방법.
  15. 제8항에서,
    상기 차광 물질층을 형성하는 단계 전에,
    상기 기판 위에 색필터를 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판 제조 방법.
KR1020150134063A 2015-09-22 2015-09-22 박막 트랜지스터 표시판 및 그 제조 방법 KR20170035408A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150134063A KR20170035408A (ko) 2015-09-22 2015-09-22 박막 트랜지스터 표시판 및 그 제조 방법
US15/187,392 US20170084644A1 (en) 2015-09-22 2016-06-20 Thin film transistor array panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150134063A KR20170035408A (ko) 2015-09-22 2015-09-22 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20170035408A true KR20170035408A (ko) 2017-03-31

Family

ID=58283230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150134063A KR20170035408A (ko) 2015-09-22 2015-09-22 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20170084644A1 (ko)
KR (1) KR20170035408A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10345697B2 (en) * 2017-05-10 2019-07-09 Shenzhen China Star Optoelectronics Technology Co., Ltd Mask plates and manufacturing methods of array substrates
CN108682681B (zh) * 2018-05-25 2021-03-30 京东方科技集团股份有限公司 显示基板及其制作方法以及显示器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634401B2 (ja) * 1987-12-29 1994-05-02 株式会社精工舎 遮光性薄膜のエッチング方法
KR100905472B1 (ko) * 2002-12-17 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR100938887B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100978950B1 (ko) * 2003-12-01 2010-08-31 엘지디스플레이 주식회사 액정표시장치
KR20140140801A (ko) * 2013-05-30 2014-12-10 삼성디스플레이 주식회사 표시장치
KR102185102B1 (ko) * 2014-01-10 2020-12-02 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 액정 표시 패널 및 이의 제조방법

Also Published As

Publication number Publication date
US20170084644A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
CN105319760B (zh) 液晶显示面板
KR102259230B1 (ko) 표시 장치 및 그 제조 방법
KR102319314B1 (ko) 액정표시장치 및 그 제조방법
US8184243B2 (en) Liquid crystal display and manufacturing method thereof
US8558976B2 (en) Color filter substrate and liquid crystal display device
JP6339810B2 (ja) 液晶表示装置
KR102294835B1 (ko) 표시 장치 및 그 제조 방법
KR20100003564A (ko) 색필터를 포함하는 액정 표시 장치
US9086587B2 (en) Liquid crystal display and manufacturing method thereof
CN117590639A (zh) 显示面板
CN105988256B (zh) 显示装置、光掩模以及使用该光掩模制造显示装置的方法
KR20090126765A (ko) 액정 표시 장치 및 그 제조 방법
KR20100024640A (ko) 박막 트랜지스터 표시판
KR20160086522A (ko) 액정 표시 장치 및 그 제조 방법
US10401688B2 (en) Display device
KR20170035408A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9494838B2 (en) Liquid crystal display device
US20160195789A1 (en) Liquid crystal display
US8451406B2 (en) Color filter array panel, manufacturing method thereof, and liquid crystal display including the same
US20160216567A1 (en) Liquid crystal display
US8530291B2 (en) Method for manufacturing display device
US9941412B2 (en) Display device
KR102551694B1 (ko) 액정표시장치용 어레이 기판
KR20080023020A (ko) 표시 패널
KR102227696B1 (ko) 씨오티 구조 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application