KR20140140801A

KR20140140801A - 표시장치

Info

Publication number: KR20140140801A
Application number: KR1020130061645A
Authority: KR
Inventors: 박은길; 양승호; 임완순
Original assignee: 삼성디스플레이 주식회사
Priority date: 2013-05-30
Filing date: 2013-05-30
Publication date: 2014-12-10
Also published as: US20140354926A1

Abstract

표시장치에서, 제1 기판은 제1 베이스 기판, 상기 제1 베이스 기판 상에 구비되고, 다수의 미세 슬릿이 제공된 화소 전극을 포함한다. 제2 기판은 상기 제1 베이스 기판과 대향하여 결합하는 제2 베이스 기판, 상기 제2 베이스 기판 상에 구비되어 상기 화소 전극과 마주하는 기준 전극, 및 상기 제2 베이스 기판 상에 구비되어 상기 제1 베이스 기판 측으로 돌출되는 구조물을 포함한다. 액정층은 상기 제1 기판과 제2 기판 사이에 개재되고 액정 분자들을 포함한다. 구조물은 상기 화소 전극의 프린지 필드 영역에 제공되고, 상기 액정 분자들은 상기 구조물 부근에서 상기 구조물의 단차부에 의해서 배향성이 제어된다.

Description

표시장치{DISPLAY APPARATUS}

본 발명은 표시장치에 관한 것으로, 특히 텍스쳐(texture) 불량을 방지할 수 있고, 개구율을 향상시킬 수 있는 표시장치에 관한 것이다.

액정 표시 장치는 투명한 두 기판 사이에 액정층이 형성된 표시 장치로서, 액정층을 구동하여 화소별로 광투과율을 조절함으로써 원하는 화상을 표시한다.

액정 표시 장치의 동작 모드 중에서 수직 정렬(vertical alignment) 모드는 두 기판 사이에 전계가 형성될 때 액정 분자가 수직으로 정렬되어 광을 투과시켜 화상을 표시한다. 수직 정렬 모드 액정 표시 장치 중 PVA 모드(patterned vertical alignment mode)는 화소 전극과 공통 전극을 패터닝하여 액정 분자들을 서로 다른 방향으로 배열시킬 수 있는 액정 도메인을 형성함으로써 액정 표시 장치의 시야각을 향상시킨다.

그러나, 상기와 같이 액정표시장치에 다수의 액정 도메인을 형성하기 위해서는 공통 전극을 패터닝하는 경우, 액정표시장치의 제조 공정 수가 증가할 뿐만 아니라, 두 기판 사이에 미스 얼라인이 발생할 경우 정상적인 액정 도메인이 형성될 수 없다.

본 발명의 목적은 화소 전극에 미세 슬릿을 형성하는 구조에서, 텍스쳐(texture) 불량을 방지할 수 있고, 개구율을 향상시킬 수 있는 표시장치를 제공하는 것이다.

본 발명의 일 측면에 따른 표시장치는 제1 기판, 제2 기판 및 액정층을 포함한다.

상기 제1 기판은 제1 베이스 기판, 상기 제1 베이스 기판 상에 구비되고, 다수의 미세 슬릿이 제공된 화소 전극을 포함하고, 상기 제2 기판은 상기 제1 베이스 기판과 대향하여 결합하는 제2 베이스 기판, 상기 제2 베이스 기판 상에 구비되어 상기 화소 전극과 마주하는 기준 전극, 및 상기 제2 베이스 기판 상에 구비되어 상기 제1 베이스 기판 측으로 돌출되는 구조물을 포함한다. 상기 액정층은 상기 제1 기판과 제2 기판 사이에 개재되고 액정 분자들을 포함한다.

상기 구조물은 상기 화소 전극과 타의 화소 전극 사이의 경계 영역 중 프린지 필드가 형성되는 경계 영역에 제공되어 상기 프린지 필드를 차단하고, 상기 액정 분자들은 상기 구조물 부근에서 상기 구조물의 단차부에 의해서 배향성이 제어된다.

상술한 바와 같이, 상기 제2 베이스 기판 상에는 상기 제1 베이스 기판 측으로 돌출되는 구조물이 구비되고, 상기 구조물은 상기 화소 전극과 타의 화소 전극 사이의 경계 영역 중 프린지 필드가 형성되는 경계 영역에 제공된다. 따라서, 상기 액정 분자들은 상기 구조물 부근에서 상기 구조물의 단차부에 의해서 배향성이 제어된다. 이로써, 2-도메인 구조에서 프린지 필드에 의해서 텍스쳐 불량이 발생하는 것을 방지할 수 있다.

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 블록도이다.
도 2는 도 1에 도시된 화소의 평면도이다.
도 3은 도 2에 도시된 화소 전극과 스페이서의 위치 관계를 나타낸 평면도이다.
도 4는 도 3에 도시된 절단선 I-I`에 따라 절단한 단면도이다.
도 5는 다른 실시예에 따른 화소의 단면도이다.
도 6은 도 5에 도시된 스페이서의 측벽 부분에서의 액정 분자의 배향 상태를 나타낸 단면도이다.
도 7은 화소 구동시 광 투과도를 나타낸 시뮬레이션 결과를 나타낸 도면이다.
도 8은 본 발명의 다른 실시예에 따른 화소와 스페이서의 구조를 나타낸 평면도이다.
도 9는 본 발명의 다른 실시예에 따른 스페이서와 화소의 위치 관계를 나타낸 평면도이다.
도 10은 도 9의 절단선 Ⅱ-Ⅱ`에 따라 절단한 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 스페이서의 형상을 나타낸 평면도이다.
도 12는 구동 전압에 따른 화소의 투과율을 나타낸 그래프이다.
도 13은 구동 전압이 8V일 경우의 투과율을 비교한 그래프이다.
도 14는 본 발명의 일 실시예에 따른 3×4 화소와 스페이서의 위치 관계를 나타낸 평면도이다.
도 15는 본 발명의 다른 실시예에 따른 3×4 화소와 스페이서의 위치 관계를 나타낸 평면도이다.
도 16은 본 발명의 다른 실시예에 따른 화소의 단면도이다.
도 17은 본 발명의 다른 실시예에 따른 화소의 단면도이다.
도 18은 본 발명의 다른 실시예에 따른 화소의 단면도이다.
도 19는 본 발명의 다른 실시예에 따른 화소의 단면도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 표시장치의 블럭도이다.

도 1을 참조하면, 표시장치(300)는 타이밍 컨트롤러(260), 데이터 드라이버(251, 252), 게이트 드라이버(210, 220), 및 표시패널(100)을 포함한다.

상기 표시패널(100)에는 다수의 신호선 및 다수의 화소열이 구비된다. 상기 다수의 화소열 각각은 열 방향(이하, 제1 방향(D1))으로 배열된 다수의 화소(PX)를 포함한다. 본 발명의 일 실시예로, 각 화소열에 포함된 상기 다수의 화소(PX)는 상기 제1 방향(D1)으로 순차적으로 구동될 수 있다. 또한, 상기 다수의 화소열은 행 방향(이하, 제2 방향(D2))으로 배열된다. 여기서, 동일한 화소행에 위치하는 화소들(PX)은 동시에 구동될 수 있다.

상기 표시패널(100)은 레드(red), 그린(green) 및 블루(blue) 색화소를 더 포함할 수 있다. 상기 레드, 그린 및 블루 색화소는 상기 제1 방향(D1)으로 순차적으로 배열되고, 세 개의 색화소 단위로 반복하여 배치된다. 또한, 본 발명의 일 예로, 동일한 행에 위치하는 색화소들은 동일한 컬러를 나타낼 수 있다. 상기 표시패널(100)에 구비되는 색화소는 레드, 그린 및 블루 컬러 이외에도 화이트(white), 옐로우(yellow), 시안(cyan), 마젠타(magenta) 컬러를 가질 수 있다.

상기 표시패널(100)은 서로 마주하는 두 개의 기판(이하, 제1 및 제2 기판(110, 120)이라 함)으로 이루어지는데, 상기 다수의 화소(PX)는 상기 두 개의 기판 중 어느 하나의 기판(예를 들어, 상기 제1 기판(110)) 상에 구비될 수 있다. 한편, 상기 다수의 화소(PX)가 상기 제1 기판(110)에 형성되면, 상기 다수의 색화소는 상기 제1 기판(110)에 상기 화소들(PX)과 함께 형성되거나, 상기 제2 기판(120)에 상기 화소들(PX)과 분리되어 형성될 수 있다.

도면에 도시하지는 않았지만, 상기 표시패널(100)은 서로 마주하는 제1 및 제2 기판(110, 120) 사이에 개재된 액정층(미도시)을 더 포함할 수 있다.

상기 다수의 신호선은 게이트 신호를 수신하는 다수의 게이트 라인(GL1-GLn), 데이터 전압을 수신하는 다수의 데이터 라인(DL1-DLm)을 포함한다. 상기 다수의 게이트 라인(GL1-GLn)은 제2 방향(D2)으로 연장되며 서로 평행하게 배열된다. 상기 다수의 데이터 라인(DL1-DLm)은 제1 방향(D1)으로 연장되며 서로 평행하게 배열된다.

상기 다수의 화소(PX) 각각은 상기 게이트 드라이버(210, 220) 및 상기 데이터 드라이버(231, 232)에 연결된다. 본 발명의 일 예로, 상기 게이트 드라이버는 제1 ASG(Armophouse silicon gate driver)(210) 및 제2 ASG(220)를 포함할 수 있다. 상기 제1 ASG(210) 및 제2 ASG(220)는 박막 공정을 통해서 상기 제1 기판(110) 상에 형성된다.

본 발명의 일 예로, 상기 제1 및 제2 ASG(210, 220)는 상기 제1 기판(110)의 좌/우측에 각각 제공될 수 있다. 또한, 상기 제1 ASG(210)는 상기 다수의 게이트 라인(GL1-GLn) 중 홀수번째 게이트 라인을 구동하고, 상기 제2 ASG(220)는 상기 다수의 게이트 라인(GL1-GLn) 중 짝수번째 게이트 라인을 구동할 수 있다.

상기 데이터 드라이버는 제1 및 제2 구동칩(231, 232)을 포함한다. 구동칩의 개수는 이에 한정되지 않는다. 상기 제1 및 제2 구동칩(231, 232)은 상기 표시패널(100)에 부착된 제1 및 제2 FPC(flexible printed circuit)(251, 252)에 각각 실장될 수 있다. 그러나, 다른 실시예로 상기 제1 및 제2 구동칩(231, 232)은 상기 표시패널(100) 상에 실장될 수 있다.

상기 표시패널(100)은 상기 제1 및 제2 FPC(251, 252)를 통해 인쇄회로기판(240)과 전기적으로 연결된다. 상기 인쇄회로기판(240) 상에는 타이밍 컨트롤러(260)가 칩 형태로 실장된다.

상기 타이밍 컨트롤러(260)는 상기 표시장치(300)의 외부로부터 다수의 영상신호 및 다수의 제어신호를 수신한다. 상기 타이밍 컨트롤러(260)는 상기 데이터 드라이버(231, 232)와의 인터페이스 사양에 맞도록 상기 영상신호들의 데이터 포맷을 변환하고, 변환된 영상신호들을 상기 데이터 드라이버(231, 232)로 제공한다. 또한, 상기 타이밍 컨트롤러(260)는 데이터 제어신호(예를 들어, 출력개시신호, 수평개시신호 등)를 상기 데이터 드라이버(231, 232)로 제공하고, 게이트 제어신호(예를 들어, 수직개시신호, 수직클럭신호, 및 수직클럭바신호)를 상기 게이트 드라이버(210, 220)로 제공한다.

상기 게이트 드라이버(210, 220)는 상기 타이밍 컨트롤러(260)로부터 제공되는 상기 게이트 제어신호에 응답해서 게이트 신호들을 순차적으로 출력한다. 따라서, 상기 다수의 화소(PX)는 상기 게이트 신호들에 의해서 행 단위로 순차적으로 스캐닝될 수 있다.

상기 데이터 드라이버(231, 232)는 상기 타이밍 컨트롤러(260)로부터 제공되는 상기 데이터 제어신호에 응답해서 상기 영상신호들을 데이터 전압들로 변환하여 출력한다. 상기 출력된 데이터 전압들은 상기 표시패널(100)로 인가된다.

따라서, 각 화소(PX)는 상기 다수의 게이트 신호 중 해당 게이트 신호에 의해서 턴-온되고, 턴-온된 상기 화소(PX)는 상기 데이터 드라이버(231, 232)로부터 해당 데이터 전압을 수신하여 원하는 계조의 영상을 표시한다.

상기 화소들(PX) 각각은 서로 동일한 구조를 가지므로, 도 2에서는 하나의 화소(PX)에 대한 구성을 일 예로써 설명하기로 한다.

도 2는 도 1에 도시된 화소의 평면도이다.

도 2를 참조하면, 상기 제1 기판(110)은 게이트 라인(GL), 데이터 라인(DL), 스토리지 라인(SL)이 구비되고, 게이트 라인(GL), 데이터 라인(DL), 스토리지 라인(SL)에 의해서 정의된 영역에 상기 화소(PX)가 구비된다. 상기 화소(PX)는 박막 트랜지스터(TFT) 및 화소전극(PE)을 포함한다.

상기 게이트 라인(GL)은 제2 방향(D2)으로 연장되고, 상기 데이터 라인(DL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)과 상기 데이터 라인(DL)은 절연되게 교차한다.

상기 박막 트랜지스터(TFT)는 상기 게이트 라인(GL)으로부터 분기된 게이트 전극(GE), 상기 데이터 라인(DL)으로부터 분기된 소오스 전극(SE) 및 상기 소오스 전극(SE)과 소정의 간격으로 이격된 드레인 전극(DE)을 포함한다.

상기 화소전극(PE)은 상기 박막 트랜지스터(TFT)의 드레인 전극(DE)과 전기적으로 연결된다. 상기 박막 트랜지스터(TFT)는 보호막(미도시) 또는 절연막(미도시)에 의해서 커버되고, 상기 화소전극(PE)은 상기 보호막 및 상기 절연막에 형성된 콘택홀(CH)을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다.

본 발명의 일 예로, 각 화소(PX)에서 빛을 투과시켜 실질적으로 영상을 표시하는 영역을 화소영역으로 정의할 때, 상기 화소영역은 상기 제2 방향(D2)으로 길게 연장된 직사각형 구조를 가질 수 있다. 대략, 상기 화소 전극(PE)의 상기 제2 방향(D2)으로의 폭은 상기 제1 방향(D1)으로의 폭의 3배일 수 있다.

상기 화소 전극(PE)은 상기 화소영역을 2 분할하여 제1 및 제2 도메인 영역(DM1, DM2)을 정의하는 기준 줄기부(RB)을 포함한다. 상기 기준 줄기부(RB)는 상기 제2 방향(D2)으로 길게 연장되며, 상기 화소영역을 상기 제1 방향(D1)으로 2분할한다.

상기 화소 전극(PE)에는 다수의 미세 슬릿들이 형성된다. 구체적으로, 상기 제1 도메인 영역(DM1)에는 상기 기준 줄기부(RB)에 대해서 제3 방향(D3)으로 기울어진 제1 미세 슬릿들(US1)이 형성되고, 상기 제2 도메인 영역(DM2)에는 상기 기준 줄기부(RB)에 대해서 제4 방향(D4)으로 기울어진 제2 미세 슬릿들(US2)이 형성된다. 상기 제1 미세 슬릿들(US1)은 상기 기준 줄기부(RB)를 기준으로 상기 제2 미세 슬릿들(US2)과 대칭된 구조를 갖는다.

상기 제1 도메인 영역(DM2)에서 액정 분자들은 상기 제1 미세 슬릿들(US1)의 길이 방향에 평행하게 경사지면서 배열되고, 상기 제2 도메인 영역(DM2)에서 액정 분자들은 상기 제2 미세 슬릿들(US2)의 길이 방향에 평행하게 경사지면서 배열된다. 즉, 상기 제1 및 제2 미세 슬릿들(US1, US2)에 의해서 상기 액정층(130)의 액정 분자들은 상기 도메인별(DM1, DM2)로 서로 다른 방향으로 프리틸트된다.

한편, 상기 스토리지 라인(SL)은 외부로부터 공통전압을 입력받고, 상기 화소전극(PE)의 에지부분과 오버랩되도록 상기 베이스 기판(110) 상에 구비된다. 상기 스토리지 라인(SL)과 상기 화소전극(PE)이 중첩하는 부분에서 스토리지 커패시터가 형성된다.

도 3은 도 2에 도시된 화소 전극과 스페이서의 위치 관계를 나타낸 평면도이고, 도 4는 도 3에 도시된 절단선 I-I`에 따라 절단한 단면도이다.

도 3을 참조하면, 상기 화소 전극(PE)은 상기 화소영역을 2 분할하여 제1 및 제2 도메인 영역(DM1, DM2)을 정의하는 기준 줄기부(RB)를 포함한다. 상기 기준 줄기부(RB)는 상기 제2 방향(D2)으로 길게 연장되며, 상기 화소영역을 상기 제1 방향(D1)으로 2분할한다. 상기 화소전극(PE)은 상기 기준 줄기부(RB)로부터 연장되고 제1 도메인 영역(DM1) 내에서 서로 평행하게 배열된 다수의 제1 가지부(B1) 및 상기 기준 줄기부(RB)로부터 연장되고 상기 제2 도메인 영역(DM2) 내에서 서로 평행하게 배열된 다수의 제2 가지부(B2)를 더 포함한다.

상기 제1 가지부들(B1)은 상기 기준 줄기부(RB)에 대해서 제3 방향(D3)으로 기울어져 연장되고, 상기 제2 가지부들(B2)은 상기 기준 줄기부(RB)에 대해서 제4 방향(D4)으로 기울어져 연장된다. 여기서, 상기 제3 방향(D3)은 상기 제1 방향(D1)으로부터 시계 방향으로 대략 135° 회전한 방향이며, 상기 제4 방향(D4)은 상기 제1 방향(D1)으로부터 시계 방향으로 대략 45° 회전한 방향이다.

상기 제1 도메인 영역(DM1)에는 서로 인접한 상기 제1 가지부들(B2)이 마이크로미터 단위의 거리로 이격되어 다수의 제1 미세 슬릿(US1)이 형성되고, 상기 제2 도메인 영역(DM2)에는 서로 인접한 상기 제2 가지부들(B3)이 마이크로미터 단위의 거리로 이격되어 제2 미세 슬릿들(SL2)이 형성된다.

도 4를 참조하면, 상기 표시패널(100)은 제1 기판(110), 상기 제1 기판(110)과 마주하는 제2 기판(120) 및 상기 제1 기판(110)과 제2 기판(120) 사이에 개재된 액정층(130)을 포함한다. 상기 제1 기판(110)은 제1 베이스 기판(111) 및 상기 제1 베이스 기판(111) 상에 구비된 화소를 포함한다. 도 4에서는 상기 화소의 구성요소 중 화소 전극(PE) 및 상기 화소 전극(PE)의 하부에 구비되는 절연막(112)을 제외한 나머지 구성요소는 생략되었다. 본 발명의 일 예로, 상기 절연막(112)은 색화소를 포함하는 컬러 필터층일 수 있다.

상기 제2 기판(120)은 제2 베이스 기판(121), 블랙 매트릭스(122) 및 스페이서(123)를 포함한다. 상기 블랙 매트릭스(122)는 광을 차단하는 물질로 이루어져 불필요한 광이 투과되는 것을 차단한다. 상기 스페이서(123)는 상기 블랙 매트릭스(122) 상에 형성되고, 상기 제1 베이스 기판(111)과 상기 제2 베이스 기판(112) 사이의 간격을 유지시키는 역할을 수행한다. 도면에 도시하지는 않았으나, 상기 제2 기판(120)은 기준 전극을 더 포함한다. 상기 기준 전극은 상기 화소 전극(PE)과 마주하고 공통 전압을 수신하여 상기 화소 전극(PE)과 전계를 형성한다. 상기 화소 전극(PE)에 상기 제1 및 제2 미세 슬릿들(US1, US2)이 형성되는 경우, 상기 기준 전극은 패터닝되지 않은 통 전극일 수 있다.

도 3에 도시된 바와 같이, 평면에서 볼 때, 상기 화소전극(PE)은 상기 스페이서(123)와 중첩한다. 상기 스페이서(123)는 상기 기준 줄기부(RB)와 실질적으로 수직한 방향(즉, 상기 제1 방향(D1))으로 연장된다.

상기 화소전극(PE)은 상기 제1 방향(D1)과 평행한 제1 및 제2 줄기부(B3, B4), 상기 제2 방향(D2)과 평행한 제3 및 제4 줄기부(B5, B6)를 더 포함한다. 상기 제1 및 제2 줄기부(B1, B2)는 상기 기준 줄기부(RB)를 기준으로 좌/우측에 각각 구비되고, 상기 제3 및 제4 줄기부(B5, B6)는 상기 기준 줄기부(RB)를 기준으로 상/하측에 각각 구비된다.

상기 제1 가지부(B1)가 상기 제3 방향(D3)으로 배향되고, 상기 제2 가지부(B2)가 상기 제4 방향(D4)으로 기울어진 경우, 상기 제3 방향(D3)과 상기 제4 방향(D4)의 벡터합은 제5 방향(D5)으로 정의된다. 여기서, 상기 제5 방향(D5)은 상기 제2 방향(D2)과 반대하는 방향이다.

본 발명의 일 예로, 상기 스페이서(123)는 상기 기준 줄기부(RB)와 직교하는 상기 화소 전극(PE)의 중심선(CL)을 기준으로 상기 벡터합(D5)과 반대하는 방향(즉, 제2 방향(D2))에 위치한다. 즉, 상기 중심선(CL)을 기준으로 상기 제2 방향(D2)에 위치하는 상기 제2 가지부(B2)와 인접하여 상기 제2 가지부(B2)와 나란하게 구비된다. 또한, 상기 스페이서(123)는 상기 제2 가지부(B2)와 중첩할 수 있다.

상기 스페이서(123)는 평면에서 봤을 때 타원 형상을 갖는다.

또한, 도 4에 도시된 바와 같이, 상기 스페이서(123)는 측면에서 봤을 때 기둥 형상을 가지며, 상기 블랙 매트릭스(122)와 접하는 상기 스페이서(123)의 상면의 크기는 상기 제1 기판(110)의 상기 절연막(112)과 접하는 상기 스페이서(123)의 하면의 크기보다 크다. 예를 들어, 상기 상면의 단축(SA1)의 길이은 상기 하면의 단축(SA2)의 길이보다 크다. 따라서, 상기 스페이서(123)의 측벽은 테이퍼진 형상을 가질 수 있다. 본 발명의 일 예로, 상기 스페이서(123) 측벽의 테이퍼 각도(θ)는 40° 내지 90°의 범위에 있을 수 있다. 다만, 상기 스페이서(123)의 테이퍼 각도(θ)가 작은 경우 상기 스페이서(123)와 상기 화소 전극(PE)의 중첩 면적을 증가시킬 수 있고, 반대로 상기 스페이서(123)의 테이퍼 각도(θ)가 큰 경우 상기 스페이서(123)와 상기 화소 전극(PE)의 중첩 면적을 감소시킬 수 있다.

본 발명의 일 예로, 상기 스페이서(123)의 높이(h1)는 1.5㎛ 내지 2㎛의 범위에 있을 수 있다. 상기 스페이서(123)에 의해서 단차부(SP1)가 형성된다. 한편, 상기 제2 기판(120)이 상기 스페이서(123)가 형성된 제2 베이스 기판(121)을 커버하는 배향막(미도시) 등과 같은 상부막을 더 포함하는 경우, 상기 스페이서(123)에 의해서 상기 상부막에 형성된 단차가 상기 1.5㎛ 내지 2㎛의 범위에 있을 수 있다.

도 4에서는 상기 스페이서(123)의 하면과 상기 제1 기판(110)의 최상층 막이 집적적으로 콘택된 구조를 도시하였으나, 본 발명의 다른 실시예로 상기 스페이서(123)의 하면은 상기 제1 기판(110)의 최상층 막과 소정 간격 이격되어 배치될 수 있다.

도 5는 본 발명의 다른 실시예에 따른 화소의 단면도이다.

도 5에 도시된 바와 같이, 상기 스페이서(123)의 하면은 상기 제1 기판(110)의 최상층 막과 소정 간격 이격되어 배치된다. 이 경우, 상기 화소 전극(PE)은 상기 스페이서(123)의 하면과 중첩할 수도 있다.

또한, 상기 스페이서(123)의 하면이 상기 제1 기판(110)의 최상층 막과 소정 간격 이격되는 경우, 상기 스페이서(123)의 높이(h2)는 "h1"보다 작을 수 있다.

이처럼 상기 스페이서(123)가 상기 제1 기판(110)으로부터 이격하여 배치되는 경우, 상기 제2 기판(120)은 상기 제1 기판(110)과 접하여 셀갭 유지 기능을 수행하는 셀갭 유지용 스페이서(미도시)를 더 포함할 수 있다.

도 6은 도 5에 도시된 스페이서의 측벽 부분에서의 액정 분자의 배향 상태를 나타낸 단면도이고, 도 7은 화소 구동시 광 투과도를 나타낸 시뮬레이션 결과를 나타낸 도면이다.

도 6을 참조하면, 제1 및 제2 기판(110, 120)에는 제1 및 제2 배향막(131, 133)이 잉크젯 또는 롤 프린팅 등과 같은 방법으로 각각 도포될 수 있다. 또한, 상기 제1 및 제2 배향막(131, 133) 각각은 VA(vertical alignment) 모드 또는 TN(twisted nematic) 모드 등에 일반적으로 사용되는 물질일 수 있다는 것은 이 분야의 통상의 지식을 가진 자에게 용이하게 이해될 것이다.

상기 제1 및 제2 배향막(131, 133) 상에는 제1 및 제2 광 경화층(132, 134)이 각각 형성된다. 상기 제1 및 제2 광 경화층(132, 134) 사이에는 액정층(130)이 형성된다.

상기 제1 및 제2 광 경화층(132, 134)의 형성 과정을 이하에서 간략하게 기술하기로 한다.

먼저, 상기 제1 및 제2 배향막(131, 133) 사이에 액정층(130)이 형성된다. 상기 액정층(130)은 액정 분자들 및 상기 광 경화제로 구성된 혼합물로 이루어진다. 상기 광 경화제는 상기 액정층(130)에 대하여 약 1.0 wt% 이하의 중량비를 가질 수 있다.

본 발명의 일 실시예에 따르며, 상기 광 경화제는 반응성 메조겐(Reactive Mesogen; RM)일 수 있다. '메조겐(mesogen)' 이라는 용어는 액정 성질의 메조겐기(mesogen group)를 포함하는 광가교성 저분자 또는 고분자 공중합체를 의미한다. 반응성 메소겐(RM)은, 예를 들어, 아크릴레이트, 메타크릴레이트, 에폭시, 옥세탄, 비닐-에테르, 스티렌, 또는 티오렌 그룹 등으로 이루어질 수 있다. 또한, 반응성 메조겐(RM)은 막대형, 바나나형, 보드형, 또는 디스크형 구조의 물질일 수 있다.

도면에 도시하지는 않았지만, 상기 액정층(130)은 광 개시제를 더 포함할 수 있다. 상기 광 개시제는 상기 광 경화제의 전체 중량에 대해 약 0.01 wt% ~ 1 wt%의 중량비를 가질 수 있다. 상기 광 개시제는 장파장 자외선(UV)을 흡수하여 라디칼로 분해되어 상기 광 경화제의 광중합 반응을 촉진시킬 수 있다.

상기 제1 기판(110)과 상기 제2 기판(120) 사이에 전계가 형성되면, 상기 액정층(130)에 포함된 상기 액정 분자들(131)이 배열된다.

이후, 상기 전계가 형성된 상태에서 상기 액정층(130)에 광(예를 들어, 자외선(UV))을 조사하여 전계 노광 공정을 실시한다. 상기 광은 상기 제1 및 제2 기판(110, 120) 중 어느 일 측 또는 양측에서 조사될 수 있다.

상기 전계가 형성된 상태에서 상기 액정층(130)에 상기 광이 조사되면 상기 제1 및 제2 배향막(131, 133)에 인접한 액정 분자들은 상기 화소전극(PE)의 미세 슬릿들(US1, US2)의 연장 방향에 평행하게 경사지면서 배열된다. 또한, 상기 액정층(130)에 존재하는 상기 광 경화제는 조사되는 상기 광에 의해 제1 및 제2 배향막(115, 123) 위의 액정 분자들과 실질적으로 같은 경사각을 가지면서 경화된다.

따라서, 상기 제1 및 제2 배향막(131, 133) 상에는 제1 및 제2 광 경화층(132, 134)이 각각 형성된다.

도 6에 도시된 바와 같이, 상기 스페이서(123) 상에도 상기 제2 배향막(133) 및 상기 제2 광 경화층(134)이 순차적으로 적층될 수 있다. 상기 제2 배향막(133) 및 상기 제2 광 경화층(134)은 상기 스페이서(123)의 측벽을 따라서 형성된다. 즉, 상기 스페이서(123)에 의해서 상기 제2 광 경화층(134)은 상기 제1 베이스 기판(111) 측으로 수직하게 또는 경사지게 돌출된 단차부(SP1)를 가질 수 있다.

상기 액정 분자들은 상기 제2 광 경화층(134)의 표면 부근에서는 상기 제2 광 경화층(134)의 표면에 대해서 수직하게 배열하려는 성질을 갖는다. 상기 제2 광 경화층(134)에 단차부(SP1)가 형성된 경우, 인접하는 화소와의 경계 부근에서 상기 액정 분자들은 상기 단차부(SP1)의 영향을 받아 배열되려는 성질이 강해진다.

특히, 인접하는 화소와의 경계 부근에서는 인접하는 화소의 전계의 영향에 의해서 액정 배향이 서로 충돌하여 텍스쳐(texure) 현상이 발생할 수 있다. 이 경우, 상기 단차부(SP1)는 인접하는 화소의 전계의 영향성을 감소시키고, 상기 액정 분자들을 정렬시키는 역할을 한다.

도 7에 도시된 바와 같이, 액정 분자들은 상기 제1 및 제2 미세 슬릿들(US1, US2)을 따라서 평행하게 배열될 수 있어, 상기 제1 및 제2 미세 슬릿들(US1, US2)을 따라서 빛이 투과되는 형태를 볼 수 있다. 특히, 상기 스페이서(123)가 인접하는 화소와의 경계 부근에서도 액정 분자들이 안정적으로 배열되어 상기 제1 및 제2 미세 슬릿들(US1, US2)을 따라서 빛이 투과되는 형태로 나타났다. 결론적으로, 상기 스페이서(123)는 상기 단차부(SP1)를 형성하여 상기 인접하는 화소와의 경계 부근에서 텍스쳐 현상이 발생하는 것을 방지할 수 있다.

도 8은 본 발명의 다른 실시예에 따른 화소와 스페이서의 구조를 나타낸 평면도이다.

도 8을 참조하면, 상기 스페이서(123)의 중심점(CP)은 상기 기준 줄기부(RB) 상에 또는 상기 기준 줄기부(RB)의 연장선 상에 위치할 수 있다.

상기 스페이서(123)의 장축의 길이(L1)는 상기 화소 전극(PE)의 제2 줄기부(B4)의 길이(L2)보다 작고, 상기 제2 줄기부(B4) 길이(L2)의 절반값(L2/2)보다 크다. 상기 스페이서(123)의 장축의 길이(L1)가 상기 제2 줄기부(B4) 길이(L2)의 절반값(L2/2)보다 작으면, 상기 제2 줄기부(B4) 부근에서 액정 분자들이 오배향되어 텍스쳐 불량이 발생한다. 따라서, 상기 스페이서(123)의 장축의 길이(L1)는 아래 수학식을 만족한다.

즉, 적어도 상기 스페이서(123)의 장축의 길이(L1)가 상기 제2 줄기부(B4) 길이(L2)의 절반값(L2/2) 이상이면 텍스쳐 불량을 개선할 수 있다.

도 9는 본 발명의 다른 실시예에 따른 스페이서와 화소의 위치 관계를 나타낸 평면도이고, 도 10은 도 9의 절단선 Ⅱ-Ⅱ`에 따라 절단한 단면도이다.

도 9 및 도 10을 참조하면, 평면에서 볼 때, 상기 화소 전극(PE)은 상기 스페이서(123)와 중첩하지 않을 수 있다. 상기 스페이서(123)와 인접하는 상기 제2 줄기부는 상기 스페이서(123)의 끝단을 연장한 연장선(EL) 상에 위치하거나 상기 연장선(EL) 밖에 위치할 수 있다.

상기 스페이서(123)가 상기 화소 전극(PE)과 중첩하지 않더라도 상기 스페이서(123)에 의해서 형성된 단차부(SP1)에 의해서 텍스쳐 불량을 개선할 수 있다.

도 11은 본 발명의 다른 실시예에 따른 스페이서의 형상을 나타낸 평면도이다.

도 11을 참조하면, 상기 스페이서(123)는 평면에서 봤을 때 직사각형 형상을 갖는다. 상기 스페이서(123)는 평면에서 봤을 때 상기 제2 줄기부(B4)를 따라서 길게 연장되고, 상기 스페이서(123)는 상기 스페이서(123)의 길이 방향으로 일정한 폭을 가질 수 있다.

또한, 상기 스페이서(123)는 상기 화소 전극(PE)과 중첩할 수 있으나, 앞서 기술한 바와 같이 중첩하지 않을 수도 있다.

상기 스페이서(123)는 상면 및 하면이 각각 직사각형 형상을 갖는 기둥 형상으로 형성되고, 상기 상면의 폭은 상기 하면의 폭보다 크거나 같을 수 있다. 상기 상면의 폭은 상기 하면의 폭보다 큰 경우, 상기 스페이서(123)의 측벽은 테이퍼진 형상을 가질 수 있다. 여기서, 상기 스페이서(123)의 측벽의 테이퍼 각도는 40° 내지 90°일 수 있다.

도 3, 도 9 및 도 11에 도시된 형상 이외에도 상기 스페이서(123)는 다른 형상을 가질 수 있다.

도 12는 구동 전압에 따른 화소의 투과율을 나타낸 그래프이고, 도 13은 구동 전압이 8V일 경우의 투과율을 비교한 그래프이다. 도 12에서, x축은 구동 전압을 나타내고, y축을 투과율을 나타낸다. 또한, 도 12 및 도 13에서 제1 그래프(G1)는 4-도메인 구조의 투과율을 나타내고, 제2 그래프(G2)는 2-도메인 구조의 투과율을 나타낸다.

여기서, 상기 화소 영역이 2개의 도메인 영역으로 분할되는 구조를 2-도메인 구조라 정의하고, 상기 화소 영역이 4개의 도메인 영역으로 분할되는 구조를 4-도메인 구조라 정의한다.

도 12 및 도 13에 도시된 바와 같이, 4-도메인 구조보다 2-도메인 구조의 투과율이 높게 나타났다. 구동 전압이 2V에서 8V로 증가할수록 투과율을 증가율을 더 높게 나타났다. 상기 4-도메인 구조의 경우 도메인 영역을 4개로 분할하기 위해서는 상기 기준 줄기부(RB) 이외에도 상기 기준 줄기부(RB)를 수직으로 관통하는 세로 줄기부를 더 포함하여야 한다. 따라서, 상기 4-도메인 구조는 상기 2-도메인 구조에 비하여 세로 줄기부가 형성되는 영역만큼 개구율이 낮게 나타난다.

높은 개구율을 원하는 제품에는 상기 2-도메인 구조가 적용된다. 각 화소가 상기 2-도메인 구조로 이루어질 경우, 각 화소의 화소 전극과 타의 화소 전극 사이의 경계 영역 중 프린지 필드가 형성되는 경계 영역에 상기 스페이서(123)를 통해 단차부(SP1)를 형성함으로써, 텍스쳐 불량을 개선할 수 있다. 이로써, 개구율을 향상시키면서, 텍스쳐 불량으로 인한 품질 저하를 개선할 수 있다.

도 14는 본 발명의 일 실시예에 따른 3×4 화소와 스페이서의 위치 관계를 나타낸 평면도이다.

도 14를 참조하면, 7개의 화소가 3×4 행렬 구조로 배치된다. 첫번째 화소행에는 레드, 그린 및 블루 색화소(P_R, P_G, P_B) 순으로 배치될 수 있고, 두번째 화소행에는 그린, 블루 레드 색화소(P_G, P_B, P_R) 순으로 배치될 수 있으며, 세번째 화소행에는 블루, 레드 및 그린 색화소(P_B, P_R, P_G) 순으로 배치될 수 있다. 네번째 화소행은 상기 첫번째 화소행과 동일한 구조를 갖는다.

각 화소에는 화소 전극(PE)이 구비되고, 각 화소 전극(PE)은 기준 줄기부(RB)를 기준으로 대칭되게 형성된 제1 및 제2 미세 슬릿들(US1, US2)을 포함한다. 상기 제1 및 제2 미세 슬릿들(US1, US2)의 형성 방향은 화소 단위로 변경될 수 있다. 예를 들어, n×n 화소에서 상기 제1 및 제2 미세 슬릿들(US1, US2)이 제3 방향(D3) 및 제4 방향(D4)으로 각각 연장되면, 상기 n×n 화소에 인접하는 n×(n+1) 화소 및 (n+1)×n 화소에서 상기 제1 및 제2 미세 슬릿들(US1, US2)은 상기 제4 방향(D4)과 반대하는 제7 방향(D7) 및 상기 제3 방향(D3)과 반대하는 제6 방향(D6)으로 각각 연장된다. 여기서, n은 1 이상의 자연수이다.

상기 n×n 화소에서 상기 스페이서(123)는 상기 n×n 화소의 중심선(CL)을 기준으로 상기 제3 및 제4 방향(D3, D4)의 벡터합인 제5 방향(D5)과 반대하는 제2 방향(D2)에 위치한다. 상기 n×n 화소에 인접하는 n×(n+1) 화소 및 (n+1)×n 화소에서 상기 스페이서(123)는 해당 화소의 중심선(CL)을 기준으로 상기 제6 및 제7 방향(D6, D7)의 벡터합인 상기 제2 방향(D2)과 반대하는 상기 제5 방향(D5)에 위치한다.

따라서, 상기 n×n 화소 및 상기 n×(n+1) 화소 사이에는 2개의 스페이서(123)가 구비될 수 있고, (n+2)×(n+1) 화소 사이에는 2개의 스페이서(123)가 구비될 수 있다. 다만, (n+1)×n 와 (n+1)×(n+1) 화소 사이에는 스페이서(123)가 구비되지 않을 수 있다. 즉, 상기 스페이서(123)는 상기 제1 방향(D1)으로 상기 중심선(CL)에 대해서 좌/우 교번적으로 배치되고, 상기 제2 방향(D2)으로 2개의 화소마다 2개씩 구비된다.

도 15는 본 발명의 다른 실시예에 따른 3×4 화소와 스페이서의 위치 관계를 나타낸 평면도이다.

도 15를 참조하면, 스페이서(123)는 상기 제1 방향(D1)으로 상기 중심선(CL)을 기준으로 좌/우 교번적으로 배치되고, 상기 제2 방향(D2)으로 2개의 화소마다 1개씩 구비된다.

즉, 상기 n×n 화소 및 상기 n×(n+1) 화소는 하나의 스페이서(123)를 공유한다. 이 스페이서(123)를 공유 스페이서라 할 때, 상기 공유 스페이서(123)는 상기 n×n 화소의 화소 전극(PE) 및 상기 n×(n+1) 화소의 화소 전극(PE)과 중첩할 수 있다.

상기 공유 스페이서(123)는 상기 제1 방향(D1)으로 상기 중심선(CL)을 기준으로 좌/우 교번적으로 배치된다.

도 16은 본 발명의 다른 실시예에 따른 화소의 단면도이다.

도 16을 참조하면, 본 발명의 다른 실시예에 따르면 상기 화소(PX)에는 블랙 매트릭스(122)에 의해서 단차부(SP2)가 형성될 수 있다. 본 발명의 일 예로, 상기 블랙 매트릭스(122)는 0.8㎛ 내지 0.9㎛의 두께를 가지며, 상기 블랙 매트릭스(122)의 측벽은 테이퍼진 형상을 갖는다. 상기 블랙 매트릭스(122) 측벽의 테이퍼 각도는 40°내지 90°일 수 있다.

또한, 상기 블랙 매트릭스(122)는 상기 화소 전극(PE)과 중첩할 수 있다. 특히, 상기 블랙 매트릭스(122)에 의해서 형성된 상기 단차부(SP2)의 높이는 상기 스페이서(123)에 의해서 형성된 단차부(SP1)의 높이보다 작기 때문에, 상기 블랙 매트릭스(122)로 상기 단차부(SP2)를 형성하는 경우 상기 블랙 매트릭스(122)와 상기 화소 전극(PE)의 오버랩 면적을 상기 스페이서(123)와 상기 화소 전극(PE)의 오버랩 면적보다 증가시킬 수 있다.

도 17은 본 발명의 다른 실시예에 따른 화소의 단면도이다.

도 17을 참조하면, 본 발명의 다른 실시예에 따르면 상기 화소(PX)에는 상기 블랙 매트릭스(122) 및 상기 블랙 매트릭스(122)를 커버하는 오버 코팅층(124)에 의해서 단차부(SP3)를 형성할 수 있다. 상기 단차부(SP3)는 상기 블랙 매트릭스(122)와 상기 제2 베이스 기판(121) 사이의 단차에 의해서 상기 오버 코팅층(124)에 나타나는 것이므로, 상기 단차부(SP3)의 높이는 상기 블랙 매트릭스(122)의 높이보다 작거나 같을 수 있다.

상기 단차부(SP3)의 높이는 상기 스페이서(123)에 의해서 형성된 단차부(SP1)의 높이보다 작기 때문에, 이 경우 상기 블랙 매트릭스(122)와 상기 화소 전극(PE)의 오버랩 면적을 상기 스페이서(123)와 상기 화소 전극(PE)의 오버랩 면적보다 증가시킬 수 있다.

도 18은 본 발명의 다른 실시예에 따른 화소의 단면도이다.

도 18을 참조하면, 본 발명의 다른 실시예에 따르면 상기 화소(PX)는 상기 블랙 매트릭스(122) 및 상기 블랙 매트릭스(122)를 커버하는 오버 코팅층(124)에 의해서 단차부(SP3)가 형성되고, 상기 오버 코팅층(124) 상에 형성되는 스페이서(123)에 의해서 단차부(SP1)가 형성되는 2중 단차 구조를 가질 수 있다.

상기 단차부(SP3)는 상기 블랙 매트릭스(122)와 상기 제2 베이스 기판(121) 사이의 단차에 의해서 상기 오버 코팅층(124)에 나타나는 것이므로, 상기 단차부(SP3)의 높이는 상기 블랙 매트릭스(122)의 높이보다 작거나 같을 수 있다.

상기 단차부(SP1)는 상기 스페이서(123)와 상기 오버 코팅층(124) 사이의 단차에 의해서 나타난다. 각 화소의 화소 전극과 타의 화소 전극 사이의 경계 영역 중 프린지 필드가 형성되는 경계 영역에 상기 2중 단차 구조를 제공함으로써, 텍스쳐 불량을 효과적으로 개선할 수 있다.

도 19는 본 발명의 다른 실시예에 따른 화소의 단면도이다.

도 19를 참조하면, 본 발명의 다른 실시예에 따르면 상기 화소(PX)는 해당 화소 전극과 타의 화소 전극 사이의 경계 영역 중 프린지 필드가 형성되는 경계 영역에서 상기 블랙 매트릭스(122)의 두께를 증가시켜 단차부(SP2)보다 높은 두께를 갖는 단차부(SP4)를 형성할 수 있다. 상기 블랙 매트릭스(122)를 제조하는 공정 상에서 상기 블랙 매트릭스(122)의 두께를 조절하여 상기 프린지 필드가 형성되는 경계 영역에서 두껍게 형성할 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

110: 제1 기판 111: 제1 베이스 기판
112: 절연막 120: 제2 기판
121: 제2 베이스 기판 122: 블랙 매트릭스
123: 스페이서 130: 액정층
131: 제1 배향막 132: 제1 광 경화층
133: 제2 배향막 134 : 제2 배향막
100: 표시패널

Claims

제1 베이스 기판, 상기 제1 베이스 기판 상에 구비되고, 다수의 미세 슬릿이 제공된 화소 전극을 포함하는 제1 기판;
상기 제1 베이스 기판과 대향하여 결합하는 제2 베이스 기판, 상기 제2 베이스 기판 상에 구비되어 상기 화소 전극과 마주하는 기준 전극, 및 상기 제2 베이스 기판 상에 구비되어 상기 제1 베이스 기판 측으로 돌출되는 구조물을 포함하는 제2 기판; 및
상기 화소 전극과 상기 기준 전극 사이에 개재되고 액정 분자들을 포함하는 액정층을 포함하며,
상기 구조물은 상기 화소 전극과 타의 화소 전극 사이의 경계 영역 중 프린지 필드가 형성되는 경계 영역에 제공되어 상기 프린지 필드를 차단하고, 상기 액정 분자들은 상기 구조물 부근에서 상기 구조물의 단차부에 의해서 배향성이 제어되는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 화소 전극은 화소 영역을 2 분할하여 제1 및 제2 도메인 영역을 정의하는 기준 줄기부를 포함하는 것을 특징으로 하는 표시장치.
제2항에 있어서, 상기 미세 슬릿들은,
상기 제1 도메인 영역에서 상기 기준 줄기부에 대해서 제1 방향으로 기울어진 제1 미세 슬릿들, 및
상기 제2 도메인 영역에서 상기 기준 줄기부에 대해서 제2 방향으로 기울어지고, 상기 기준 줄기부를 기준으로 상기 제1 미세 슬릿들과 대칭된 구조를 갖는 제2 미세 슬릿들을 포함하는 것을 특징으로 하는 표시장치.
제3항에 있어서, 상기 구조물은 상기 기준 줄기부와 실질적으로 수직한 방향으로 연장되고, 상기 화소 전극 중 상기 화소 전극의 중심선을 기준으로 상기 제1 및 제2 방향의 벡터합과 반대하는 방향에 위치하는 변을 따라 배치되는 것을 특징으로 하는 표시장치.
제3항에 있어서, n×n 화소(여기서, n은 1 이상의 자연수)에서 상기 제1 및 제2 미세 슬릿들이 상기 제1 방향 및 상기 제2 방향으로 각각 연장되면,
상기 n×(n+1) 화소 및 (n+1)×n 화소에서 상기 제1 및 제2 미세 슬릿들은 상기 제2 방향과 반대하는 제3 방향 및 상기 제1 방향과 반대하는 제4 방향으로 각각 연장되는 것을 특징으로 하는 표시장치.
제5항에 있어서, 상기 구조물은 열 방향으로 상기 화소 전극의 중심선에 대해서 좌/우 교번적으로 배치되고, 행 방향으로 2개의 화소마다 구비되는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 구조물은 평면에서 봤을 때 상기 화소 전극과 부분적으로 중첩하는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 구조물은 평면에서 봤을 때 타원 형상 또는 직사각형 형상을 갖는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 구조물은,
상기 제1 베이스 기판과 상기 제2 베이스 기판 사이의 간격을 유지시키는 스페이서를 포함하는 것을 특징으로 하는 표시장치.
제9항에 있어서, 상기 스페이서는 1.5㎛ 내지 2.5㎛의 두께를 갖는 것을 특징으로 하는 표시장치.
제9항에 있어서, 상기 스페이서의 측벽은 40° 내지 90°의 각도로 테이퍼진 것을 특징으로 하는 표시장치.
제9항에 있어서, 상기 스페이서는 평면에서 봤을 때 상기 화소 전극과 부분적으로 중첩하는 것을 특징으로 하는 표시장치.
제9항에 있어서, 상기 구조물은,
상기 스페이서와 상기 제2 베이스 기판 사이에 구비되고 광을 차단하는 물질로 이루어진 블랙 매트릭스를 더 포함하는 것을 특징으로 하는 표시장치.
제13항에 있어서, 상기 블랙 매트릭스는 0.9㎛ 내지 1.5㎛의 두께를 갖는 것을 특징으로 하는 표시장치.
제14항에 있어서, 상기 블랙 매트릭스의 측벽은 40° 내지 90°의 각도로 테이퍼진 것을 특징으로 하는 표시장치.
제13항에 있어서, 상기 블랙 매트릭스는 평면에서 봤을 때 상기 화소 전극과 부분적으로 중첩하는 것을 특징으로 하는 표시장치.
제13항에 있어서, 상기 구조물은,
상기 블랙 매트릭스와 상기 스페이서 사이에 개재된 오버 코팅층을 더 포함하는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 구조물은,
상기 제2 베이스 기판 상에 구비되고, 광을 차단하는 물질로 이루어진 블랙 매트릭스를 더 포함하는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 제1 기판 상에 구비된 제1 배향막; 및
상기 제2 기판 상에 구비되어 상기 액정층을 사이에 두고 상기 제1 배향막과 마주하는 제2 배향막을 더 포함하는 것을 특징으로 하는 표시장치.
제19항에 있어서, 상기 제1 배향막 상에 구비되어 상기 제2 화소 전극에 인접한 상기 액정 분자들을 프리틸트시키는 제1 광 경화층; 및
상기 제2 배향막 상에 구비되어 상기 기준 전극에 인접한 상기 액정 분자들을 프리틸트시키는 제2 광 경화층을 더 포함하는 것을 특징으로 하는 표시장치.