CN114299894B - 阵列基板及液晶显示面板 - Google Patents

Abstract

本申请涉及一种阵列基板及液晶显示面板。该阵列基板的驱动阵列层包括沿第一方向延伸的扫描线和沿第二方向延伸的数据线；透明金属层包括沿第一方向和第二方向交错排布的第一像素电极和第二像素电极，以及位于第一像素电极和第二像素电极的间隔区域内的屏蔽公共电极，色阻层包括与第一像素电极和第二像素电极分别对应的色阻单元，在第二方向上，第一像素电极和第二像素电极之间的间隔与扫描线交叉形成的目标区域内，相邻的两个色阻单元之间对应于目标区域的第一交叠宽度大于其余位置处相邻的两个色阻单元之间的第二交叠宽度。该阵列基板可以避免因残留有曝光不全的透明金属层而出现短路、串扰等电气性能不良问题。

Description

阵列基板及液晶显示面板

技术领域

本申请涉及显示技术领域，特别是涉及一种阵列基板及液晶显示面板。

背景技术

COA(Color-filter on Array，彩色滤光片位于阵列基板侧)技术是将色阻直接制作于阵列基板上的集成技术，可以降低彩膜基板与阵列基板的对位误差。另外，相邻的色阻之间设置有数据线，彩膜基板侧对应于相邻的色阻之间设置有BM(Black Matrix，黑矩阵)，用于对数据线进行遮光，以提高液晶显示面板的对比度。

DBS(Dataline BM Less，数据线上方无黑矩阵)技术在COA的基础上，取消数据线上方的BM，在阵列基板侧设置透明金属层形成屏蔽电极来屏蔽数据线上方的电场，并使屏蔽电极的电位与彩膜基板上的公共电极电位相同，从而使数据线上方对应的液晶分子始终保持未偏转状态，进而起到遮光的效果。透明金属层还形成有像素电极，像素电极与彩膜基板上的公共电极之间形成驱动液晶分子偏转的电场。

为了形成图形化的透明金属层，需要在透明金属层上涂覆光刻胶(Photo Resin，简称PR)进行曝光处理。其中，涂覆PR时会在栅极线所在区域对应的相邻两个色阻单元边界的交叠处堆积，使得该交叠处PR比其他区域的PR厚，曝光后该交叠处会残留有曝光不全的金属氧化物，导致短路、串扰等电气性能不良问题发生，影响液晶显示面板的显示效果。

发明内容

本申请旨在提供一种阵列基板及液晶显示面板，其可以避免在相邻两个色阻单元之间的交叠处残留有曝光不全的透明金属层，防止出现短路、串扰等电气性能不良问题，提高液晶显示面板的显示效果。

第一方面，本申请实施例提出了一种阵列基板，包括依次形成于衬底基板上的驱动阵列层、色阻层及透明金属层；驱动阵列层包括沿第一方向延伸的扫描线和沿第二方向延伸的数据线，第一方向与第二方向相互交叉；透明金属层包括沿第一方向和第二方向交错排布的第一像素电极和第二像素电极；其中，透明金属层还包括位于第一像素电极和第二像素电极的间隔区域内的屏蔽公共电极，屏蔽公共电极包括相互电连接的横向电极和纵向电极，纵向电极对应于数据线设置，横向电极对应于扫描线设置；色阻层包括与第一像素电极和第二像素电极分别对应的色阻单元，在第二方向上，第一像素电极和第二像素电极之间的间隔与扫描线交叉形成的目标区域内，相邻的两个色阻单元之间对应于目标区域的第一交叠宽度大于其余位置处相邻的两个色阻单元之间的第二交叠宽度。

在一种可能的实施方式中，色阻单元为沿第二方向延伸的条状结构，其包括沿自身长度方向延伸的平坦部和位于平坦部的宽度方向一侧的坡度部，坡度部的厚度沿远离平坦部的方向逐渐减薄，在第二方向上，相邻的两个色阻单元之间通过坡度部相互交叠。

在一种可能的实施方式中，驱动阵列层包括位于衬底基板上的第一金属层，第一金属层形成有扫描线；在第二方向上，相邻的两个色阻单元之间的第一交叠宽度为W1，且W1满足如下条件：

其中，A1、A2分别为相邻的两个色阻单元各自的单边制程误差，B1、B2分别为相邻的两个色阻单元与第一金属层的对位制程误差，C1、C2分别为相邻的两个色阻单元的坡度部的制程误差，D为相邻的两个色阻单元之间的最小交叠宽度。

在一种可能的实施方式中，相邻的两个色阻单元各自的单边制程误差分别为A1＝A2＝±1.5μm；和/或，相邻的两个色阻单元与第一金属层的对位制程误差分别为B1＝B2＝±3μm；和/或，相邻的两个色阻单元的坡度部的最小宽度C1＝C2＝0.5μm；和/或，相邻的两个色阻单元之间的最小交叠宽度D＝1.5μm。

在一种可能的实施方式中，色阻单元还包括位于平坦部的宽度方向另一侧的凸部，在第二方向上，相邻的两个色阻单元之间通过凸部相互交叠，且交叠区域在衬底基板上的正投影覆盖数据线在衬底基板上的正投影，相邻的两个色阻单元之间的第三交叠宽度与第二交叠宽度相等。

在一种可能的实施方式中，驱动阵列层还包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管和第二薄膜晶体管均靠近数据线设置，第一像素电极通过第一走线与第一薄膜晶体管的漏极电连接，第二像素电极通过第二走线与第二薄膜晶体管的漏极电连接；相邻的两个色阻单元之间对应于目标区域的交叠区域覆盖相邻的两条第一走线或者相邻的两条第二走线。

在一种可能的实施方式中，横向电极包括直线部和斜线部，直线部沿第一方向延伸，斜线部位于相邻的两条第一走线之间或者相邻的两条第二走线之间。

在一种可能的实施方式中，第一像素电极和第二像素电极与同一条数据线电连接，且第二像素电极位于第一像素电极远离数据线的一侧；扫描线包括间隔设置于相邻的两行第一像素电极和第二像素电极之间的第一扫描线和第二扫描线，横向电极在衬底基板上的正投影位于第一扫描线和第二扫描线在衬底基板上的正投影之间；在第二方向上，第一像素电极和第二像素电极之间的间隔与第一扫描线、第二扫描线交叉形成目标区域。

在一种可能的实施方式中，第一像素电极和第二像素电极分别与相邻且相异的两条数据线电连接；横向电极位于相邻的两行第一像素电极和第二像素电极之间，且横向电极平行于扫描线设置。

第二方面，本申请实施例还提供了一种液晶显示面板，包括如前所述任一种的阵列基板；对置基板，与阵列基板相对设置，对置基板对应于阵列基板的横向电极的区域设置有遮光层；液晶层，设置于阵列基板与对置基板之间。

本申请实施例提供的一种阵列基板及液晶显示面板，该阵列基板通过在第一像素电极和第二像素电极之间的间隔与扫描线形成的目标区域内增大相邻的两个色阻单元之间的交叠宽度，可以避免在相邻两个色阻单元之间的交叠处残留有曝光不全的金属氧化物，防止透明金属层出现短路、串扰等电气性能不良问题，提高液晶显示面板的显示效果。

附图说明

下面将参考附图来描述本申请示例性实施例的特征、优点和技术效果。在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制，仅用于示意相对位置关系，某些部位的层厚采用了夸大的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。

图1示出本申请实施例提供的液晶显示面板的结构示意图；

图2示出本申请第一实施例提供的阵列基板的电路架构示意图；

图3示出图2所示的阵列基板的俯视结构示意图；

图4示出图3中的阵列基板沿A-A方向的剖面图；

图5示出图4中区域F的局部放大结构示意图；

图6示出本申请第二实施例提供的阵列基板的电路架构示意图；

图7示出图6所示的阵列基板的俯视结构示意图；

图8示出本申请第三实施例提供的阵列基板的电路架构示意图。

附图标记说明：

1、阵列基板；Px-子像素；X-第一方向；Y-第二方向；

11、衬底基板；12、驱动阵列层；121、第一金属层；121a、阵列公共电极；122、第二金属层；D、数据线；G、扫描线；G1、第一扫描线；G2、第二扫描线；

13、色阻层；131、色阻单元；W1、第一交叠宽度；W2、第二交叠宽度；W3、第三交叠宽度；131a、平坦部；131b、坡度部；131c、凸部；

14、透明金属层；141a、第一像素电极；141b、第二像素电极；142、屏蔽公共电极；142a、横向电极；142b、纵向电极；L、直线部；M、斜线部；15、钝化层；T、薄膜晶体管；T1、第一薄膜晶体管；T2、第二薄膜晶体管；

2、对置基板；21、对置衬底；22、遮光层；23、对置公共电极；3、液晶层。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本申请造成不必要的模糊；并且，为了清晰，可能夸大了区域结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。

图1示出本申请实施例提供的液晶显示面板的结构示意图。

参阅图1，本申请实施例提供了一种液晶显示面板，包括：阵列基板1、与阵列基板1相对设置的对置基板2和设置于阵列基板1与对置基板2之间的液晶层3。液晶层3包括多个液晶分子，液晶分子通常为棒状，既可以像液体一样流动，又具有某些晶体特征。当液晶分子处于电场中时，其排列方向会根据电场的变化而改变。

由于液晶显示面板为非发射型光接收元件，需要通过设置于其背光面一侧的背光模组提供光源。液晶显示面板通过在阵列基板1和对置基板2上施加驱动电压来控制液晶层3的液晶分子的旋转，以将背光模组提供的光线折射出来产生画面。为了显示彩色画面，通常在阵列基板1上制备出薄膜晶体管阵列，用于驱动液晶分子的旋转，控制每个子像素Px的显示。

如图1所示，对置基板2包括沿厚度方向依次形成的对置衬底21、遮光层22和对置公共电极23。阵列基板1采用COA(Color-filter on Array，彩色滤光片位于阵列基板侧)技术及DBS(Dataline BM Less，无黑矩阵)架构，即将色阻层13的多个色阻单元131直接制作于阵列基板1一侧，并在阵列基板1一侧的透明金属层14形成屏蔽公共电极142来屏蔽数据线上方的电场，并使屏蔽公共电极142的电位与对置基板2上的对置公共电极23的电位相同，从而使数据线上方对应的液晶分子始终保持未偏转状态，进而起到遮光的效果。同时在对置基板2一侧对应于相邻的色阻单元131之间设置有遮光层22，即黑矩阵(Black Matrix，简称BM)，用于对数据线进行遮光，以提高液晶显示面板的对比度。

另外，透明金属层14还形成有多个像素电极141。当阵列基板1的薄膜晶体管通过施加于栅极的信号而导通时，施加于数据线的信号被施加于像素电极141。由此，在像素电极141与对置公共电极23之间生成预定强度的电场，施加不同的电压可以改变液晶分子的取向，从而调节光的透射率并显示图像。

下面结合附图进一步详细描述本申请实施例提供的阵列基板的具体结构。

第一实施例

图2示出本申请第一实施例提供的阵列基板的电路架构示意图，图3示出图2所示的阵列基板的俯视结构示意图，图4示出图3中的阵列基板沿A-A方向的剖面图。

如图2至图4所示，本申请实施例提供了一种阵列基板1，包括依次形成于衬底基板11上的驱动阵列层12、色阻层13及透明金属层14。

驱动阵列层12包括沿第一方向X延伸的扫描线G和沿第二方向Y延伸的数据线D，第一方向X与第二方向Y相互交叉。

透明金属层14包括沿第一方向X和第二方向Y交错排布的第一像素电极141a、第二像素电极141b以及位于第一像素电极141a和第二像素电极141b的间隔区域内的屏蔽公共电极142，屏蔽公共电极142包括相互电连接的横向电极142a和纵向电极142b，纵向电极142b对应于数据线D设置，横向电极142a对应于扫描线G设置。其中，纵向电极142b的作用在于屏蔽数据线D上方的电场，横向电极142a的作用在于将平行排列的多条纵向电极142b电连接在一起。可选地，透明金属层14的材料包括金属氧化物，该金属氧化物例如可以为氧化铟锡(ITO)。

色阻层13包括与第一像素电极141a和第二像素电极141b分别对应的色阻单元131。在第二方向Y上，第一像素电极141a和第二像素电极141b之间的间隔与扫描线G交叉形成的目标区域内，相邻的两个色阻单元131之间对应于目标区域的第一交叠宽度大于其余位置处相邻的两个色阻单元131之间的第二交叠宽度。

本申请第一实施例中，阵列基板1采用双栅像素驱动架构(Dual-gate)，也称为双速率驱动架构(Double Rate Driving，简称DRD)，与正常(Normal)架构相比，其扫描线增加一倍，同时数据线减少一倍。在显示面板中，扫描线的增加只会增加GOA(Gate Driver onArray，集成在阵列基板上的行扫描)驱动电路，并不会大量增加生产成本；而数据线减少一倍可使得源极驱动电路中集成芯片的数量减少一半，可以有效地减少印刷电路板的用量，因而可以大幅节省显示面板的生产成本。

具体来说，如图2所示，第一像素电极141a与第二像素电极141b沿第一方向X和第二方向Y依次交错排布。第一像素电极141a和第二像素电极141b与同一条数据线D电连接，且第二像素电极141b位于第一像素电极141a远离数据线D的一侧，纵向电极142b在衬底基板11上的正投影覆盖数据线D在衬底基板11上的正投影。

其中，与同一条数据线D连接的第一像素电极141a和第二像素电极141b为一组像素电极对，且极性相同、均设置于数据线D的同侧，而同列中相邻的两组像素电极对分别连接至不同的数据线D，多组像素电极对在第一方向X和第二方向Y上呈阵列排布。由此，多组像素电极对的极性按“+”、“-”沿第一方向X和第二方向Y交错设置，从而使一组像素电极对与其上下左右的其他组像素电极对的极性均相反，由此可以改善显示面板的显示品质。

进一步地，扫描线G包括间隔设置于相邻的两行第一像素电极141a和第二像素电极141b之间的第一扫描线G1和第二扫描线G2，横向电极142a在衬底基板11上的正投影位于第一扫描线G1和第二扫描线G2在衬底基板11上的正投影之间。在第二方向Y上，第一像素电极141a和第二像素电极141b之间的间隔与第一扫描线G1、第二扫描线G2交叉形成如前所述的目标区域。其中，数据线D不在该目标区域内。

以图3所示的阵列基板1为例，驱动阵列层12包括沿第一方向X延伸的第一扫描线G1和第二扫描线G2，以及沿第二方向Y延伸的多条数据线D。透明金属层14还形成有沿第一方向X和第二方向Y呈阵列排布的第一像素电极141a和第二像素电极141b，以及位于第一像素电极141a与第二像素电极141b之间的间隔区域内的屏蔽公共电极142，间隔区域包括垂直交叉排列的多条水平间隔区域和多条竖直间隔区域，屏蔽公共电极142包括相互交叉的横向电极142a和纵向电极142b，横向电极142a位于水平间隔区域内，纵向电极142b位于竖直间隔区域，且纵向电极142b覆盖对应的数据线D，横向电极142a在衬底基板11上的正投影位于第一扫描线G1和第二扫描线G2在衬底基板11上的正投影之间。

另外，为了避免第一扫描线G1、第二扫描线G2与对置基板2一侧的对置公共电极23发生耦合，导致第一像素电极141a和第二像素电极141b附近的液晶分子导向紊乱发生漏光，在横向电极142a的所在位置，通常需要设置黑色矩阵来进行遮光。

进一步地，第一像素电极141a、第二像素电极141b和色阻单元131均为矩形，且具有平行于数据线D的相对两边以及平行于第一扫描线G1或者第二扫描线G2的相对两边。在制备图案化的透明金属层14时，需要在透明金属层14上涂覆光刻胶(Photo Resin，简称PR)进行曝光处理，以形成第一像素电极141a、第二像素电极141b和屏蔽公共电极142。

在涂覆PR时，PR容易在相邻的两个色阻单元131之间的边缘交叠处堆积，导致该边缘交叠处的PR厚度较厚，地势凹凸不平。在PR曝光后，该边缘交叠处会残留有曝光不全的金属氧化物。由于在目标区域内，第一像素电极141a、第二像素电极141b与横向电极142a距离较近，可能会使第一像素电极141a、第二像素电极141b与横向电极142a发生短路、串扰，或者横向电极142a无法与纵向电极142b实现电性连接等电气性能不良问题发生，影响液晶显示面板的显示效果。

为此，本申请实施例中的阵列基板1，在第二方向Y上，第一像素电极141a和第二像素电极141b之间的间隔与第一扫描线G1、第二扫描线G2交叉形成的目标区域内，相邻的两个色阻单元131之间对应于目标区域的第一交叠宽度W1大于其余位置处相邻的两个色阻单元131之间的第二交叠宽度W2。

由于增大了目标区域处相邻的两个色阻单元131之间的第一交叠宽度W1，能够显著减小二者的边缘交叠处的地势段差，进而降低涂布于该边缘位置的光刻胶厚度，使其易于被充分曝光，并通过显影去除，从而可以消除或者减少位于目标区域处的相邻两个色阻单元131交叠处的金属氧化物残留，避免出现第一像素电极141a、第二像素电极141b与横向电极142a发生短路、串扰的问题，或者避免出现横向电极142a无法与纵向电极142b实现电性连接等电气性能不良问题。

另外，由于增大了目标区域处相邻的两个色阻单元131之间的第一交叠宽度W1，在不损失穿透率的情况下，还可以增大像素开口率，进一步提高液晶显示面板的显示效果。

本申请实施例提供的一种阵列基板1，通过在第一像素电极141a和第二像素电极141b之间的间隔与扫描线G形成的目标区域内增大相邻的两个色阻单元131之间的交叠宽度，可以避免在相邻两个色阻单元131之间的交叠处残留有曝光不全的金属氧化物，防止透明金属层出现短路、串扰等电气性能不良问题，提高液晶显示面板的显示效果。

在一些实施例中，如图2和图3所示，驱动阵列层12还包括第一薄膜晶体管T1和第二薄膜晶体管T2，第一薄膜晶体管T1和第二薄膜晶体管T2均靠近数据线D设置，第一扫描线G1与第一薄膜晶体管T1的栅极电连接，第二扫描线G2与第二薄膜晶体管T2的栅极电连接。

第一像素电极141a通过第一走线L1与第一薄膜晶体管T1的漏极电连接，第二像素电极141b通过第二走线L2与第二薄膜晶体管T2的漏极电连接。相邻的两个色阻单元131之间对应于目标区域的交叠区域还覆盖相邻的两条第一走线L1或者相邻的两条第二走线L2。其中，第一走线L1的长度小于第二走线L2的长度。

另外，第一金属层121还包括第一薄膜晶体管T1和第二薄膜晶体管T2的栅极，第二金属层122还包括第一薄膜晶体管T1和第二薄膜晶体管T2的源极和漏极。驱动阵列层12还包括形成于第一金属层121上的栅极绝缘层和有源层以及形成于第二金属层122上钝化层15(Passiviation，简称PV)。

在相邻的两行第一像素电极141a和第二像素电极141b之间的间隔区域内，相邻的两条第一走线L1或者相邻的两条第二走线L2及横向电极142a距离较近且均位于如前所述的目标区域内。为了防止目标区域内相邻的两条第一走线L1或者相邻的两条第二走线L2及横向电极142a因色阻层13上方残留的金属氧化物而发生短路、串扰等问题，相邻的两个色阻单元131之间对应于目标区域的交叠区域还覆盖相邻的两条第一走线L1或者相邻的两条第二走线L2。

在一些实施例中，屏蔽公共电极142的横向电极142a包括直线部L和斜线部M，直线部L沿第一方向X延伸，斜线部M位于相邻的两条第一走线L1之间或者相邻的两条第二走线L2之间。由此相邻的两个色阻单元131之间对应于目标区域的交叠区域至少还覆盖斜线部M。

如图3所示，横向电极142a的形状包括直线部L和斜线部M，斜线部M可以避开相邻的两行第一像素电极141a的第一走线L1或者相邻的两行第二像素电极141b的第二走线L2，从而避免横向电极142a与第一像素电极141a或者第二像素电极141b重叠形成信号干扰。另外，相邻的两个色阻单元131的坡度部131b之间对应于目标区域的交叠区域可以覆盖斜线部M和部分直线部L，防止PR曝光后在横向电极142a的斜线部M附近残留有曝光不全的金属氧化物，导致第一像素电极141a、第二像素电极141b与横向电极142a在目标区域内发生短路、串扰的问题，或者避免出现横向电极142a无法与纵向电极142b实现电性连接等电气性能不良问题。

在一些实施例中，色阻单元131为沿第二方向Y延伸的条状结构，其包括沿自身长度方向延伸的平坦部131a和位于平坦部131a的宽度方向一侧的坡度部131b，坡度部131b的厚度沿远离平坦部131a的方向逐渐减薄，在第二方向Y上，相邻的两个色阻单元131之间通过坡度部131b相互交叠。

如图4所示，色阻单元131包括红色色阻单元R、绿色色阻单元G和蓝色色阻单元B，其中，红色色阻单元R和绿色色阻单元G之间的交叠区域覆盖如前所述的目标区域，即第一像素电极141a和第二像素电极141b之间的间隔与第一扫描线G1、第二扫描线G2交叉形成的目标区域。绿色色阻单元G和蓝色色阻单元B之间的交叠区域覆盖数据线D。色阻单元131包括沿自身长度方向延伸的平坦部131a和位于平坦部131a的宽度方向一侧的坡度部131b，相邻的两个色阻单元131之间通过坡度部131b相互交叠。

由于在第一方向X上，色阻单元131的宽度大于相邻的两条纵向电极142b之间的间隔距离。也就是说，纵向电极142b与像素电极141之间的间隔区位于色阻单元131的平坦部131a上。因此，在制作透明金属层14的光刻制程中，纵向电极142b与第一像素电极141a或者第二像素电极141b之间不容易出现金属氧化物残留。即在第二方向Y上，目标区域以外的其余位置处，相邻的两个色阻单元131之间的第二交叠宽度W2可以做得较小。

然而，在目标区域处，由于增大了相邻的两个色阻单元131之间的第一交叠宽度W1，二者的坡度部131b的交叠处形成的地势较低的区域有所提高，甚至接近填平该地势较低的区域，从而可以消除或者减少位于相邻两个色阻单元131交叠处的金属氧化物残留，避免出现第一像素电极141a、第二像素电极141b与横向电极142a发生短路、串扰的问题，或者避免出现横向电极142a无法与纵向电极142b实现电性连接等电气性能不良问题。

图5示出图4中区域F的局部放大结构示意图。

如图4和图5所示，驱动阵列层12包括位于衬底基板11上的第一金属层121、位于第一金属层121上且与第一金属层121绝缘设置的第二金属层122，第一金属层121形成有第一扫描线G1、第二扫描线G2和阵列公共电极121a，第二金属层122形成有数据线D。阵列基板1与对置基板2对接形成液晶面板后，阵列公共电极121a与对置基板上的整面对置公共电极23电连接。

由于相邻的两个色阻单元131的最小交叠宽度、各自的单边制程误差、色阻单元131与第一金属层121的对位制程误差、两个色阻单元131各自的坡度部131b的制程误差等因素均会影响第一交叠宽度W1，为了更全面地调控目标区域处相邻的两个色阻单元131之间的第一交叠宽度W1，可以将影响该交叠宽度的多种因素采用均方根的计算方法计算得出。

具体来说，在第二方向Y上，相邻的两个色阻单元131之间的第一交叠宽度W1满足如下条件：

公式(1)中，A1、A2分别为相邻的两个色阻单元131各自的单边制程误差，B1、B2分别为相邻的两个色阻单元131与第一金属层121的对位制程误差，C1、C2分别为相邻的两个色阻单元131的坡度部131b的制程误差，D为相邻的两个色阻单元131之间的最小交叠宽度。

由于在第二方向Y上不需要对色阻单元131及第一金属层121的相对位置进行调整。而在第一方向X上，需要调整色阻单元131与第一金属层121的对位制程误差。在一个示例中，相邻的两个色阻单元131与第一金属层121的对位制程误差分别为B1＝B2＝±3μm。

在一个示例中，相邻的两个色阻单元131各自的单边制程误差分别为A1＝A2＝±1.5μm。在一个示例中，相邻的两个色阻单元131的坡度部131b的最小宽度C1＝C2＝0.5μm。在一个示例中，相邻的两个色阻单元131之间的最小交叠宽度D＝1.5μm。

在一些实施例中，第一交叠宽度W1大于5μm。在一些实施例中，第二交叠宽度W2的取值范围为W2＝3.5μm～5μm。发明人经过计算及实践验证发现，满足上述第一交叠宽度W1和第二交叠宽度W2的色阻单元131可以消除或者减少交叠处的金属氧化物残留，避免目标区域内出现第一像素电极141a、第二像素电极141b与横向电极142a发生短路、串扰的问题，或者避免出现横向电极142a无法与纵向电极142b实现电性连接等电气性能不良问题。

在一些实施例中，色阻单元131还包括位于平坦部131a的宽度方向另一侧的凸部131c，在第二方向Y上，相邻的两个色阻单元131之间通过凸部131c相互交叠，且交叠区域在衬底基板11上的正投影覆盖数据线D在衬底基板11上的正投影，相邻的两个色阻单元131之间的第三交叠宽度W3与第二交叠宽度W2相等。

如图4所示，如前所述，在第一方向X上，色阻单元131的宽度大于相邻的两条纵向电极142b之间的间隔距离。也就是说，纵向电极142b与第一像素电极141a、第二像素电极141b位于色阻单元131的平坦部131a上。因此，在制作透明金属层14的光刻制程中，纵向电极142b与第一像素电极141a、第二像素电极141b之间不容易出现金属氧化物残留。即在第二方向Y上，相邻的两个色阻单元131之间的第三交叠宽度W3可以做得较小。

另外，为了简化制程工艺，第三交叠宽度W3与第二交叠宽度W2相等。例如，第三交叠宽度W3的取值范围为W3＝3.5μm～5μm。

在一些实施例中，在第二方向Y上，相邻的两个色阻单元131的凸部131c沿自身厚度方向的截面为直角三角形或者直角梯形，且其中一个凸部131c的直线边与平坦部131a平齐设置。

如图5所示，相邻的两个色阻单元131的凸部131c沿自身厚度方向的截面为直角梯形，且左侧凸部131c的直线边与平坦部131a平齐设置，而左侧凸部131c的斜线边与右侧凸部131c的斜线边相互贴合，以使色阻单元131的地势保持平整，提高透明金属层14的平整性，防止在制作透明金属层14的光刻制程中残留有曝光不全的金属氧化物，避免出现短路、串扰等电气性能不良问题，提高液晶显示面板的显示效果。

第二实施例

图6示出本申请第二实施例提供的阵列基板的电路架构示意图，图7示出图6所示的阵列基板的俯视结构示意图。

如图6所示，本申请实施例还提供了一种液晶显示面板的阵列基板1，其与第一实施例的阵列基板1结构类似，不同之处在于，该阵列基板1采用正常(Normal)架构，沿第一方向X延伸的扫描线G与沿第二方向Y延伸的数据线D相互交叉，以限定多个子像素Px，扫描线G的数量与数据线D的数量相同。相应地，相邻的两个色阻单元131之间对应于目标区域的交叠位置有所不同。

具体来说，第一像素电极和141a、第二像素电极141b分别与相邻且相异的两条数据线D电连接；纵向电极142b在衬底基板上的正投影覆盖数据线D在衬底基板11上的正投影，横向电极142a位于相邻的两行第一像素电极141a和第二像素电极141b之间，且横向电极142a平行于扫描线G设置。

进一步地，如图6所示，驱动阵列层12还包括第一薄膜晶体管T1和第二薄膜晶体管T2，第一薄膜晶体管T1和第二薄膜晶体管T2均靠近数据线D设置，第一像素电极141a通过第一走线L1与第一薄膜晶体管T1的漏极电连接，第二像素电极141b通过第二走线L2与第二薄膜晶体管T2的漏极电连接。扫描线G与第一薄膜晶体管T1的栅极和第二薄膜晶体管T2的栅极分别电连接。其中，第一走线L1的长度与第二走线L2的长度相等。

色阻层13包括与第一像素电极141a、第二像素电极141b分别对应的色阻单元131，在第二方向Y上，第一像素电极141a和第二像素电极141b之间的间隔与扫描线G交叉形成的目标区域内相邻的两个色阻单元131之间的第一交叠宽度大于其余位置处相邻的两个色阻单元131之间的第二交叠宽度。其中，数据线D的一部分位于该目标区域内。

以图6所示的阵列基板1为例，驱动阵列层12包括沿第一方向X延伸的多条扫描线G和沿第二方向Y延伸的多条数据线D，扫描线G与数据线D相互交叉设置，以限定多个子像素Px。

透明金属层14包括沿第一方向X和第二方向Y呈阵列排布的第一像素电极141a、第二像素电极141b和位于第一像素电极141a与第二像素电极141b之间的间隔区域内的屏蔽公共电极142，间隔区域包括垂直交叉排列的多条水平间隔区域和多条竖直间隔区域，屏蔽公共电极142包括电连接的横向电极142a和纵向电极142b，横向电极142a位于水平间隔区域内，纵向电极142b位于竖直间隔区域，且纵向电极142b覆盖对应的数据线D，相邻的两行第一像素电极141a、第二像素电极141b之间形成有横向电极142a。

纵向电极142b的作用在于屏蔽数据线D上方的电场，横向电极142a的作用在于将平行排列的多条纵向电极142b连接在一起。另外，为了避免扫描线G与对置基板2一侧的对置公共电极23发生耦合，导致第一像素电极141a、第二像素电极141b附近的液晶分子导向紊乱发生漏光，在横向电极142a的所在位置，通常需要设置黑色矩阵来进行遮光。

进一步地，在第二方向Y上的目标区域内，横向电极142a与每条数据线D的交叉位置处，相邻的两个色阻单元131之间的第一交叠宽度W1大于其余位置处相邻的两个色阻单元131之间的第二交叠宽度W2。

由于在横向电极142a与数据线D的交叉位置处，增大了相邻的两个色阻单元131之间的第一交叠宽度W1，能够显著减小二者的边缘交叠处的地势段差，进而降低涂布于该边缘位置的光刻胶厚度，使其易于被充分曝光，并通过显影去除，从而可以消除或者减少位于相邻两个色阻单元131交叠处的金属氧化物残留，避免出现第一像素电极141a、第二像素电极141b与横向电极142a发生短路、串扰的问题，或者避免出现横向电极142a无法与纵向电极142b实现电性连接等电气性能不良问题。

另外，由于增大了相邻的两个色阻单元131之间的第一交叠宽度，在不损失穿透率的情况下，还可以增大像素开口率，进一步提高液晶显示面板的显示效果。

在一些实施例中，色阻单元131为沿第二方向Y延伸的条状结构，其包括沿自身长度方向延伸的平坦部131a和位于平坦部131a的宽度方向一侧的坡度部131b，坡度部131b的厚度沿远离平坦部131a的方向逐渐减薄，在第二方向上，相邻的两个色阻单元131之间通过坡度部131b相互交叠。

由于相邻的两个色阻单元131的最小交叠宽度、各自的单边制程误差、色阻单元131与第一金属层121的对位制程误差、两个色阻单元131各自的坡度部131b的制程误差等因素均会影响第一交叠宽度W1，为了更全面地调控横向电极142a与数据线的交叉位置处相邻的两个色阻单元131之间的第一交叠宽度W1，可以将影响该交叠宽度的多种因素采用均方根的计算方法计算得出。

具体来说，在第二方向Y上，相邻的两个色阻单元131之间的第一交叠宽度W1满足如下条件：

公式(1)中，A1、A2分别为相邻的两个色阻单元131各自的单边制程误差，B1、B2分别为相邻的两个色阻单元131与第一金属层121的对位制程误差，C1、C2分别为相邻的两个色阻单元131的坡度部131b的制程误差，D为相邻的两个色阻单元131之间的最小交叠宽度。

由于在平行于纵向电极142b的方向上不需要对色阻单元131及第一金属层121的相对位置进行调整。而在平行于横向电极142a的方向上，需要调整色阻单元131与第一金属层121的对位制程误差。在一个示例中，相邻的两个色阻单元131与第一金属层121的对位制程误差分别为B1＝B2＝±3μm。

在一个示例中，相邻的两个色阻单元131各自的单边制程误差分别为A1＝A2＝±1.5μm。在一个示例中，相邻的两个色阻单元131的坡度部131b的最小宽度C1＝C2＝0.5μm。在一个示例中，相邻的两个色阻单元131之间的最小交叠宽度D＝1.5μm。

在一些实施例中，第一交叠宽度W1大于5μm。在一些实施例中，第二交叠宽度W2的取值范围为W2＝3.5μm～5μm。发明人经过计算及实践验证发现，满足上述第一交叠宽度W1和第二交叠宽度W2的色阻单元131可以消除或者减少交叠处的金属氧化物残留，避免出现像素电极141与横向电极142a发生短路、串扰的问题，或者避免出现横向电极142a无法与纵向电极142b实现电性连接等电气性能不良问题。

第三实施例

图8示出本申请第三实施例提供的阵列基板的俯视结构示意图。

如图8所示，本申请实施例还提供了一种液晶显示面板的阵列基板1，其与第二实施例的结构类似，不同之处在于，该阵列基板1采用三倍栅架构(Tri-gate)，与正常(Normal)架构相比，三倍栅架构的扫描线G数量为原来的三倍，同时数据线D数量减少为原来的1/3。在显示面板中，扫描线的增加只会增加GOA(Gate Driver on Array，集成在阵列基板上的行扫描)驱动电路，并不会大量增加生产成本；而数据线D减少为原来的1/3，可使得源极驱动电路中集成芯片的数量减少2/3，可以有效地减少印刷电路板的用量，因而可以大幅节省显示面板的生产成本。

具体来说，如图8所示，阵列基板1的三倍栅架构除了扫描线G和数据线D的数量与正常架构中扫描线G和数据线D的数量不同外，第一行扫描线G为冗余的；另外，第一像素电极141a、第二像素电极141b为矩形，且其长宽方向与正常架构的像素电极142相比转动了90°。

色阻层13包括与第一像素电极141a、第二像素电极141b分别对应的色阻单元131，其中，在第二方向Y上，第一像素电极141a和第二像素电极141b之间的间隔与扫描线G交叉形成的目标区域内，相邻的两个色阻单元131之间的第一交叠宽度W1大于其余位置处相邻的两个色阻单元131之间的第二交叠宽度W2。

由于第一交叠宽度W1的计算方法与前述第一实施例和第二实施例中的计算方法一致，此处不再赘述。

可以理解的是，本申请各实施例提供的阵列基板1的技术方案可以广泛用于各种液晶显示面板，如TN(Twisted Nematic，扭曲向列型)显示面板、IPS(In-PlaneSwitching，平面转换型)显示面板、VA(VerticalAlignment，垂直配向型)显示面板、MVA(Multi-DomainVertical Alignment，多象限垂直配向型)显示面板。

应当容易地理解，应当按照最宽的方式解释本申请中的“在……上”、“在……以上”和“在……之上”，以使得“在……上”不仅意味着“直接处于某物上”，还包括“在某物上”且其间具有中间特征或层的含义，并且“在……以上”或者“在……之上”不仅包括“在某物以上”或“之上”的含义，还可以包括“在某物以上”或“之上”且其间没有中间特征或层(即，直接处于某物上)的含义。

文中使用的术语“衬底基板”是指在其上添加后续材料层的材料。衬底基板本身可以被图案化。添加到衬底基板顶上的材料可以被图案化，或者可以保持不被图案化。此外，衬底基板可以包括宽范围内的一系列材料，例如，硅、锗、砷化镓、磷化铟等。替代地，衬底基板可以由非导电材料(例如，玻璃、塑料或者蓝宝石晶圆等)制成。

文中使用的术语“层”可以指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层或上覆结构的范围小的范围。此外，层可以是匀质或者非匀质的连续结构的一个区域，其厚度小于该连续结构的厚度。例如，层可以位于所述连续结构的顶表面和底表面之间或者所述顶表面和底表面处的任何成对的横向平面之间。层可以横向延伸、垂直延伸和/或沿锥形表面延伸。衬底基板可以是层，可以在其中包括一个或多个层，和/或可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(在其内形成触点、互连线和/或过孔)以及一个或多个电介质层。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (9)

1.一种阵列基板，包括依次形成于衬底基板上的驱动阵列层、色阻层及透明金属层；所述驱动阵列层包括沿第一方向延伸的扫描线和沿第二方向延伸的数据线，所述第一方向与所述第二方向相互交叉；所述透明金属层包括沿所述第一方向和所述第二方向交错排布的第一像素电极和第二像素电极，其特征在于，

所述透明金属层还包括位于所述第一像素电极和所述第二像素电极的间隔区域内的屏蔽公共电极，所述屏蔽公共电极包括相互电连接的横向电极和纵向电极，所述纵向电极对应于所述数据线设置，所述横向电极对应于所述扫描线设置；

所述色阻层包括与所述第一像素电极和所述第二像素电极分别对应的色阻单元，在所述第二方向上，所述第一像素电极和所述第二像素电极之间的间隔与所述扫描线交叉形成的目标区域内，相邻的两个所述色阻单元之间对应于所述目标区域的第一交叠宽度大于其余位置处相邻的两个所述色阻单元之间的第二交叠宽度；

所述色阻单元为沿所述第二方向延伸的条状结构，其包括沿自身长度方向延伸的平坦部和位于所述平坦部的宽度方向一侧的坡度部，所述坡度部的厚度沿远离所述平坦部的方向逐渐减薄，在所述第二方向上，相邻的两个所述色阻单元之间对应于所述目标区域通过所述坡度部相互交叠。

2.根据权利要求1所述的阵列基板，其特征在于，所述驱动阵列层包括位于所述衬底基板上的第一金属层，所述第一金属层形成有所述扫描线；

在所述第二方向上，相邻的两个所述色阻单元之间的所述第一交叠宽度为W1，且W1满足如下条件：

其中，A1、A2分别为相邻的两个所述色阻单元各自的单边制程误差，B1、B2分别为相邻的两个所述色阻单元与所述第一金属层的对位制程误差，C1、C2分别为相邻的两个所述色阻单元的所述坡度部的制程误差，D为相邻的两个所述色阻单元之间的最小交叠宽度。

3.根据权利要求2所述的阵列基板，其特征在于，相邻的两个所述色阻单元各自的单边制程误差分别为A1＝A2＝±1.5μm；

和/或，相邻的两个所述色阻单元与所述第一金属层的对位制程误差分别为B1＝B2＝±3μm；

和/或，相邻的两个所述色阻单元的所述坡度部的最小宽度C1＝C2＝0.5μm；

和/或，相邻的两个所述色阻单元之间的最小交叠宽度D＝1.5μm。

4.根据权利要求1所述的阵列基板，其特征在于，所述色阻单元还包括位于所述平坦部的宽度方向另一侧的凸部，在所述第二方向上，相邻的两个所述色阻单元之间通过所述凸部相互交叠，且交叠区域在所述衬底基板上的正投影覆盖所述数据线在所述衬底基板上的正投影，相邻的两个所述色阻单元之间的第三交叠宽度与所述第二交叠宽度相等。

5.根据权利要求1所述的阵列基板，其特征在于，所述驱动阵列层还包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管均靠近所述数据线设置，所述第一像素电极通过第一走线与所述第一薄膜晶体管的漏极电连接，所述第二像素电极通过第二走线与所述第二薄膜晶体管的漏极电连接；

相邻的两个所述色阻单元之间对应于所述目标区域的交叠区域覆盖相邻的两条所述第一走线或者相邻的两条所述第二走线。

6.根据权利要求5所述的阵列基板，其特征在于，所述横向电极包括直线部和斜线部，所述直线部沿所述第一方向延伸，所述斜线部位于相邻的两条所述第一走线之间或者相邻的两条所述第二走线之间。

7.根据权利要求1至6任一项所述的阵列基板，其特征在于，所述第一像素电极和所述第二像素电极与同一条所述数据线电连接，且所述第二像素电极位于所述第一像素电极远离所述数据线的一侧；

所述扫描线包括间隔设置于相邻的两行所述第一像素电极和所述第二像素电极之间的第一扫描线和第二扫描线，所述横向电极在所述衬底基板上的正投影位于所述第一扫描线和所述第二扫描线在所述衬底基板上的正投影之间；

在所述第二方向上，所述第一像素电极和所述第二像素电极之间的间隔与所述第一扫描线、所述第二扫描线交叉形成所述目标区域。

8.根据权利要求1至6任一项所述的阵列基板，其特征在于，所述第一像素电极和所述第二像素电极分别与相邻且相异的两条所述数据线电连接；所述横向电极位于相邻的两行所述第一像素电极和所述第二像素电极之间，且所述横向电极平行于所述扫描线设置。

9.一种液晶显示面板，包括：

如权利要求1至8任一项所述的阵列基板；

对置基板，与所述阵列基板相对设置；

液晶层，设置于所述阵列基板与所述对置基板之间。

Images