JPWO2011093243A1 - 液晶表示装置 - Google Patents

Abstract

本発明による液晶表示装置（１００）は、複数の行および複数の列を有するマトリクス状に配列された複数の画素を有し、４個以上の偶数個の画素が、カラー表示画素（Ｐ）を構成する。本発明による液晶表示装置（１００）は、列方向に延びる複数のソースバスライン（１３）を有する。カラー表示画素（Ｐ）を構成する偶数個の画素は、相対的に大きな面積を有する大画素と、相対的に小さな面積を有する小画素とを含む。複数のソースバスライン（１３）のそれぞれから信号電圧を供給される画素のセットの総面積は略同一である。本発明によると、カラー表示画素を構成する複数の画素が大画素と小画素とを含む液晶表示装置において、列方向に延びる表示ムラの発生を抑制することができる。

Description

本発明は、液晶表示装置に関し、特に、カラー表示画素が４個以上の偶数個の画素によって構成される液晶表示装置に関する。

現在、液晶表示装置が様々な用途に利用されている。一般的な液晶表示装置では、光の三原色である赤、緑、青を表示する３個の画素によって１個のカラー表示画素が構成されており、そのことによってカラー表示が可能になっている。

しかしながら、従来の液晶表示装置は、表示可能な色の範囲（「色再現範囲」と呼ばれる。）が狭いという問題を有している。色再現範囲が狭いと、物体色（自然界に存在する様々な物体の色である；非特許文献１参照）の一部を表示することができない。そこで、液晶表示装置の色再現範囲を広くするために、表示に用いる原色の数を増やす手法が提案されている。

例えば、特許文献１には、図１２に示すように、赤を表示する赤画素Ｒ、緑を表示する緑画素Ｇおよび青を表示する青画素Ｂに加えて黄を表示する黄画素Ｙを含む４個の画素によって１個のカラー表示画素Ｐが構成された液晶表示装置８００が開示されている。この液晶表示装置８００では、４個の画素によって表示される赤、緑、青、黄の４つの原色を混色することにより、カラー表示が行われる。

表示に用いる原色の数を増やす、つまり、４つ以上の原色を用いて表示を行うことにより、三原色を用いて表示を行う従来の液晶表示装置よりも色再現範囲を広くすることができる。本願明細書では、４つ以上の原色を用いて表示を行う液晶表示装置を「多原色液晶表示装置」と称する。

ただし、表示に用いる原色の数を増やすと、カラー表示画素を構成する画素の数が増えるので、１カラー表示画素の面積が同じままであれば各画素の面積は必然的に小さくなる。そのため、各画素が表示する色の明度が低くなる。例えば、表示に用いる原色の数を３つから４つに増やすと、各画素の面積は約３／４となり、各画素の明度も約３／４となる。また、表示に用いる原色の数を３つから６つに増やすと、各画素の面積は約１／２となり、各画素の明度も約１／２となる。

緑や黄を表示する画素については、多少明度が低下しても種々の物体色を十分に表示することができるが、赤を表示する画素については、明度が低下すると一部の物体色の表示品位が低下する。このように、用いる原色の数を増やすことによって明度が低下すると、赤の表示品位が低下し、赤がどす黒い赤（つまり暗い赤）となってしまう。

この問題を解決するための技術が特許文献２に提案されている。図１３に、特許文献２に開示されている液晶表示装置９００を示す。液晶表示装置９００のカラー表示画素Ｐは、赤画素Ｒ、緑画素Ｇ、青画素Ｂおよび黄画素Ｙによって構成されている。ただし、液晶表示装置９００では、図１３に示すように、赤画素Ｒおよび青画素Ｂの面積が相対的に大きく、緑画素Ｇおよび黄画素Ｙの面積が相対的に小さい。このように、１個のカラー表示画素Ｐを単純に４つに等分割した場合と比べて赤画素Ｒの面積を大きくすることにより、赤の明度が向上するので、明るい赤を表示することができる。

特表２００４−５２９３９６号公報 国際公開第２００７／１４８５１９号

M. R. Pointer, "The gamut of real surface colors," Color Research and Application, Vol.5, No.3, pp.145-155 (1980)

しかしながら、特許文献２に開示されている画素配置を採用すると、図１３に示されているように、相対的に大きな面積を有する赤画素Ｒおよび青画素Ｂから構成される画素列と、相対的に小さな面積を有する緑画素Ｇおよび黄画素Ｙから構成される画素列とが交互に並ぶ。従って、前者の画素列に対応するソースバスラインと、後者の画素列に対応するソースバスラインとでは、接続されている画素の総面積が異なってしまい、容量負荷が異なってしまう。そのため、列方向に延びる表示ムラ（縦縞）が視認されるおそれがある。

なお、この表示ムラは、図１３に示したように赤画素Ｒおよび青画素Ｂの面積が相対的に大きく、緑画素Ｇおよび黄画素Ｙの面積が相対的に小さい構成においてのみ発生するわけではない。カラー表示画素を構成する複数の画素が、相対的に大きな面積を有する大画素と相対的に小さな面積を有する小画素とを含む構成においては、上述したような表示ムラが発生するおそれがある。

本発明は、上記問題に鑑みてなされたものであり、その目的は、カラー表示画素を構成する複数の画素が大画素と小画素とを含む液晶表示装置において、列方向に延びる表示ムラの発生を抑制することにある。

本発明による液晶表示装置は、複数の行および複数の列を有するマトリクス状に配列された複数の画素を有し、４個以上の偶数個の画素がカラー表示画素を構成する液晶表示装置であって、列方向に延びる複数のソースバスラインを有し、前記偶数個の画素は、相対的に大きな面積を有する大画素と、相対的に小さな面積を有する小画素とを含み、前記複数のソースバスラインのそれぞれから信号電圧を供給される画素のセットの総面積は略同一である。

ある好適な実施形態において、前記偶数個の画素のうちの半分は前記大画素であり、残りの半分は前記小画素である。

ある好適な実施形態において、前記画素のセットは、前記大画素と前記小画素とを同じ個数含む。

ある好適な実施形態において、前記複数の画素は、前記大画素から構成される画素列と、前記小画素から構成される画素列とが表示領域内で交互に並ぶように配置されている。

ある好適な実施形態において、前記複数の画素のそれぞれは、前記複数のソースバスラインのうちの対応する１本のソースバスラインに接続されたスイッチング素子を有し、前記複数のソースバスラインのうちの任意の１本のソースバスラインに接続されたスイッチング素子は、前記任意の１本のソースバスラインに隣接する１対の画素列のうちの一方の画素列の画素のスイッチング素子と、他方の画素列の画素のスイッチング素子とを同じ個数含む。

ある好適な実施形態において、前記複数の画素は、表示を行わないダミー画素を含み、前記複数の画素は、前記ダミー画素から構成される画素列が表示領域外に位置するように配置されており、前記複数のソースバスラインのうちの行方向における両端に位置する２本のソースバスラインのそれぞれに接続されたスイッチング素子は、表示領域内の画素列の画素のスイッチング素子と、表示領域外の画素列の画素のスイッチング素子とを同じ個数含む。

ある好適な実施形態において、前記偶数個の画素は、ｐ行ｑ列（ｐ、ｑは２以上の整数）に配置されている。

ある好適な実施形態において、前記偶数個の画素は、１行ｒ列（ｒは４以上の偶数）に配置されている。

ある好適な実施形態において、前記偶数個の画素は、ｐ行ｑ列（ｐ、ｑは２以上の整数）に配置されており、前記偶数個の画素は、さらに、前記ｐ行のうちの任意の行において異なる面積を有する画素が混在しないように配置されている。

ある好適な実施形態において、前記偶数個の画素のうちの半分は前記大画素であり、残りの半分は前記小画素である。

ある好適な実施形態において、前記画素のセットは、前記大画素と前記小画素とを同じ個数含む。

ある好適な実施形態において、前記複数の画素は、前記大画素から構成される画素行と、前記小画素から構成される画素行とが交互に並ぶように配置されている。

ある好適な実施形態において、本発明による液晶表示装置は、行方向に延びる複数のゲートバスラインをさらに有し、前記複数のゲートバスラインのそれぞれから走査電圧を供給される画素のセットの総面積が略同一である。

ある好適な実施形態において、前記複数のゲートバスラインのそれぞれから走査電圧を供給される画素のセットは、前記大画素と前記小画素とを同じ個数含む。

ある好適な実施形態において、本発明による液晶表示装置は、行方向に延びる複数のゲートバスラインをさらに有し、前記複数の画素のそれぞれは、前記複数のゲートバスラインのうちの対応する１本のゲートバスラインに接続されたスイッチング素子を有し、前記複数のゲートバスラインのうちの任意の１本のゲートバスラインに接続されたスイッチング素子は、前記任意の１本のゲートバスラインに隣接する１対の画素行のうちの一方の画素行の画素のスイッチング素子と、他方の画素行の画素のスイッチング素子とを同じ個数含む。

ある好適な実施形態において、前記複数の画素は、表示を行わないダミー画素を含み、前記複数の画素は、前記ダミー画素から構成される画素行が表示領域外に位置するように配置されており、前記複数のゲートバスラインのうちの列方向における両端に位置する２本のソースバスラインのそれぞれに接続されたスイッチング素子は、表示領域内の画素行の画素のスイッチング素子と、表示領域外の画素行の画素のスイッチング素子とを同じ個数含む。

ある好適な実施形態において、前記偶数個の画素は、少なくとも赤画素、緑画素および青画素を含む。

ある好適な実施形態において、前記偶数個の画素は、黄画素をさらに含む。

ある好適な実施形態において、前記赤画素および前記青画素は、前記大画素であり、前記緑画素および前記黄画素は、前記小画素である。

ある好適な実施形態において、前記偶数個の画素は、４個の画素である。

ある好適な実施形態において、前記偶数個の画素は、６個の画素である。

本発明によると、カラー表示画素を構成する複数の画素が大画素と小画素とを含む液晶表示装置において、列方向に延びる表示ムラの発生を抑制することができる。

本発明の好適な実施形態における液晶表示装置１００を模式的に示す平面図である。 本発明の好適な実施形態における液晶表示装置１００の一部を模式的に示す平面図である。 液晶表示装置１００における、左端のソースバスライン１３Ｌ近傍の構造および右端のソースバスライン１３Ｒ近傍の構造を模式的に示す平面図である。 本発明の好適な実施形態における液晶表示装置１００の一部を模式的に示す平面図である。 本発明の好適な実施形態における液晶表示装置２００の一部を模式的に示す平面図である。 液晶表示装置２００における、左端のソースバスライン１３Ｌ近傍の構造および右端のソースバスライン１３Ｒ近傍の構造を模式的に示す平面図である。 本発明の好適な実施形態における液晶表示装置３００を模式的に示す平面図である。 本発明の好適な実施形態における液晶表示装置３００を模式的に示す平面図である。 本発明の好適な実施形態における液晶表示装置３００を模式的に示す平面図である。 本発明の好適な実施形態における液晶表示装置３００にマルチ画素構造を適用した構成を模式的に示す等価回路図である。 ＰＳＡモードの液晶表示装置に好適に用いられる画素電極１１Ａを模式的に示す平面図である。 従来の液晶表示装置８００を模式的に示す図である。 従来の液晶表示装置９００を模式的に示す図である。

本発明による液晶表示装置は、複数の行および複数の列を有するマトリクス状に配列された複数の画素と、列方向に延びる複数のソースバスラインとを有する。本発明による液晶表示装置では、４個以上の偶数個の画素がカラー表示画素を構成し、これら偶数個の画素は、相対的に大きな面積を有する画素（「大画素」と称する。）と、相対的に小さな面積を有する画素（「小画素」と称する。）とを含む。

本発明による液晶表示装置では、上述したように、１個のカラー表示画素中に、大画素と小画素とが混在しているが、複数のソースバスラインのそれぞれに接続されている（つまり各ソースバスラインから信号電圧を供給される）画素のセットの総面積が略同一であるので、列方向に延びる表示ムラの発生を抑制することができる。

以下、図面を参照しながら本発明の実施形態を説明する。なお、本発明は以下の実施形態に限定されるものではない。

（実施形態１）
図１に、本実施形態における液晶表示装置１００を示す。液晶表示装置１００は、図１に示すように、液晶表示パネル１と、液晶表示パネル１に駆動信号を供給するゲートドライバ（走査線駆動回路）２およびソースドライバ（信号線駆動回路）３とを備える。

液晶表示パネル１は、複数の行および複数の列を有するマトリクス状に配列された複数の画素を有する。２行２列に配置された４個の画素が、カラー表示画素Ｐを構成する。

カラー表示画素Ｐを構成する４個の画素は、具体的には、赤を表示する赤画素Ｒ、緑を表示する緑画素Ｇ、青を表示する青画素Ｂおよび黄を表示する黄画素Ｙである。つまり、互いに異なる色を表示する４種類の画素によって、１個のカラー表示画素Ｐが構成されている。

本実施形態では、赤画素Ｒおよび青画素Ｂの面積が相対的に大きく、緑画素Ｇおよび黄画素Ｙの面積が相対的に小さい。つまり、赤画素Ｒおよび青画素Ｂが大画素であり、緑画素Ｇおよび黄画素Ｙが小画素である。このように、カラー表示画素Ｐを構成する４個（偶数個）の画素のうちの半分（２個の画素）が大画素であり、残りの半分（残り２個の画素）が小画素である。

図１に示す例では、各カラー表示画素Ｐ内で、４個の画素は、左上から反時計回りに、赤画素Ｒ、青画素Ｂ、黄画素Ｙ、緑画素Ｇの順に配置されている。従って、複数の画素によって構成される画素列を左側から順に１番目、２番目、３番目・・・と呼ぶことにしたとき、奇数番目の画素列は、赤画素Ｒおよび青画素Ｂから構成されており、偶数番目の画素列は、緑画素Ｇおよび黄画素Ｙから構成されている。言い換えると、液晶表示装置１００の複数の画素は、大画素から構成される画素列と、小画素から構成される画素列とが表示領域内で交互に並ぶように配置されている。

上述したように、本実施形態における液晶表示装置１００では、１個のカラー表示画素Ｐ中に、大画素と小画素とが混在している。以下、図２を参照しながら、液晶表示装置１００のより具体的な構成を説明する。

液晶表示装置１００は、図２に示すように、行方向に延びる複数のゲートバスライン（走査線）１２と、列方向に延びる複数のソースバスライン（信号線）１３とを有する。複数のゲートバスライン１２は、ゲートドライバ２に接続されている。複数のソースバスライン１３は、ソースドライバ３に接続されており、より具体的には、ソースドライバ３の複数の出力端子３ａに一対一で接続される。個々の出力端子３ａからは、正極性または負極性の階調電圧（信号電圧）が出力される。

また、液晶表示装置１００の複数の画素は、図２に示すように、スイッチング素子としての薄膜トランジスタ（ＴＦＴ）１４と、ＴＦＴ１４に電気的に接続された画素電極１１とを有する。ＴＦＴ１４は、複数のゲートバスライン１２のうちの対応する１本のゲートバスライン１２および複数のソースバスライン１３のうちの対応する１本のソースバスライン１３に接続されている。

ここでは図示していないが、液晶表示装置１００の液晶表示パネル１は、アクティブマトリクス基板（ＴＦＴ基板）と、アクティブマトリクス基板に対向する対向基板（カラーフィルタ基板）と、これらの間に設けられた液晶層とを有しており、上述したゲートバスライン１２、ソースバスライン１３、ＴＦＴ１４および画素電極１１はアクティブマトリクス基板に設けられている。対向基板には、画素電極１１に対向する対向電極（これも不図示）が設けられており、画素電極１１、対向電極およびこれらの間に位置する液晶層によって、各画素の液晶容量が構成される。なお、表示モードとしてＩＰＳモードやＦＦＳモードを用いる場合には、対向電極もアクティブマトリクス基板に形成される。

本実施形態の液晶表示装置１００では、各ソースバスライン１３に対するＴＦＴ１４の配置関係が、一般的な液晶表示装置とは異なっている。図２に示されているように、各ソースバスライン１３に対し、列方向に沿って、その右側の画素列の画素のＴＦＴ１４と、その左側の画素列の画素のＴＦＴ１４とが、交互に接続されている。具体的には、その左側に緑画素Ｇおよび黄画素Ｙの画素列が位置し、その右側に赤画素Ｒおよび青画素Ｂの画素列が位置するソースバスライン１３に着目すると、このソースバスライン１３には、赤画素ＲのＴＦＴ１４と黄画素ＹのＴＦＴ１４とが交互に接続されている。一方、その左側に赤画素Ｒおよび青画素Ｂの画素列が位置し、その右側に緑画素Ｇおよび黄画素Ｙの画素列が位置するソースバスライン１３に着目すると、このソースバスライン１３には、緑画素ＢのＴＦＴ１４と青画素ＢのＴＦＴ１４とが交互に接続されている。

このように、各ソースバスライン１３に対し、複数のＴＦＴ１４が千鳥状に配置されている。従って、複数のソースバスライン１３のうちの任意の１本のソースバスライン１３に接続された複数のＴＦＴ１４は、そのソースバスライン１３に隣接する１対の画素列のうちの一方の画素列の画素のＴＦＴ１４と、他方の画素列の画素のＴＦＴ１４とを同じ個数含む。

そのため、各ソースバスライン１３から信号電圧を供給される画素のセットは、大画素と小画素とを同じ個数含むので、上記画素のセット（１本のソースバスライン１３に接続されている画素セット）の総面積は、略同一である。その結果、本実施形態の液晶表示装置１００では、列方向に延びる表示ムラ（縦縞）の発生が抑制される。

なお、各ソースバスライン１３に接続されている画素のセットの総面積は、厳密に同一である必要はないが、表示ムラの発生をより確実に抑制する観点からは、できるだけ近い値であることが好ましく、具体的には、そのばらつきが±１５％以下であることが好ましい。本願明細書において、各ソースバスライン１３に接続されている画素のセットの総面積が「略同一」であるとは、そのばらつきが±１５％以下であることを指す。

また、本実施形態の液晶表示装置１００は、複数のソースバスライン１３のうちの行方向における両端（つまりもっとも外側）に位置する２本のソースバスライン１３についても、それらに接続されている画素のセットの総面積が略同一になるような構成を有している。図３を参照しながら、この構成を説明する。図３は、左端のソースバスライン１３Ｌ近傍の構造および右端のソースバスライン１３Ｒ近傍の構造を示す図である。

図３に示すように、液晶表示装置１００の複数の画素は、表示を行わないダミー画素Ｄを含んでおり、ダミー画素Ｄから構成される画素列（ダミー画素列）が表示領域外（非表示領域内）に位置している。

左端のソースバスライン１３Ｌ近傍のダミー画素Ｄは、緑画素Ｇおよび黄画素Ｙと同じ面積を有する小画素である。これに対し、右端のソースバスライン１３Ｒ近傍のダミー画素Ｄは、赤画素Ｒおよび青画素Ｂと同じ面積を有する大画素である。複数のダミー画素Ｄのそれぞれには、画素電極１１が設けられており、さらに、一部のダミー画素ＤにはＴＦＴ１４も設けられている。

図３に示されているように、両端のソースバスライン１３Ｌおよび１３Ｒに対しても、列方向に沿って、その右側の画素列の画素のＴＦＴ１４と、その左側の画素列の画素のＴＦＴ１４とが、交互に接続されている。具体的には、左端のソースバスライン１３Ｌには、赤画素ＲのＴＦＴ１４とダミー画素ＤのＴＦＴ１４とが交互に接続されている。一方、右端のソースバスライン１３Ｒには、ダミー画素ＤのＴＦＴ１４と黄画素ＹのＴＦＴ１４とが交互に接続されている。

このように、両端のソースバスライン１３Ｌおよび１３Ｒに対しても、複数のＴＦＴ１４が千鳥状に配置されている。従って、両端に位置する２本のソースバスライン１３Ｌおよび１３Ｒのそれぞれに接続された複数のＴＦＴ１４は、表示領域内の画素列の画素のＴＦＴ１４と、表示領域外の画素列（つまりダミー画素列）の画素のＴＦＴ１４とを同じ個数含む。そのため、両端のソースバスライン１３Ｌおよび１３Ｒについても、それらに接続されている画素のセットの総面積を、他のソースバスライン１３に接続されている画素のセットの総面積と略同一にすることができる。なお、ＴＦＴ１４の設けられていないダミー画素Ｄの画素電極１１は、必ずしも設ける必要はなく、省略してもよい。ただし、ＴＦＴ１４の設けられていないダミー画素Ｄの画素電極１１は、対向電極（共通電極と呼ばれることもある）と同じ電位を与えられる（つまり対向電極と電気的に接続されている）ことがより好ましい。

また、本実施形態では、各ソースバスライン１３に対し、その右側の画素列のＴＦＴ１４と、その左側の画素列のＴＦＴ１４とが、列方向に沿って１行ごとに交互に接続されているが、本発明はこのような構成に限定されるものではない。各ソースバスライン１３に対しては、その右側の画素列のＴＦＴ１４と、その左側の画素列のＴＦＴ１４とが同じ個数接続されていればよい。例えば、図４に示すように、各ソースバスライン１３に対し、その右側の画素列のＴＦＴ１４と、その左側の画素列のＴＦＴ１４とが列方向に沿って２行ごとに接続されていてもよい。

なお、本実施形態では、赤画素Ｒおよび青画素Ｂが大画素であり、緑画素Ｇおよび黄画素Ｙが小画素であるが、いずれの画素を大画素（あるいは小画素）としてもよい。ただし、色再現性の観点からは、赤画素Ｒおよび青画素Ｂが大画素であることが好ましい。

（実施形態２）
図５に、本実施形態における液晶表示装置２００を示す。実施形態１における液晶表示装置１００では、２行２列に配置された４個の画素がカラー表示画素Ｐを構成する（図１および図２参照）。これに対し、本実施形態の液晶表示装置２００では、図５に示すように、１行４列に配置された４個の画素（赤画素Ｒ、緑画素Ｇ、青画素Ｂおよび黄画素Ｙ）がカラー表示画素Ｐを構成する。つまり、液晶表示装置２００では、カラーフィルタの配列がストライプ配列である。

本実施形態においても、赤画素Ｒおよび青画素Ｂの面積が相対的に大きく、緑画素Ｇおよび黄画素Ｙの面積が相対的に小さい。つまり、赤画素Ｒおよび青画素Ｂが大画素であり、緑画素Ｇおよび黄画素Ｙが小画素である。

図５に示す例では、各カラー表示画素Ｐ内で、４個の画素は、左側から右側に向かって赤画素Ｒ、緑画素Ｇ、青画素Ｂ、黄画素Ｙの順に配置されている。従って、ｎを０以上の整数としたとき、（４ｎ＋１）番目の画素列は、赤画素Ｒから構成されており、（４ｎ＋２）番目の画素列は、緑画素Ｇから構成されている。また、（４ｎ＋３）番目の画素列は、青画素Ｂから構成されており、（４ｎ＋４）番目の画素列は、黄画素Ｙから構成されている。従って、本実施形態においても、大画素から構成される画素列と、小画素から構成される画素列とが表示領域内で交互に並んでいる。

本実施形態の液晶表示装置２００においても、図５に示されているように、各ソースバスライン１３に対し、列方向に沿って、その右側の画素列の画素のＴＦＴ１４と、その左側の画素列の画素のＴＦＴ１４とが、交互に接続されている。具体的には、黄画素Ｙの画素列と赤画素Ｒの画素列との間に位置するソースバスライン１３には、赤画素ＲのＴＦＴ１４と黄画素ＹのＴＦＴ１４とが交互に接続されており、赤画素Ｒの画素列と緑画素Ｇの画素列との間に位置するソースバスライン１３には、緑画素ＧのＴＦＴ１４と赤画素ＲのＴＦＴ１４とが交互に接続されている。また、緑画素Ｇの画素列と青画素Ｂの画素列との間に位置するソースバスライン１３には、青画素ＢのＴＦＴ１４と緑画素ＧのＴＦＴ１４とが交互に接続されており、青画素Ｂの画素列と黄画素Ｙの画素列との間に位置するソースバスライン１３には、黄画素ＹのＴＦＴ１４と青画素ＢのＴＦＴ１４とが交互に接続されている。

このように、各ソースバスライン１３に対し、複数のＴＦＴ１４が千鳥状に配置されている。従って、複数のソースバスライン１３のうちの任意の１本のソースバスライン１３に接続された複数のＴＦＴ１４は、そのソースバスライン１３に隣接する１対の画素列のうちの一方の画素列の画素のＴＦＴ１４と、他方の画素列の画素のＴＦＴ１４とを同じ個数含む。

そのため、各ソースバスライン１３から信号電圧を供給される画素のセットは、大画素と小画素とを同じ個数含むので、上記画素のセット（１本のソースバスライン１３に接続されている画素セット）の総面積は、略同一である。その結果、本実施形態の液晶表示装置２００においても、列方向に延びる表示ムラ（縦縞）の発生が抑制される。

また、本実施形態の液晶表示装置２００においても、図６に示すように、両端の２本のソースバスライン１３Ｌおよび１３Ｒの近傍にダミー画素Ｄが設けられている。左端のソースバスライン１３Ｌ近傍のダミー画素Ｄは、緑画素Ｇおよび黄画素Ｙと同じ面積を有する小画素である。これに対し、右端のソースバスライン１３Ｒ近傍のダミー画素Ｄは、赤画素Ｒおよび青画素Ｂと同じ面積を有する大画素である。

図６に示されているように、両端のソースバスライン１３Ｌおよび１３Ｒに対しても、列方向に沿って、その右側の画素列の画素のＴＦＴ１４と、その左側の画素列の画素のＴＦＴ１４とが、交互に接続されている。具体的には、左端のソースバスライン１３Ｌには、赤画素ＲのＴＦＴ１４とダミー画素ＤのＴＦＴ１４とが交互に接続されている。一方、右端のソースバスライン１３Ｒには、ダミー画素ＤのＴＦＴ１４と黄画素ＹのＴＦＴ１４とが交互に接続されている。

このように、両端のソースバスライン１３Ｌおよび１３Ｒに対しても、複数のＴＦＴ１４が千鳥状に配置されている。従って、両端に位置する２本のソースバスライン１３Ｌおよび１３Ｒのそれぞれに接続された複数のＴＦＴ１４は、表示領域内の画素列の画素のＴＦＴ１４と、表示領域外の画素列（つまりダミー画素列）の画素のＴＦＴ１４とを同じ個数含む。そのため、両端のソースバスライン１３Ｌおよび１３Ｒについても、それらに接続されている画素のセットの総面積を、他のソースバスライン１３に接続されている画素のセットの総面積と略同一にすることができる。なお、実施形態１の液晶表示装置１００について説明したのと同様に、ＴＦＴ１４の設けられていないダミー画素Ｄの画素電極１１を省略してもよい。また、ＴＦＴ１４の設けられていないダミー絵素Ｄの画素電極１１は、対向電極と同じ電位を与えられる（つまり対向電極と電気的に接続されている）ことがより好ましい。

（実施形態３）
図７に、本実施形態における液晶表示装置３００を示す。図７には、複数のゲートバスライン１２および複数のソースバスライン１３に加え、複数のＣｓバスライン（補助容量線）１５も示されている。また、液晶容量Ｃ_LCと、液晶容量Ｃ_LCに電気的に並列に接続された補助容量Ｃ_CSも示されている。

本実施形態の液晶表示装置３００では、２行２列に配置された４個の画素（赤画素Ｒ、緑画素Ｇ、青画素Ｂおよび黄画素Ｙ）がカラー表示画素Ｐを構成する。本実施形態においても、赤画素Ｒおよび青画素Ｂの面積が相対的に大きく、緑画素Ｇおよび黄画素Ｙの面積が相対的に小さい。つまり、赤画素Ｒおよび青画素Ｂが大画素であり、緑画素Ｇおよび黄画素Ｙが小画素である。

図７に示す例では、各カラー表示画素Ｐ内で、４個の画素は、左上から反時計回りに、赤画素Ｒ、緑画素Ｇ、黄画素Ｙ、青画素Ｂの順に配置されている。従って、奇数番目の画素列は、赤画素Ｒおよび緑画素Ｇから構成されており、偶数番目の画素列は、青画素Ｂおよび黄画素Ｙから構成されている。また、複数の画素によって構成される画素行を上側から順に１番目、２番目、３番目・・・と呼ぶことにしたとき、奇数番目の画素行は、赤画素Ｒおよび青画素Ｂから構成されており、偶数番目の画素行は、緑画素Ｇおよび黄画素Ｙから構成されている。言い換えると、液晶表示装置３００の複数の画素は、大画素から構成される画素行と、小画素から構成される画素行とが交互に並ぶように配置されている。

本実施形態では、カラー表示画素Ｐを構成する４個の画素（２行２列に配置されている）は、図７に示されているように、カラー表示画素Ｐ内の（つまり２行のうちの）任意の行において異なる面積を有する画素が混在しないように配置されている。そのため、各ソースバスライン１３から信号電圧を供給される画素のセットは、大画素と小画素とを同じ個数含むので、上記画素のセット（１本のソースバスライン１３に接続されている画素セット）の総面積は、略同一である。その結果、本実施形態の液晶表示装置３００では、列方向に延びる表示ムラ（縦縞）の発生が抑制される。

なお、図７に示した構成では、奇数番目の画素行（赤画素Ｒおよび青画素Ｂから構成される）に対応するゲートバスライン１２と、偶数番目の画素行（緑画素Ｇおよび黄画素Ｙから構成される）に対応するゲートバスライン１２とでは、接続されている画素の総面積が異なってしまい、容量負荷が異なってしまう。複数のゲートバスライン１２の容量負荷を揃える観点からは、図８に示す構成を採用することが好ましい。

図８に示す構成では、各ゲートバスライン１２に対するＴＦＴ１４の配置関係が、一般的な液晶表示装置とは異なっている。図８に示されているように、各ゲートバスライン１２に対し、行方向に沿って、その上側の画素行の画素のＴＦＴ１４と、その下側の画素行の画素のＴＦＴ１４とが、交互に接続されている。具体的には、その上側に赤画素Ｒおよび青画素Ｂの画素行が位置し、その下側に緑画素Ｇおよび黄画素Ｙの画素行が位置するゲートバスライン１２に着目すると、このゲートバスライン１２には、赤画素ＲのＴＦＴ１４と黄画素ＹのＴＦＴ１４とが交互に接続されている。一方、その上側に緑画素Ｇおよび黄画素Ｙの画素行が位置し、その下側に赤画素Ｒおよび青画素Ｂの画素行が位置するゲートバスライン１２に着目すると、このゲートバスライン１２には、緑画素ＢのＴＦＴ１４と青画素ＢのＴＦＴ１４とが交互に接続されている。

このように、各ゲートバスライン１２に対し、複数のＴＦＴ１４が千鳥状に配置されている。従って、複数のゲートバスライン１２のうちの任意の１本のゲートバスライン１２に接続された複数のＴＦＴ１４は、そのゲートバスライン１２に隣接する１対の画素行のうちの一方の画素行の画素のＴＦＴ１４と、他方の画素行の画素のＴＦＴ１４とを同じ個数含む。

そのため、各ゲートバスライン１２から走査電圧を供給される画素のセットは、大画素と小画素とを同じ個数含むので、上記画素のセット（１本のゲートバスライン１２に接続されている画素のセット）の総面積は、略同一（具体的にはそのばらつきが±１５％以下）である。その結果、複数のゲートバスライン１２の容量負荷を揃えることができる。

なお、図８に示した構成を採用する場合には、複数のゲートバスライン１２のうちの列方向における両端（つまりもっとも外側）に位置する２本のゲートバスライン１２について、それらに接続されている画素のセットの総面積を略同一にするために、表示を行わないダミー画素から構成される画素行（ダミー画素行）を表示領域外（非表示領域内）に設けることが好ましい。ダミー画素行を設けることによって、両端のゲートバスライン１２に対しても、複数のＴＦＴ１４を千鳥状に配置することができるので、両端に位置する２本のゲートバスライン１２のそれぞれに接続された複数のＴＦＴ１４に、表示領域内の画素行の画素のＴＦＴ１４と、表示領域外の画素行（つまりダミー画素行）の画素のＴＦＴ１４とを同じ個数含ませることができる。そのため、両端のゲートバスライン１２についても、それらに接続されている画素のセットの総面積を、他のゲートバスライン１２に接続されている画素のセットの総面積と略同一にすることができる。なお、ＴＦＴ１４の設けられていないダミー画素の画素電極１１は、省略してもよい。ただし、ＴＦＴ１４の設けられていないダミー絵素の画素電極１１は、対向電極と同じ電位を与えられる（つまり対向電極と電気的に接続されている）ことがより好ましい。

また、本実施形態では、各ゲートバスライン１２に対し、その上側の画素行のＴＦＴ１４と、その下側の画素行のＴＦＴ１４とが、行方向に沿って１列ごとに交互に接続されているが、このような構成に限定されるものではない。各ゲートバスライン１３に対しては、その上側の画素行のＴＦＴ１４と、その下側の画素列のＴＦＴ１４とが同じ個数接続されていればよい。例えば、図９に示すように、各ゲートバスライン１２に対し、その上側の画素行のＴＦＴ１４と、その下側の画素行のＴＦＴ１４とが行方向に沿って２列ごとに接続されていてもよい。

なお、上記実施形態１、２および３では、カラー表示画素Ｐが赤画素Ｒ、緑画素Ｇ、青画素Ｂおよび黄画素Ｙによって構成される例を説明したが、カラー表示画素Ｐを構成する画素の種類（組み合わせ）は、この例に限定されるものではない。例えば、赤画素Ｒ、緑画素Ｇおよび青画素Ｂと、シアンを表示するシアン画素とによってカラー表示画素Ｐが構成されてもよいし、赤画素Ｒ、緑画素Ｇおよび青画素Ｂと、マゼンタを表示するマゼンタ画素によってカラー表示画素Ｐが構成されてもよい。あるいは、特開平１１−２９５７１７号公報に開示されているように、赤画素Ｒ、緑画素Ｇおよび青画素Ｂと、白を表示する白画素とによってカラー表示画素Ｐが構成されてもよい。この場合、追加された原色が白であるため、色再現範囲を広くするという効果は得られないが、カラー表示画素Ｐ全体の表示輝度を向上させることができる。

また、カラー表示画素Ｐを構成する複数の画素は、４個の画素に限定されるものではない。本発明は、カラー表示画素Ｐが、４個以上の偶数個の画素によって構成される液晶表示装置に広く用いられる。カラー表示画素Ｐを構成する偶数個の画素は、カラー表示画素Ｐ内でｐ行ｑ列（ｐ、ｑは２以上の整数）に配置されていてもよいし、１行ｒ列（ｒは４以上の偶数）に配置されていてもよい。

例えば、カラー表示画素Ｐは、６個の画素によって構成されてもよい。カラー表示画素Ｐが６個の画素によって構成される場合、これら６個の画素は、赤画素Ｒ、緑画素Ｇ、青画素Ｂおよび黄サブ画素Ｙを含むことが好ましい。残り２個の画素としては、例えば、シアン画素およびマゼンタ画素を用いることができる。

なお、カラー表示画素Ｐを構成する偶数個の画素は、必ずしも互いに異なる色を表示する必要はなく、互いに同じ色を表示する２つ以上の画素を含んでいてもよい。例えば、国際公開第２００７／０３４７７０号に開示されているように、カラー表示画素Ｐを構成する６個の画素が、赤画素Ｒを２つ含んでいてもよい。

また、マルチ画素構造を採用することも好ましい。マルチ画素構造とは、個々の画素が、ある中間調を表示するときに、表示すべき中間調よりも高い輝度を呈する明副画素と、表示すべき中間調よりも低い輝度を呈する暗副画素を有する構造を言う。マルチ画素構造を導入することによって、γ特性の視角依存性を改善することができる。マルチ画素構造として、例えば特開２００６−１３３５７７号公報に記載されている構造を採用することができる。参考のために、特開２００６−１３３５７７号公報の開示内容の全てを本明細書に援用する。

図１０を参照しながら、マルチ画素構造を有する液晶表示装置の構成と動作を説明する。図１０は、実施形態３の液晶表示装置３００に、特開２００６−１３３５７７号公報に記載のマルチ画素構造を適用した場合の構成を示す図である。

図１０に示す構成では、赤画素Ｒ、緑画素Ｇ、青画素Ｂおよび黄画素Ｙのそれぞれが副画素Ｓａと副画素Ｓｂとを有している。ここでは、副画素Ｓａが明副画素、副画素Ｓｂが暗副画素となる例を示す。明副画素Ｓａと暗副画素Ｓｂは、各画素を列方向に２分割して形成されている。副画素Ｓａと副画素Ｓｂとの面積比は図示している例に限られず、適宜変更され得る。明副画素Ｓａは、液晶容量Ｃ_LC1と補助容量Ｃ_CS1とを含み、暗副画素Ｓｂは、液晶容量Ｃ_LC2と補助容量Ｃ_CS2とを含む。

各画素は、２つのＴＦＴ１４ａおよび１４ｂを有している。一方のＴＦＴ１４ａに明副画素Ｓａが接続されており、他方のＴＦＴ１４ｂに暗副画素Ｓｂが接続されている。ＴＦＴ１４ａおよび１４ｂのゲートは共通のゲートバスライン１２に接続されており、ＴＦＴ１４ａおよび１４ｂのソースは共通のソースバスライン１３に接続されている。すなわち、副画素Ｓａ、Ｓｂはそれぞれ、画素電極１１に対応する副画素電極を有し、副画素Ｓａ、Ｓｂの副画素電極は、それぞれ対応するＴＦＴ１４ａ、１４ｂのドレインに接続されており、ＴＦＴ１４ａ、１４ｂを介して共通のソースバスライン１３に接続されている。

各画素は、さらに３つ目のＴＦＴ１４ｃを有している。このＴＦＴ１４ｃは、図１０に示すように、暗副画素Ｓｂの画素容量（＝Ｃ_LC2＋Ｃ_CS2）と、それに電気的に並列に接続されたバッファ容量Ｃｂとの間の電気的な接続をスイッチングする。このＴＦＴ１４ｃのゲートは、次段のゲートバスライン（図中では参照符号「１２’」を付して示している）に接続されているか、あるいは、別途に設けられたゲートドライバから次段の信号と同期してオン信号が入力されるように構成されており、次段、すなわち列方向に隣接するカラー表示画素ＰのＴＦＴ１４ａ、１４ｂと同じタイミングでオン状態となる。この第３のＴＦＴ１４ｃをオン状態とすることによって、副画素Ｓｂの輝度が副画素Ｓａの輝度よりも低くなる。

特開２００６−１３３５７７号公報に記載のマルチ画素構造は、１つの画素に複数の液晶ドメイン（典型的には少なくとも液晶層に電圧を印加したときに、液晶ドメインのディレクタの方位角（右方向、時計の文字盤の３時方向を０°とし、反時計回りを正とする）が、４５°、１３５°、２２５°、３１５°となる４つの液晶ドメインを含む）が形成される、ノーマリーブラックモードで表示を行う垂直配向型の液晶表示装置に好適に用いられる。

本発明の液晶表示装置に適用できる他のマルチ画素構造として、本出願人による特開２００４−６２１４６号公報（米国特許第６９５８７９１号明細書）に開示されているものを挙げることができる。このマルチ画素構造は、１つの画素内の複数の副画素ごとに補助容量を設け、補助容量を構成する補助容量対向電極（Ｃｓバスラインに接続されている）を副画素ごとに電気的に独立とし、補助容量対向電極に供給する電圧（補助容量対向電圧という。）を変化させることによって、容量分割を利用して、複数の副画素の液晶層に印加される実効電圧を異ならせる。特開２００４−６２１４６号公報（米国特許第６９５８７９１号明細書）の開示内容の全てを参考のために本明細書に援用する。

特開２００６−１３３５７７号公報には、垂直配向型の表示装置として、いわゆるＭＶＡモードの液晶表示装置が記載されている。ＭＶＡモードの液晶表示装置は、電極に形成された直線状のスリットや電極の液晶層側に形成された直線状の誘電体突起（リブ）を、液晶層を介して対向する一対の基板に、基板の法線方向から見たときに、平行且つ交互になるように配置することによって、電圧印加時に形成される液晶ドメインのディレクタの方位を規制する。液晶ドメインの方位は、直線状のスリット又は誘電体突起（これらを総称して「直線状構造体」ということにする。）の延びる方位に直交する方向になる。

ＭＶＡモードの液晶表示装置は、現在液晶テレビ用に広く用いられている。しかしながら、ＭＶＡモードの液晶表示装置においては、直線状構造体からの配向規制力で、液晶ドメインのディレクタの方位を規制するので、直線状構造体の近傍の液晶分子の応答は速く（配向方向の変化が速く）、直線状構造体から離れた位置の液晶分子の応答が遅いという問題がある。

ＭＶＡモードの液晶表示装置よりも応答特性に優れた垂直配向型の液晶表示装置として、ＰＳＡモードの液晶表示装置が知られている。Ｐｏｌｙｍｅｒ Ｓｕｓｔａｉｎｅｄ Ａｌｉｇｎｍｅｎｔ Ｔｅｃｈｎｏｌｏｇｙ（以下、「ＰＳＡ技術」という）は、例えば、特開２００２−３５７８３０号公報、特開２００３−１７７４１８号公報、特開２００６−７８９６８号公報、K. Hanaoka et al. "A New MVA-LCD by Polymer Sustained Alignment Technology", SID 04 DIGEST1200-1203(2004)に開示されている。これら４つの文献の開示内容の全てを参考のために本明細書に援用する。

ＰＳＡ技術は、液晶材料中に少量の重合性化合物（例えば光重合性モノマまたはオリゴマ）を混入しておき、液晶セルを組み立てた後、液晶層に所定の電圧を印加した状態で重合性材料に活性エネルギー線（例えば紫外線）を照射し、生成される重合体によって、液晶分子のプレチルト方向を制御する技術である。重合体が生成されるときの液晶分子の配向状態が、電圧を取り去った後（電圧を印加しない状態）においても維持（記憶）される。重合体で形成される層を、ここでは配向維持層ということにする。配向維持層は、配向膜の表面（液晶層側）に形成されるが、配向膜の表面を覆う膜の形態をとる必要は必ずしも無く、重合体の粒子が離散的に存在する形態であってもよい。

ＰＳＡ技術は、液晶層に形成される電界等を制御することによって、液晶分子のプレチルト方位およびプレチルト角度を調整することができるという利点を有している。また、配向維持層によって、液晶層に接するほぼ全ての面で配向規制力を発現するので、ＭＶＡモードの液晶表示装置よりも応答特性に優れるという特徴を有している。

本発明による実施形態のＰＳＡモードの液晶表示装置は、例えば、液晶表示パネル１の画素電極１１として、図１１に示す画素電極１１Ａを用い、上述のＰＳＡ技術を適用することによって得られる。

画素電極１１Ａは、一対の偏光板の偏光軸と重なるように配置された十字形状の幹部１１ｔ１、１１ｔ２と、十字形状の幹部１１ｔ１、１１ｔ２から略４５°方向に延びる複数の枝部１１ｂ１、１１ｂ２、１１ｂ３、および１１ｂ４とを有している。

幹部は、行方向（水平方向）に延びる幹部１１ｔ１と、列方向（垂直方向）に延びる幹部１１ｔ２とを有している。複数の枝部は、表示面の右方向（時計の文字盤の３時方向）の方位角を０°とすると、幹部から４５°方位に延びる第１群（枝部１１ｂ１）と、１３５°方位に延びる第２群（枝部１１ｂ２）と、２２５°方位に延びる第３群（枝部１１ｂ３）と、３１５°方位に延びる第４群（枝部１１ｂ４）とを有している。垂直配向型の液晶層の液晶分子（誘電異方性が負）は、幹部および枝部からの斜め電界により、それぞれの枝部が延びる方位に傾斜する。これは、互いに平行に延びる枝部からの斜め電界は枝部が延びる方向に垂直な方位に液晶分子を傾斜させるように作用し、幹部からの斜め電界はそれぞれの枝部の延びる方位に液晶分子を傾斜させるように作用するからである。ＰＳＡ技術を用いると、液晶層に電圧を印加した際に形成される、液晶分子の上記の配向を安定化させることができる。

本発明は、カラー表示画素が４個以上の画素によって構成される液晶表示装置に好適に用いられる。本発明は、例えば、４つ以上の原色を用いて表示を行う多原色液晶表示装置に好適に用いられる。

１ 液晶表示パネル
２ ゲートドライバ（走査線駆動回路）
３ ソースドライバ（信号線駆動回路）
３ａ 出力端子
１１ 画素電極
１２ ゲートバスライン（走査線）
１３ ソースバスライン（信号線）
１３Ｒ 右端のソースバスライン
１３Ｌ 左端のソースバスライン
１４ 薄膜トランジスタ（ＴＦＴ）
１５ Ｃｓバスライン（補助容量線）
１００、２００、３００ 液晶表示装置
Ｐ カラー表示画素
Ｒ 赤画素
Ｇ 緑画素
Ｂ 青画素
Ｙ 黄画素
Ｄ ダミー画素

ある好適な実施形態において、前記複数の画素は、表示を行わないダミー画素を含み、前記複数の画素は、前記ダミー画素から構成される画素行が表示領域外に位置するように配置されており、前記複数のゲートバスラインのうちの列方向における両端に位置する２本のゲートバスラインのそれぞれに接続されたスイッチング素子は、表示領域内の画素行の画素のスイッチング素子と、表示領域外の画素行の画素のスイッチング素子とを同じ個数含む。

Claims (21)

1. 複数の行および複数の列を有するマトリクス状に配列された複数の画素を有し、４個以上の偶数個の画素がカラー表示画素を構成する液晶表示装置であって、
   列方向に延びる複数のソースバスラインを有し、
   前記偶数個の画素は、相対的に大きな面積を有する大画素と、相対的に小さな面積を有する小画素とを含み、
   前記複数のソースバスラインのそれぞれから信号電圧を供給される画素のセットの総面積が略同一である液晶表示装置。
2. 前記偶数個の画素のうちの半分は前記大画素であり、残りの半分は前記小画素である請求項１に記載の液晶表示装置。
3. 前記画素のセットは、前記大画素と前記小画素とを同じ個数含む請求項２に記載の液晶表示装置。
4. 前記複数の画素は、前記大画素から構成される画素列と、前記小画素から構成される画素列とが表示領域内で交互に並ぶように配置されている請求項３に記載の液晶表示装置。
5. 前記複数の画素のそれぞれは、前記複数のソースバスラインのうちの対応する１本のソースバスラインに接続されたスイッチング素子を有し、
   前記複数のソースバスラインのうちの任意の１本のソースバスラインに接続されたスイッチング素子は、前記任意の１本のソースバスラインに隣接する１対の画素列のうちの一方の画素列の画素のスイッチング素子と、他方の画素列の画素のスイッチング素子とを同じ個数含む請求項４に記載の液晶表示装置。
6. 前記複数の画素は、表示を行わないダミー画素を含み、
   前記複数の画素は、前記ダミー画素から構成される画素列が表示領域外に位置するように配置されており、
   前記複数のソースバスラインのうちの行方向における両端に位置する２本のソースバスラインのそれぞれに接続されたスイッチング素子は、表示領域内の画素列の画素のスイッチング素子と、表示領域外の画素列の画素のスイッチング素子とを同じ個数含む請求項５に記載の液晶表示装置。
7. 前記偶数個の画素は、ｐ行ｑ列（ｐ、ｑは２以上の整数）に配置されている請求項５または６に記載の液晶表示装置。
8. 前記偶数個の画素は、１行ｒ列（ｒは４以上の偶数）に配置されている請求項５または６に記載の液晶表示装置。
9. 前記偶数個の画素は、ｐ行ｑ列（ｐ、ｑは２以上の整数）に配置されており、
   前記偶数個の画素は、さらに、前記ｐ行のうちの任意の行において異なる面積を有する画素が混在しないように配置されている請求項１に記載の液晶表示装置。
10. 前記偶数個の画素のうちの半分は前記大画素であり、残りの半分は前記小画素である請求項９に記載の液晶表示装置。
11. 前記画素のセットは、前記大画素と前記小画素とを同じ個数含む請求項１０に記載の液晶表示装置。
12. 前記複数の画素は、前記大画素から構成される画素行と、前記小画素から構成される画素行とが交互に並ぶように配置されている請求項１１に記載の液晶表示装置。
13. 行方向に延びる複数のゲートバスラインをさらに有し、
    前記複数のゲートバスラインのそれぞれから走査電圧を供給される画素のセットの総面積が略同一である請求項１２に記載の液晶表示装置。
14. 前記複数のゲートバスラインのそれぞれから走査電圧を供給される画素のセットは、前記大画素と前記小画素とを同じ個数含む請求項１３に記載の液晶表示装置。
15. 行方向に延びる複数のゲートバスラインをさらに有し、
    前記複数の画素のそれぞれは、前記複数のゲートバスラインのうちの対応する１本のゲートバスラインに接続されたスイッチング素子を有し、
    前記複数のゲートバスラインのうちの任意の１本のゲートバスラインに接続されたスイッチング素子は、前記任意の１本のゲートバスラインに隣接する１対の画素行のうちの一方の画素行の画素のスイッチング素子と、他方の画素行の画素のスイッチング素子とを同じ個数含む請求項１２から１４のいずれかに記載の液晶表示装置。
16. 前記複数の画素は、表示を行わないダミー画素を含み、
    前記複数の画素は、前記ダミー画素から構成される画素行が表示領域外に位置するように配置されており、
    前記複数のゲートバスラインのうちの列方向における両端に位置する２本のソースバスラインのそれぞれに接続されたスイッチング素子は、表示領域内の画素行の画素のスイッチング素子と、表示領域外の画素行の画素のスイッチング素子とを同じ個数含む請求項１５に記載の液晶表示装置。
17. 前記偶数個の画素は、少なくとも赤画素、緑画素および青画素を含む請求項１から１６のいずれかに記載の液晶表示装置。
18. 前記偶数個の画素は、黄画素をさらに含む請求項１７に記載の液晶表示装置。
19. 前記赤画素および前記青画素は、前記大画素であり、
    前記緑画素および前記黄画素は、前記小画素である請求項１８に記載の液晶表示装置。
20. 前記偶数個の画素は、４個の画素である請求項１から１９のいずれかに記載の液晶表示装置。
21. 前記偶数個の画素は、６個の画素である請求項１から１９のいずれかに記載の液晶表示装置。

Images