JP4769997B2 - 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法 - Google Patents

薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法 Download PDF

Info

Publication number
JP4769997B2
JP4769997B2 JP2000105304A JP2000105304A JP4769997B2 JP 4769997 B2 JP4769997 B2 JP 4769997B2 JP 2000105304 A JP2000105304 A JP 2000105304A JP 2000105304 A JP2000105304 A JP 2000105304A JP 4769997 B2 JP4769997 B2 JP 4769997B2
Authority
JP
Japan
Prior art keywords
film
electrode
insulating film
thickness
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000105304A
Other languages
English (en)
Other versions
JP2001291870A5 (ja
JP2001291870A (ja
Inventor
田中　　勉
昌宏 藤野
久雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000105304A priority Critical patent/JP4769997B2/ja
Priority to KR1020010018233A priority patent/KR100772347B1/ko
Priority to US09/827,676 priority patent/US6933180B2/en
Publication of JP2001291870A publication Critical patent/JP2001291870A/ja
Priority to US10/051,267 priority patent/US6952021B2/en
Publication of JP2001291870A5 publication Critical patent/JP2001291870A5/ja
Application granted granted Critical
Publication of JP4769997B2 publication Critical patent/JP4769997B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Description

【０００１】
【発明の属する技術分野】
本発明は、ボトムゲート型薄膜トランジスタとその製造方法、並びにボトムゲート型薄膜トランジスタを用いた液晶表示素子及び有機ＥＬ装置に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（ＴＦＴ）は、アクティブマトリクス型液晶表示装置やアクティブマトリクス型有機ＥＬ表示装置等においてスイッチング素子等として使用されている。薄膜トランジスタは、その構造からボトムゲート型とトップゲート型に大別され、このうちボトムゲート型薄膜トランジスタは、ゲート電極を能動層の下部に設けるもので、トップゲート型薄膜トランジスタに比して信頼性に優れている。なお、ボトムゲート型薄膜トランジスタの構造については、例えば「'99最新液晶プロセス技術」（プレスジャーナル1998年発行、pp53〜59）、「フラットパネル・ディスプレイ1999」（日経ＢＰ社、1998年発行、pp132〜139）、特開平８−２７９６１８号公報に詳述されている。
【０００３】
図６に、ボトムゲート型薄膜トランジスタを用いた液晶表示装置の一態様の断面模式図を示し、図７、図８にこの液晶表示装置の製造工程を示す。
【０００４】
この製造工程では、まず、透明ガラス基板１の上に、Ｃｒ、Ａｌ、Ｍｏ、Ｔａ等の金属を用いてゲート電極２を２００ｎｍ厚程度形成する。また、同様にＣｓ電極３を形成する（図７（ａ））。
【０００５】
ゲート電極２上には、ゲート絶縁膜６として、例えば、窒化シリコン膜４を５０ｎｍ、酸化シリコン膜５を１５０ｎｍ積層する。ゲート絶縁膜６の積層後、引き続きアモルファスシリコン膜を５０ｎｍ積層する。その後、赤外線ランプを用いた熱アニールやレーザーアニール等の手法でアモルファスシリコン膜を結晶化し、ポリシリコン膜７とする（図７（ｂ））。
【０００６】
次に、酸化シリコンによる保護絶縁膜８を２００ｎｍ成膜し（図７（ｃ））、保護絶縁膜８上にレジストを形成し、ゲート電極２をマスクとして裏面から露光することにより、ゲート電極２と自己整合したチャンネル形成部分上にレジストをパターニングし、このレジストをマスクとして保護絶縁膜８をエッチング除去し、ゲート電極２と自己整合したチャンネル形成部分に保護絶縁膜８を残す（図７（ｄ））。このエッチングには、通常、フッ素酸系ウェットエッチングやフッ素系ドライエッチングが用いられる。
【０００７】
次に、酸化シリコンによる保護絶縁膜８をマスクとして、燐、砒素等をイオン注入してＬＤＤ（lightly doped drain）領域９を形成し（図７（ｅ））、次いで、Ｎチャンネルソース・ドレイン注入用レジストマスク（ＳＤ注入マスク）１１をレジスト等により形成し、次いで、ソース・ドレイン領域（ＳＤ領域）、及びポリシリコン膜７とゲート電極２により形成する補助容量領域のポリシリコン膜７上の保護絶縁膜８を、フッ素酸系ウェットエッチングやフッ素系ドライエッチングにより除去する（図７（ｆ））。その後、高濃度の燐、砒素等の注入によりＮチャンネルソース・ドレイン領域（ＳＤ領域）１０を形成する。さらに、注入した燐等のドーパントを活性化するために、熱アニールやレーザーアニールを行い、ドーパントの非注入部分のポリシリコン膜７を能動層とし、ＴＦＴ１００を得る（図７（ｇ））。
【０００８】
次に、この基板１のＴＦＴ１００の形成部分にレジストを形成し、不要部分の保護絶縁膜及びポリシリコン膜７をパターニングする（図８（ｈ））。この場合も、保護絶縁膜のエッチングには、通常、フッ素酸系ウェットエッチングやフッ素系ドライエッチングが用いられる。また、ポリシリコン膜７のエッチングには、Ｆ系又はＣｌ系ドライエッチングが多く用いられる。
【０００９】
次に、層間絶縁膜１３を形成するため、窒化シリコン膜１４（３００ｎｍ）、酸化シリコン膜１５（２００ｎｍ）を連続形成する（図８（ｉ））。
【００１０】
この層間絶縁膜１３及びゲート絶縁膜６は、ポリシリコン膜７上のコンタクト形成部分、ゲート電極２上のコンタクト形成部分（図示せず）においてエッチング除去し、コンタクトホール１６を形成する（図８（ｊ））。そして、コンタクトホール１６にＡｌ等の金属を埋め込むことにより、ソース電極１７、ドレイン電極１８を形成する（図８（ｋ））。
【００１１】
次に、液晶表示パネルの透明電極とコンタクトを形成する部分やパッド形成部分等を除いた領域に、有機平坦化膜、窒化シリコン平坦化膜等の平坦化膜１９を形成し、その後、画素部分を覆うようにＩＴＯ等の透明電極２０を形成し、透明電極２０上には、配向膜２１を形成する。こうして、液晶表示装置用のＴＦＴ基板２０１が形成される（図８（ｌ））。
【００１２】
図６の液晶表示装置２００は、以上のようにして形成されたＴＦＴ基板２０１と、対向電極２０２を備えた対向基板２０３と、両者の間に保持される液晶２０４とからパネル構造を形成することにより得られる。
【００１３】
【発明が解決しようとする課題】
図６〜図８に示した従来の液晶表示装置に使用されているＴＦＴ１００の構造では、補助容量を、燐等を高濃度にドープしたポリシリコン膜７とＣｓ電極３（ゲート電極２と同一層）により構成しているが、その形状を形成するためにポリシリコン膜７上の保護絶縁膜８を２回にわたってエッチング除去しなくてはならず（図７（ｄ）、（ｆ））、このために工程が複雑になり、生産性向上の妨げとなっている。
【００１４】
また、１回目に保護絶縁膜８をエッチング除去した領域は（図７（ｄ））、保護絶縁膜８の２回目のエッチング除去を行う工程において、エッチング初期よりポリシリコン膜７が露出している（図７（ｆ））。一方、この時点でポリシリコン膜７は、燐、砒素等がイオン注入されることによりＮチャンネル化したＬＤＤ領域９に形成されているので、アルカリ系のレジスト剥離液やフッ素酸系エッチング液に浸食され、ピンホール等が生じやすくなっている。このため、この部分のポリシリコン膜７や、その下部のゲート絶縁膜６（特に酸化シリコン膜５）は、フッ素酸系エッチング液にエッチングされ、ポリシリコン膜７とＣｓ電極３（又はゲート電極２）との間でゲート絶縁膜６の耐圧が低下するという問題があった。
【００１５】
本発明は以上のような従来技術の問題点を解決しようとするものであり、ボトムゲート型ＴＦＴにおいて、製造工程を削減して生産性を向上させ、また、ゲート絶縁膜の耐圧不良を防止し、製品の歩留まりを向上させることを目的としている。
【００１６】
【課題を解決するための手段】
本発明者らは、従来のボトムゲート型ＴＦＴの製造工程において、膜厚２００ｎｍ程度に形成していた保護絶縁膜８を１００ｎｍ以下とし、以降のＬＤＤ領域９、あるいはソース・ドレイン領域１０の形成時に保護絶縁膜８を通してドーパントを注入することにより、保護絶縁膜８のエッチング工程を削減できること、またゲート絶縁膜６の耐圧不良の問題も解消できることを見出した。さらに、このようなＴＦＴの構造あるいはその製造方法は、ＴＦＴで駆動される液晶表示装置や有機ＥＬ装置にも適用できることを見出した。
【００１７】
即ち、本発明は、透明基板と透明基板上に設けられている厚さ１０〜４００ｎｍの金属ゲート電極、及び、Ｃｓ電極と、ゲート電極及びＣｓ電極を覆って透明基板上の全面に形成された、ゲート絶縁膜とを備える。そして、ゲート絶縁膜上に形成されたＣｓ電極上の一部が除去されたパターンを有する１０〜１００ｎｍの厚さの能動層と、能動層上に形成されたＣｓ電極上の一部が除去されたパターンを有する厚さ５〜１００ｎｍの酸化シリコン膜からなる保護絶縁膜と、チャネル領域を除く金属ゲート電極上の能動層に設けられたＬＤＤ領域を備える。さらに、能動層のチャネル領域及びＬＤＤ領域を除く領域において、チャネル領域及びＬＤＤ領域と同一層に形成されているソース・ドレイン領域を備え、能動層が、保護絶縁膜の形成後の熱アニール又はレーザアニールによって結晶化されたアモルファスシリコン膜から形成されている薄膜トランジスタを提供する。
【００１８】
また、本発明は上述の薄膜トランジスタの製造方法として、透明基板上に金属ゲート電極、及び、Ｃｓ電極を１０〜４００ｎｍの厚さで形成する。そして、ゲート電極及びＣｓ電極を覆って、透明基板上の全面に窒化シリコン膜を１０〜１００ｎｍの厚さで形成し、窒化シリコン膜上に酸化シリコン膜を５０〜２００ｎｍの厚さで形成して、ゲート絶縁膜を形成する。さらに、ゲート絶縁膜上にアモルファスシリコン膜を１０〜１００ｎｍの厚さで形成する工程と、アモルファスシリコン膜を熱アニール又はレーザアニールにより結晶化して能動層を形成する。次に、能動層上に酸化シリコン膜を５〜１００ｎｍの厚さで形成して保護絶縁膜を形成し、Ｃｓ電極上の能動層及び保護絶縁膜の一部を除去し、保護絶縁膜上にＬＤＤ用マスクを形成し、チャネル領域を除く金属ゲート電極上の能動層に、不純物を注入してＬＤＤ領域を形成する。保護絶縁膜上にソース・ドレイン用マスクを形成し、能動層のチャネル領域及びＬＤＤ領域を除く領域において、チャネル領域及びＬＤＤ領域と同一層に不純物を注入してソース・ドレイン領域を形成し、熱アニール又はレーザアニールにより注入した不純物を活性化する。
【００１９】
さらに本発明は、上述の本発明のボトムゲート型薄膜トランジスタ上に形成された厚さ５０〜５００ｎｍの窒化シリコン膜、及び、窒化シリコン膜上に形成された厚さ５０〜５００ｎｍの酸化シリコン膜からなる層間絶縁膜を備える。また、ソース・ドレイン領域上の層間絶縁膜及び保護絶縁膜に形成されたコンタクトホールと、コンタクトホール内に埋め込まれた金属からなるソース電極及びドレイン電極と、ソース電極及びドレイン電極を覆って、層間絶縁膜上に設けられた平坦化膜と、平坦化膜上に設けられた、画素部分を覆う透明電極と、透明電極上に設けられた配向膜と、ボトムゲート型薄膜トランジスタ上に設けられた対向電極を備える対向基板と、ボトムゲート型薄膜トランジスタと対向基板とに挟持された液晶とを備える液晶表示装置を提供し、また、上述の本発明のボトムゲート型薄膜トランジスタの製造方法においてボトムゲート型薄膜トランジスタの不要部分の保護絶縁膜と能動層を除去する工程と、ボトムゲート型薄膜トランジスタ上に、窒化シリコン膜を５０〜５００ｎｍの厚さで形成し、窒化シリコン膜上に酸化シリコン膜を５０〜５００ｎｍの厚さで形成して、層間絶縁膜を形成する工程と、ソース・ドレイン領域上の層間絶縁膜及び保護絶縁膜を除去してコンタクトホールを形成する工程と、コンタクトホールに金属を埋め込んでソース電極及びドレイン電極を形成する工程と、ソース電極及びドレイン電極を覆って、層間絶縁膜上に平坦化膜を形成する工程と、平坦化膜上に、画素部分を覆う透明電極を形成する工程と、透明電極上に配向膜を形成する工程と、ボトムゲート型薄膜トランジスタ上に、対向電極を備える対向基板を設ける工程と、ボトムゲート型薄膜トランジスタと対向基板とに液晶を挟持させる工程と、を有する液晶表示装置の製造方法を提供する。
【００２０】
また、本発明は、上述の本発明のボトムゲート型薄膜トランジスタ上に形成された厚さ５０〜５００ｎｍの窒化シリコン膜、及び、窒化シリコン膜上に形成された厚さ５０〜５００ｎｍの酸化シリコン膜からなる層間絶縁膜と、ソース・ドレイン領域上の層間絶縁膜及び保護絶縁膜に形成されたコンタクトホールと、コンタクトホール内に埋め込まれた金属からなるソース電極及びドレイン電極と、ソース電極及びドレイン電極を覆って、層間絶縁膜上に設けられた平坦化膜と、平坦化膜に設けられたコンタクトホールと、平坦化膜上に設けられ、コンタクトホールを介してボトムゲート型薄膜トランジスタのソース電極に導通する陰極層と、陰極層上に、電子輸送層を形成する工程と、電子輸送層上に設けられた発光層と、発光層上に設けられた正孔輸送層と、正孔輸送層上に設けられた陽極層とを備える有機ＥＬ装置を提供し、また、上述の本発明のボトムゲート型薄膜トランジスタの製造方法においてボトムゲート型薄膜トランジスタの不要部分の保護絶縁膜と能動層を除去する工程と、ボトムゲート型薄膜トランジスタ上に、窒化シリコン膜を５０〜５００ｎｍの厚さで形成し、窒化シリコン膜上に酸化シリコン膜を５０〜５００ｎｍの厚さで形成して、層間絶縁膜を形成する工程と、ソース・ドレイン領域上の層間絶縁膜及び保護絶縁膜を除去してコンタクトホールを形成する工程と、コンタクトホールに金属を埋め込んでソース電極及びドレイン電極を形成する工程と、ソース電極及びドレイン電極を覆って、層間絶縁膜上に平坦化膜を形成する工程と、平坦化膜に、コンタクトホールを形成する工程と、平坦化膜上に、コンタクトホールを介してボトムゲート型薄膜トランジスタのソース電極に導通する陰極層を形成する工程と、陰極層上に、電子輸送層を形成する工程と、電子輸送層上に、発光層を形成する工程と、発光層上に、正孔輸送層を形成する工程と、正孔輸送層上に、陽極層を形成する工程と、を有する有機ＥＬ装置の製造方法を提供する。
【００２１】
【発明の実施の形態】
以下、本発明を図面を参照しつつ詳細に説明する。なお、各図中、同一符号は同一又は同等の構成要素を表している。
【００２２】
図１は、本発明のボトムゲート型薄膜トランジスタを用いた液晶表示装置の一態様の断面模式図であり、図２、図３は、その製造工程図である。
【００２３】
本態様の製造方法において、（１）基板上にゲート電極を形成する工程、及び（２）ゲート電極上にゲート絶縁膜を形成する工程は、前述の従来の製造方法と同様とすることができる。即ち、まず、工程（１）では、透明ガラス基板１の上に、Ｃｒ、Ａｌ、Ｍｏ、Ｔａ等の金属を用いてゲート電極２を１０〜４００ｎｍ形成する。ゲート電極２は必要に応じて酸化処理し、該ゲート電極２上に、ゲート酸化膜の一部として機能する絶縁層を形成してもよい。また、同様にしてＣｓ電極３を形成する（図２（Ａ））。
【００２４】
工程（２）では、ゲート電極２上に、ゲート絶縁膜６として、例えば、窒化シリコン膜４をプラズマＣＶＤ法により１０〜１００ｎｍ積層し、酸化シリコン膜５をプラズマＣＶＤ法により５０〜２００ｎｍ積層する（図２（Ｂ））。窒化シリコン膜４、酸化シリコン膜５の成膜は、ＥＣＲ−ＣＶＤ法や熱ＣＶＤ法等によってもよい。
【００２５】
本態様の製造方法において、本発明の製造方法における工程（３）、即ち、「ゲート絶縁膜上に能動層前駆体膜及び保護絶縁膜が積層されており、該保護絶縁膜が膜厚１００ｎｍ以下である積層体を形成する工程」としては、ゲート絶縁膜６の積層後、まず、アモルファスシリコン膜をプラズマＣＶＤ法により１０〜１００ｎｍ積層し、そのアモルファスシリコン膜を、赤外線ランプを用いた熱アニールやレーザーアニール等の手法で結晶化し、ポリシリコン膜７とする（図２（Ｃ））。このポリシリコン膜７が、能動層となる。ポリシリコン膜７の形成方法としては、熱ＣＶＤ法等により直接的にポリシリコン膜７を成膜してもよい。
【００２６】
続いて、熱ＣＶＤ法、プラズマＣＶＤ法等により酸化シリコンからなる保護絶縁膜８を１００ｎｍ以下成膜する（図２（Ｃ））。
【００２７】
本発明においては、このように保護絶縁膜８を１００ｎｍ以下形成し、以降のＬＤＤ領域、あるいはソース・ドレイン領域の形成工程において、保護絶縁膜８をエッチングすることなく、保護絶縁膜８を通して燐、砒素等のドーパントを注入することを特徴としている。これにより、従来法の保護絶縁膜８のエッチング工程（図７（ｄ）、（ｆ））を削減できるので、生産性を向上させることができる。また、ポリシリコン膜７が不要にエッチングされないので、ゲート絶縁膜６の耐圧不良を防止でき、また、ポリシリコン膜７の点欠陥や線欠陥を著しく減少させ、製品の歩留まりを向上させることができる。
【００２８】
ここで、保護絶縁膜８の膜厚は、この保護絶縁膜８を通して燐、砒素等のドーパントを注入する際の注入装置の加速電圧の限界の点から、１００ｎｍ以下とするが、加速電圧の低い注入装置を使用して製造コストを下げる点からは、保護絶縁膜８の膜厚は５０ｎｍ以下とすることが好ましい。一方、保護絶縁膜８を形成しないと、ＬＤＤ領域の形成工程において、能動層となるポリシリコン膜７にＬＤＤ領域形成用レジストマスク（ＬＤＤ注入マスク）が直接接触し、また後のソース・ドレイン領域の形成工程においてもＮチャンネルＳＤ注入マスクやＰチャンネルＳＤ注入マスクが直接接触することとなるのでポリシリコン膜７の汚染の問題が発生する。したがって、保護絶縁膜８の膜厚としては、５ｎｍ以上とすることが好ましい。
【００２９】
本態様の製造方法において、本発明の製造方法における工程（４）、即ち、「保護絶縁膜を通して能動層前駆体膜のＬＤＤ領域又はソース・ドレイン領域にドーパントを注入する工程」としては、まず、保護絶縁膜８上にＬＤＤ注入マスク２２を形成し、燐、砒素等を注入してＬＤＤ領域９を形成し（図２（Ｄ））、次に、Ｎチャンネルソース・ドレイン領域（ＳＤ領域）１０を形成するために、ＮチャンネルＳＤ注入マスク１１を形成し、高濃度の燐、砒素等を注入する。その際、ポリシリコン膜７とゲート電極２により形成する補助容量領域のポリシリコン膜７にも注入を行うため、レジストマスクは補助容量領域には形成しない。なお、ここでＣ−ＭＯＳ回路等を形成する場合には、Ｐチャンネルソース・ドレイン領域を形成するため、再度、レジスト等によりマスクを形成し、硼素等を注入する。
【００３０】
その後、本発明の工程（５）として、注入した燐等のドーパントを活性化するために、熱アニールやレーザーアニールを行う。こうして、本発明のＴＦＴ１００Ａを得る（図２（Ｅ））。
【００３１】
このＴＦＴ１００Ａを駆動素子とする液晶表示装置を製造するためには、次に、ＴＦＴ１００Ａの形成部分にレジストを形成し、不要部分の保護絶縁膜８及びポリシリコン膜７をパターニングする（図２（Ｆ））。この場合も、保護絶縁膜８のエッチングには、通常、フッ素酸系ウェットエッチングやフッ素系ドライエッチングが用いられる。また、ポリシリコン膜７のエッチングには、Ｆ系又はＣｌ系ドライエッチングが多く用いられる。
【００３２】
その後、層間絶縁膜１３の形成、ソース電極１７及びドレイン電極１８の形成、平坦化膜１９の形成、透明電極２０の形成、透明電極２０上への配向膜２１の形成を行うが、これらは、前述の従来法と同様とすることができる。即ち、層間絶縁膜１３を形成するため、窒化シリコン膜１４（５０〜５００ｎｍ）、酸化シリコン膜１５（５０〜５００ｎｍ）を連続形成し（図３（Ｇ））、次に、層間絶縁膜１３及びゲート絶縁膜６をエッチング除去してコンタクトホールを形成１６し（図３（Ｈ））、コンタクトホール１６にＡｌ等の金属を埋め込むことによりソース電極１７、ドレイン電極１８を形成する（図３（Ｉ））。そして、液晶表示パネルの透明電極とのコンタクトを形成する部分やパッド形成部分等を除いた領域に、有機平坦化膜、窒化シリコン平坦化膜等の平坦化膜１９を形成し、その後、画素部分を覆うようにＩＴＯ等の透明電極２０を形成し、透明電極２０上に配向膜２１を形成する。こうして、本発明のＴＦＴ１００Ａを駆動素子とする液晶表示装置用のＴＦＴ基板２０１Ａを得る（図３（Ｊ））。
【００３３】
図１の液晶表示装置２００Ａは、上述のＴＦＴ基板２０１Ａと、公知の対向電極２０２を備えた対向基板２０３とを組み合わせ、常法により双方の基板の間に液晶２０４を挟持させることにより製造することができる。
【００３４】
以上、ＴＦＴを用いた液晶表示装置２００Ａを例として、本発明の一態様のＴＦＴ及びその製造方法を説明したが、本発明のＴＦＴあるいはその製造方法は、能動層前駆体膜上の保護絶縁膜８を１００ｎｍ以下とし、この保護絶縁膜８を通してドーパントを注入し、ＬＤＤ領域、あるいはソース・ドレイン領域を形成する限り、種々の態様をとることができる。
【００３５】
例えば、上述の本発明のＴＦＴ １００Ａでは、ドーパントを注入する能動層前駆体膜をポリシリコン膜７としたが、本発明において、能動層前駆体膜はこれに限らない。例えば、アモルファスシリコン膜、シリコンゲルマニウム膜、シリコンカーバイト膜等を能動層前駆体膜として用いてもよい。プロセスとの整合性の点からは、ポリシリコン膜を使用することが好ましい。
【００３６】
また、上述の本発明のＴＦＴ １００Ａでは、工程（３）において、ゲート絶縁膜６上にアモルファスシリコン膜を積層し、そのアモルファスシリコン膜を結晶化してポリシリコン膜７とし、そのポリシリコン膜７上に保護絶縁膜８を成膜しているが、アモルファスシリコン膜をＣＶＤ法等で形成後、そのアモルファスシリコン膜を結晶化することなく、チャンバーの真空度を破ることなく連続的にＣＶＤ法で保護絶縁膜８を成膜し、その後アモルファスシリコン膜を結晶化してポリシリコン膜７を形成してもよい。これにより、ポリシリコン膜７のいっそうの汚染防止を図ることができる。
【００３７】
さらに、上述の本発明のＴＦＴ １００Ａでは、工程（３）において、酸化シリコンからなる保護絶縁膜８をプラズマＣＶＤ法等により成膜しているが、ポリシリコン膜７とするアモルファスシリコン膜の表面酸化により保護絶縁膜８を形成してもよい。表面酸化の手法としては、例えば、４００℃程度の熱水蒸気やオゾンガスに晒したり、あるいは酸素を含む雰囲気で紫外線を照射する。この方法によると、５〜２０ｎｍのシリコン酸化膜を膜厚制御よく形成できるので、レーザーアニール等によってアモルファスシリコン膜を結晶化し、ポリシリコン膜７を形成する際のポリシリコン膜の膜厚及び結晶化の制御性が向上する。
【００３８】
また、本発明では、保護絶縁膜８を通してドーパントを注入し、ＬＤＤ領域、あるいはソース・ドレイン領域を形成するので保護絶縁膜８に欠陥が発生する。特に、ＬＤＤ領域では注入量が少ないため、保護絶縁膜８の上部の欠陥により抵抗変化が生じる。さらに、プロセスの途中では、固化したレジストの剥離のためにアッシング工程等を行うが、これによってもチャンネル又はＬＤＤ領域上部の保護絶縁膜８に欠陥が生じる。これに対しては、欠陥回復のための処理を行うことが好ましい。より具体的には、工程（４）のソース・ドレイン領域１０の形成後、又は層間絶縁膜１３の形成後に２００〜６５０℃程度の熱エネルギー照射、ＲＴＡ、レーザー照射等を行うことが好ましい。特に、この欠陥回復のための処理は、工程（４）において注入したドーパントの活性化工程と兼ねるか、あるいは窒化シリコン膜１４の形成後に行うポリシリコン膜７の水素化工程と兼ねると、工程数が増加しないので好ましい。ドーパントの活性化工程で、欠陥回復が併せて行われるようにするための処理条件としてはＲＴＡ法等により瞬間的に６００℃程度とすることが好ましい。
【００３９】
本発明のＴＦＴあるいはその製造方法は、液晶表示装置の他に、ＴＦＴを駆動素子とする有機ＥＬ装置あるいはその製造方法にも適用することができる。
【００４０】
例えば、図４の有機ＥＬ装置３００は、前述の製造方法に準じてＴＦＴ基板を作製し、公知の有機ＥＬ装置の製造方法（特開平１１−２５１０６９号公報、特開平１０−１８９２５２号公報等）にしたがい、次のように製造することができる。まず、透明ガラス基板１上に、ゲート電極２、ゲート絶縁膜６、ポリシリコン膜７からなる能動層、及び膜厚１００ｎｍ以下の保護絶縁膜８が順次積層したＴＦＴ１００Ａを形成する。次に、ＴＦＴ１００Ａ上に層間絶縁膜１３を形成し、さらにソース電極１７及びドレイン電極１８を形成し、平坦化膜１９を形成し、平坦化膜１９にコンタクトホール２３を開孔する。平坦化膜１９上に、有機ＥＬ素子３０の陰極層３１を形成し、コンタクトホール２３を介してＴＦＴ１００Ａのソース電極１７と陰極層３１を導通させる。陰極層３１上には、電子輸送層３２、発光層３３、正孔輸送層３４を順次形成し、さらに正孔輸送層３４上に陽極層３５を形成する。こうして、陽極層３５から注入された正孔と陰極層３１から注入された電子とが発光層３３の内部で再結合し、発光が生じる有機ＥＬ素子３０であって、その発光が本発明のＴＦＴで駆動される有機ＥＬ装置３００を作製することができる。なお、この有機ＥＬ装置３００では、光を陽極層３５側から取り出すことができる。
【００４１】
ここで、有機ＥＬ素子３０それ自体の層構成や各層の形成素材等については特に制限はなく、ＴＦＴ１００Ａと有機ＥＬ素子３０との間の平坦化膜１９の形成素材や形成方法についても特に制限はない。
【００４２】
例えば、平坦化膜１９は、酸化シリコン膜、窒化シリコン膜、シリコン窒化酸化膜、シリケートガラス膜、ＳＯＧ膜、ポリイミド系、アクリル系等の合成樹脂膜等から形成することができる。
【００４３】
陰極層３１は、マグネシウム・インジウム合金、アルミニウム・リチウム合金等から形成できる。電子輸送層３２は、Ｂｅｂｑ２（１０−ベンゾ［ｈ］キノリノール−ベリリウム錯体）等から形成でき、発光層３３は、キナクリドン（Quinacridone）誘導体を含むＢｅｂｑ２、８−キノリノールアルミニウム錯体等から形成でき、正孔輸送層３４は、ＴＰＤ（4,4',4''-tris-(methylphenylphenylamino)triphenylamine）、ＭＴＤＡＴＡ（4,4'-bis(3-methylphenylphenylamino)biphenyl）、α−ＮＰＤ（α-naphtylphenyldiamine）等から形成でき、陽極層３５はＰｔ、Ｒｈ、Ｐｄ等から形成することができる。これらの各層は、蒸着法等により形成することができる。また、陽極層３５は、スパッタ法によりＩＴＯ等から形成してもよい。
【００４４】
ＴＦＴで駆動される有機ＥＬ装置としては、図５に示すように、ＴＦＴ１００Ａ上の有機ＥＬ素子３０の層構成を逆転させ、平坦化膜１９上に、陽極層３５、正孔輸送層３４、発光層３３、電子輸送層３２、及び陰極層３１を順次積層させてもよい。この有機ＥＬ装置では、光を基板１側から取り出すことができる。
【００４５】
この他、本発明の有機ＥＬ装置は、本発明のＴＦＴを使用する限り、種々の態様を包含する。
【００４６】
【発明の効果】
本発明によれば、ボトムゲート型ＴＦＴにおいて、能動層となるポリシリコン膜上の保護絶縁膜の膜厚を１００ｎｍ以下とし、保護絶縁膜を通してＬＤＤ領域あるいはソース・ドレイン領域を形成するので、ＬＤＤ領域あるいはソース・ドレイン領域の形成のために保護絶縁膜をエッチングする工程が不要となる。したがって、製造工程を削減し、ＴＦＴの生産性を向上させることが可能となる。また、ゲート絶縁膜の耐圧不良を防止することができ、また、能動層の点欠陥や線欠陥が著しく減少し、製品の歩留まりが向上する。
【図面の簡単な説明】
【図１】 本発明のＴＦＴを用いた液晶表示装置の断面模式図である。
【図２】 本発明のＴＦＴを用いた液晶表示装置の製造工程図である。
【図３】 本発明のＴＦＴを用いた液晶表示装置の製造工程図である。
【図４】 本発明のＴＦＴを用いた有機ＥＬ装置の断面模式図である。
【図５】 本発明のＴＦＴを用いた有機ＥＬ装置の断面模式図である。
【図６】 従来のＴＦＴを用いた液晶表示装置の断面模式図である。
【図７】 従来のＴＦＴを用いた液晶表示装置の製造工程図である。
【図８】 従来のＴＦＴを用いた液晶表示装置の製造工程図である。
【符号の説明】
１…透明ガラス基板、 ２…ゲート電極、 ３…Ｃｓ電極、 ４…窒化シリコン膜、 ５…酸化シリコン膜、 ６…ゲート絶縁膜、 ７…ポリシリコン膜、 ８…保護絶縁膜、 ９…ＬＤＤ領域、 １０…ソース・ドレイン領域、 １１…ＳＤ注入マスク、 １３…層間絶縁膜、 １４…窒化シリコン膜、 １５…酸化シリコン膜、 １７…ソース電極、 １８…ドレイン電極、 ２０…透明電極、２１…配向膜、 ３０…有機ＥＬ素子、 ３１…陰極層、 ３２…電子輸送層、 ３３…発光層、 ３４…正孔輸送層、 ３５…陽極層、 １００Ａ…ＴＦＴ、 ２００Ａ…液晶表示装置、 ２０１Ａ…ＴＦＴ基板、 ２０２…対向電極、 ２０３…対向基板、 ２０４…液晶、 ３００…有機ＥＬ装置

Claims (6)

  1. 透明基板と
    前記透明基板上に設けられている厚さ１０〜４００ｎｍの金属ゲート電極、及び、Ｃｓ電極と、
    前記ゲート電極及び前記Ｃｓ電極を覆って前記透明基板上の全面に形成された厚さ１０〜１００ｎｍの窒化シリコン膜、及び、前記窒化シリコン膜上に形成された厚さ５０〜２００ｎｍ酸化シリコン膜からなるゲート絶縁膜と、
    前記ゲート絶縁膜上に形成され、前記Ｃｓ電極上の一部が除去されたパターンを有する、１０〜１００ｎｍの厚さの能動層と、
    前記能動層上に形成され、前記Ｃｓ電極上の一部が除去されたパターンを有する、厚さ５〜１００ｎｍの酸化シリコン膜からなる保護絶縁膜と、
    チャネル領域を除く前記金属ゲート電極上の前記能動層に設けられたＬＤＤ領域と、
    前記能動層の前記チャネル領域及び前記ＬＤＤ領域を除く領域において、前記チャネル領域及び前記ＬＤＤ領域と同一層に形成されているソース・ドレイン領域と、を備え、
    前記能動層が、前記保護絶縁膜の形成後の熱アニール又はレーザアニールによって結晶化されたアモルファスシリコン膜から形成されている
    薄膜トランジスタ。
  2. 透明基板と前記透明基板上に設けられている厚さ１０〜４００ｎｍの金属ゲート電極及びＣｓ電極、前記ゲート電極及び前記Ｃｓ電極を覆って前記透明基板上の全面に形成された厚さ１０〜１００ｎｍの窒化シリコン膜、前記窒化シリコン膜上に形成された厚さ５０〜２００ｎｍ酸化シリコン膜からなるゲート絶縁膜、前記ゲート絶縁膜上に形成された前記Ｃｓ電極上の一部が除去されたパターンを有する１０〜１００ｎｍの厚さの能動層、前記能動層上に形成された前記Ｃｓ電極上の一部が除去されたパターンを有する厚さ５〜１００ｎｍの酸化シリコン膜からなる保護絶縁膜、チャネル領域を除く前記金属ゲート電極上の前記能動層に設けられたＬＤＤ領域、並びに、前記チャネル領域及び前記ＬＤＤ領域を除く領域において、前記チャネル領域及び前記ＬＤＤ領域と同一層に形成されているソース・ドレイン領域を有し、前記能動層が前記保護絶縁膜の形成後の熱アニール又はレーザアニールによって結晶化されたアモルファスシリコン膜から形成されているボトムゲート型薄膜トランジスタと、
    前記ボトムゲート型薄膜トランジスタ上に形成された厚さ５０〜５００ｎｍの窒化シリコン膜、及び、前記窒化シリコン膜上に形成された厚さ５０〜５００ｎｍの酸化シリコン膜からなる層間絶縁膜と、
    前記ソース・ドレイン領域上の前記層間絶縁膜及び前記保護絶縁膜に形成されたコンタクトホールと、
    前記コンタクトホール内に埋め込まれた金属からなるソース電極及びドレイン電極と、
    前記ソース電極及びドレイン電極を覆って、前記層間絶縁膜上に設けられた平坦化膜と、
    前記平坦化膜上に設けられた、画素部分を覆う透明電極と、
    前記透明電極上に設けられた配向膜と、
    前記ボトムゲート型薄膜トランジスタ上に設けられた対向電極を備える対向基板と、
    前記ボトムゲート型薄膜トランジスタと前記対向基板とに挟持された液晶と
    を備える液晶表示装置。
  3. 透明基板と前記透明基板上に設けられている厚さ１０〜４００ｎｍの金属ゲート電極及びＣｓ電極、前記ゲート電極及び前記Ｃｓ電極を覆って前記透明基板上の全面に形成された厚さ１０〜１００ｎｍの窒化シリコン膜、前記窒化シリコン膜上に形成された厚さ５０〜２００ｎｍ酸化シリコン膜からなるゲート絶縁膜、前記ゲート絶縁膜上に形成された前記Ｃｓ電極上の一部が除去されたパターンを有する１０〜１００ｎｍの厚さの能動層、前記能動層上に形成された前記Ｃｓ電極上の一部が除去されたパターンを有する厚さ５〜１００ｎｍの酸化シリコン膜からなる保護絶縁膜、チャネル領域を除く前記金属ゲート電極上の前記能動層に設けられたＬＤＤ領域、並びに、前記チャネル領域及び前記ＬＤＤ領域を除く領域において、前記チャネル領域及び前記ＬＤＤ領域と同一層に形成されているソース・ドレイン領域を有し、前記能動層が前記保護絶縁膜の形成後の熱アニール又はレーザアニールによって結晶化されたアモルファスシリコン膜から形成されているボトムゲート型薄膜トランジスタと、
    前記ボトムゲート型薄膜トランジスタ上に形成された厚さ５０〜５００ｎｍの窒化シリコン膜、及び、前記窒化シリコン膜上に形成された厚さ５０〜５００ｎｍの酸化シリコン膜からなる層間絶縁膜と、
    前記ソース・ドレイン領域上の前記層間絶縁膜及び前記保護絶縁膜に形成されたコンタクトホールと、
    前記コンタクトホール内に埋め込まれた金属からなるソース電極及びドレイン電極と、
    前記ソース電極及びドレイン電極を覆って、前記層間絶縁膜上に設けられた平坦化膜と、
    前記平坦化膜に設けられたコンタクトホールと、
    前記平坦化膜上に設けられ、前記コンタクトホールを介して前記ボトムゲート型薄膜トランジスタの前記ソース電極に導通する陰極層と、
    前記陰極層上に設けられた電子輸送層と、
    前記電子輸送層上に設けられた発光層と、
    前記発光層上に設けられた正孔輸送層と、
    前記正孔輸送層上に設けられた陽極層と
    を備える有機ＥＬ装置。
  4. 透明基板上に金属ゲート電極、及び、Ｃｓ電極を１０〜４００ｎｍの厚さで形成する工程と、
    前記ゲート電極及び前記Ｃｓ電極を覆って、前記透明基板上の全面に窒化シリコン膜を１０〜１００ｎｍの厚さで形成し、前記窒化シリコン膜上に酸化シリコン膜を５０〜２００ｎｍの厚さで形成して、ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にアモルファスシリコン膜を１０〜１００ｎｍの厚さで形成する工程と、
    前記アモルファスシリコン膜を熱アニール又はレーザアニールにより結晶化して能動層を形成する工程と、
    前記能動層上に酸化シリコン膜を５〜１００ｎｍの厚さで形成して保護絶縁膜を形成する工程と、
    前記Ｃｓ電極上の前記能動層及び前記保護絶縁膜の一部を除去する工程と、
    前記保護絶縁膜上にＬＤＤ用マスクを形成し、チャネル領域を除く前記金属ゲート電極上の前記能動層に、不純物を注入してＬＤＤ領域を形成する工程と、
    前記保護絶縁膜上にソース・ドレイン用マスクを形成し、前記能動層の前記チャネル領域及び前記ＬＤＤ領域を除く領域において、前記チャネル領域及び前記ＬＤＤ領域と同一層に不純物を注入してソース・ドレイン領域を形成する工程と、
    熱アニール又はレーザアニールにより注入した前記不純物を活性化する工程と、
    を有するボトムゲート型薄膜トランジスタの製造方法。
  5. 透明基板上に金属ゲート電極、及び、Ｃｓ電極を１０〜４００ｎｍの厚さで形成する工程と、
    前記ゲート電極及び前記Ｃｓ電極を覆って、前記透明基板上の全面に窒化シリコン膜を１０〜１００ｎｍの厚さで形成し、前記窒化シリコン膜上に酸化シリコン膜を５０〜２００ｎｍの厚さで形成して、ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にアモルファスシリコン膜を１０〜１００ｎｍの厚さで形成する工程と、
    前記アモルファスシリコン膜を熱アニール又はレーザアニールにより結晶化して能動層を形成する工程と、
    前記能動層上に酸化シリコン膜を５〜１００ｎｍの厚さで形成して保護絶縁膜を形成する工程と、
    前記Ｃｓ電極上の前記能動層及び前記保護絶縁膜の一部を除去する工程と、
    前記保護絶縁膜上にＬＤＤ用マスクを形成し、チャネル領域を除く前記金属ゲート電極上の前記能動層に、不純物を注入してＬＤＤ領域を形成する工程と、
    前記保護絶縁膜上にソース・ドレイン用マスクを形成し、前記能動層の前記チャネル領域及び前記ＬＤＤ領域を除く領域において、前記チャネル領域及び前記ＬＤＤ領域と同一層に不純物を注入してソース・ドレイン領域を形成する工程と、
    熱アニール又はレーザアニールにより注入した前記不純物を活性化して、ボトムゲート型薄膜トランジスタを形成する工程と、
    前記ボトムゲート型薄膜トランジスタにおいて、不要部分の前記保護絶縁膜と前記能動層を除去する工程と、
    前記ボトムゲート型薄膜トランジスタ上に、窒化シリコン膜を５０〜５００ｎｍの厚さで形成し、前記窒化シリコン膜上に酸化シリコン膜を５０〜５００ｎｍの厚さで形成して、層間絶縁膜を形成する工程と、
    前記ソース・ドレイン領域上の前記層間絶縁膜及び前記保護絶縁膜を除去してコンタクトホールを形成する工程と、
    前記コンタクトホールに金属を埋め込んでソース電極及びドレイン電極を形成する工程と、
    前記ソース電極及びドレイン電極を覆って、前記層間絶縁膜上に平坦化膜を形成する工程と、
    前記平坦化膜上に、画素部分を覆う透明電極を形成する工程と、
    前記透明電極上に配向膜を形成する工程と、
    前記ボトムゲート型薄膜トランジスタ上に、対向電極を備える対向基板を設ける工程と、
    前記ボトムゲート型薄膜トランジスタと前記対向基板とに液晶を挟持させる工程と、
    を有する液晶表示装置の製造方法。
  6. 透明基板上に金属ゲート電極、及び、Ｃｓ電極を１０〜４００ｎｍの厚さで形成する工程と、
    前記ゲート電極及び前記Ｃｓ電極を覆って、前記透明基板上の全面に窒化シリコン膜を１０〜１００ｎｍの厚さで形成し、前記窒化シリコン膜上に酸化シリコン膜を５０〜２００ｎｍの厚さで形成して、ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にアモルファスシリコン膜を１０〜１００ｎｍの厚さで形成する工程と、
    前記アモルファスシリコン膜を熱アニール又はレーザアニールにより結晶化して能動層を形成する工程と、
    前記能動層上に酸化シリコン膜を５〜１００ｎｍの厚さで形成して保護絶縁膜を形成する工程と、
    前記Ｃｓ電極上の前記能動層及び前記保護絶縁膜の一部を除去する工程と、
    前記保護絶縁膜上にＬＤＤ用マスクを形成し、チャネル領域を除く前記金属ゲート電極上の前記能動層に、不純物を注入してＬＤＤ領域を形成する工程と、
    前記保護絶縁膜上にソース・ドレイン用マスクを形成し、前記能動層の前記チャネル領域及び前記ＬＤＤ領域を除く領域において、前記チャネル領域及び前記ＬＤＤ領域と同一層に不純物を注入してソース・ドレイン領域を形成する工程と、
    熱アニール又はレーザアニールにより注入した前記不純物を活性化して、ボトムゲート型薄膜トランジスタを形成する工程と、
    前記ボトムゲート型薄膜トランジスタにおいて、不要部分の前記保護絶縁膜と前記能動層を除去する工程と、
    前記ボトムゲート型薄膜トランジスタ上に、窒化シリコン膜を５０〜５００ｎｍの厚さで形成し、前記窒化シリコン膜上に酸化シリコン膜を５０〜５００ｎｍの厚さで形成して、層間絶縁膜を形成する工程と、
    前記ソース・ドレイン領域上の前記層間絶縁膜及び前記保護絶縁膜を除去してコンタクトホールを形成する工程と、
    前記コンタクトホールに金属を埋め込んでソース電極及びドレイン電極を形成する工程と、
    前記ソース電極及びドレイン電極を覆って、前記層間絶縁膜上に平坦化膜を形成する工程と、
    前記平坦化膜に、コンタクトホールを形成する工程と、
    前記平坦化膜上に、前記コンタクトホールを介して前記ボトムゲート型薄膜トランジス
    タの前記ソース電極に導通する陰極層を形成する工程と、
    前記陰極層上に、電子輸送層を形成する工程と、
    前記電子輸送層上に、発光層を形成する工程と、
    前記発光層上に、正孔輸送層を形成する工程と、
    前記正孔輸送層上に、陽極層を形成する工程と、
    を有する有機ＥＬ装置の製造方法。
JP2000105304A 2000-04-06 2000-04-06 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法 Expired - Fee Related JP4769997B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000105304A JP4769997B2 (ja) 2000-04-06 2000-04-06 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法
KR1020010018233A KR100772347B1 (ko) 2000-04-06 2001-04-06 바텀-게이트 박막 트랜지스터 및 그 제조 방법, 액정디스플레이 장치 및 그 제조 방법, 및 유기 이엘 장치 및그 제조 방법
US09/827,676 US6933180B2 (en) 2000-04-06 2001-04-06 Thin-film transistor and method for making the same
US10/051,267 US6952021B2 (en) 2000-04-06 2002-01-18 Thin-film transistor and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000105304A JP4769997B2 (ja) 2000-04-06 2000-04-06 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法

Publications (3)

Publication Number Publication Date
JP2001291870A JP2001291870A (ja) 2001-10-19
JP2001291870A5 JP2001291870A5 (ja) 2007-04-26
JP4769997B2 true JP4769997B2 (ja) 2011-09-07

Family

ID=18618691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000105304A Expired - Fee Related JP4769997B2 (ja) 2000-04-06 2000-04-06 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法

Country Status (3)

Country Link
US (2) US6933180B2 (ja)
JP (1) JP4769997B2 (ja)
KR (1) KR100772347B1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002372725A (ja) * 2001-04-04 2002-12-26 Seiko Epson Corp 非線形素子の製造方法、電気光学装置の製造方法、電気光学装置、および電子機器
KR20020060113A (ko) * 2002-05-13 2002-07-16 정태훈 결정화된 폴리실리콘층 상에 보호막이 형성된 투명 기판을제공하는 방법, 그 폴리실리콘 활성층 형성 방법 및 이를이용한 폴리실리콘 박막 트랜지스터 제조 방법
US7109650B2 (en) * 2002-07-08 2006-09-19 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device and method of fabricating the same
KR20040021758A (ko) * 2002-09-04 2004-03-11 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터 제조방법
WO2005057530A1 (ja) * 2003-11-28 2005-06-23 Zeon Corporation 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法
KR100683671B1 (ko) * 2004-03-25 2007-02-15 삼성에스디아이 주식회사 전자기파 차폐층을 구비한 플라즈마 디스플레이 패널
JP5011852B2 (ja) * 2005-07-20 2012-08-29 富士通セミコンダクター株式会社 電子デバイスの製造方法
JP4548264B2 (ja) * 2005-08-01 2010-09-22 株式会社デンソー 車両用交流発電機
TWI521492B (zh) * 2006-04-05 2016-02-11 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
KR100792780B1 (ko) * 2006-06-09 2008-01-14 학교법인 포항공과대학교 저전압 구동의 플렉서블 유기 박막 트랜지스터 및 이의제조방법
JP5092306B2 (ja) 2006-08-02 2012-12-05 ソニー株式会社 表示装置および画素回路のレイアウト方法
US7941919B2 (en) * 2007-01-29 2011-05-17 Board Of Regents, The University Of Texas System Method of assembling an electronic textile
US7820497B2 (en) * 2007-01-29 2010-10-26 Board Of Regents, The University Of Texas System Electronic textiles with electronic devices on ribbons
JP2009070861A (ja) * 2007-09-11 2009-04-02 Hitachi Displays Ltd 表示装置
JP4953166B2 (ja) * 2007-11-29 2012-06-13 カシオ計算機株式会社 表示パネルの製造方法
KR100965260B1 (ko) 2008-01-25 2010-06-22 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR102150275B1 (ko) 2008-09-19 2020-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049801B1 (ko) 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR101056428B1 (ko) * 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101094295B1 (ko) 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
KR20110090408A (ko) * 2010-02-03 2011-08-10 삼성전자주식회사 박막 형성 방법, 표시판용 금속 배선 및 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5688317A (en) * 1979-12-20 1981-07-17 Fujitsu Ltd Manufacture of semiconductor device
JPH0814668B2 (ja) * 1988-02-16 1996-02-14 シャープ株式会社 マトリックス型液晶表示パネル
JPH07131030A (ja) * 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3358284B2 (ja) * 1994-03-31 2002-12-16 カシオ計算機株式会社 薄膜トランジスタの製造方法
US6433361B1 (en) * 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JPH08201851A (ja) * 1995-01-31 1996-08-09 Sharp Corp アクティブマトリクス基板
JPH08279618A (ja) 1995-04-04 1996-10-22 Sony Corp 薄膜半導体装置の製造方法
JPH0945930A (ja) * 1995-07-28 1997-02-14 Sony Corp 薄膜トランジスタ及びその製造方法
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
JP3657371B2 (ja) * 1996-11-06 2005-06-08 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP3463971B2 (ja) * 1996-12-26 2003-11-05 出光興産株式会社 有機アクティブｅｌ発光装置
US6582837B1 (en) * 1997-07-14 2003-06-24 Nec Corporation Organic electroluminescence device
JP3599972B2 (ja) * 1997-09-30 2004-12-08 三洋電機株式会社 薄膜トランジスタの製造方法
JP3203227B2 (ja) 1998-02-27 2001-08-27 三洋電機株式会社 表示装置の製造方法
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP3702096B2 (ja) * 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP4472061B2 (ja) * 1998-08-21 2010-06-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4307635B2 (ja) * 1999-06-22 2009-08-05 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
US6933180B2 (en) 2005-08-23
KR100772347B1 (ko) 2007-11-02
US20020063254A1 (en) 2002-05-30
US20010028057A1 (en) 2001-10-11
US6952021B2 (en) 2005-10-04
JP2001291870A (ja) 2001-10-19
KR20010098463A (ko) 2001-11-08

Similar Documents

Publication Publication Date Title
JP4769997B2 (ja) 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法
JP3958605B2 (ja) 薄膜トランジスタを利用したアクティブマトリックス型表示装置及びその製造方法
US8399274B2 (en) Organic light emitting display and method of manufacturing the same
JP4084080B2 (ja) 薄膜トランジスタ基板の製造方法
KR100763913B1 (ko) 박막 트랜지스터의 제조방법
US20100193779A1 (en) Bottom gate thin film transistor, flat panel display having the same and method of fabricating the same
JP2001332741A (ja) 薄膜トランジスタの製造方法
WO2002095834A1 (en) Thin film transistor and active matrix type display unit production methods therefor
WO2008041462A1 (fr) Transistor en film mince, procédé de fabrication de celui-ci et dispositif d'affichage
JP3748827B2 (ja) 有機ｅｌ表示装置製造方法
JP4675433B2 (ja) 半導体装置の作製方法
JP4530450B2 (ja) Ｅｌ表示装置
JP4091283B2 (ja) 薄膜トランジスタの製造方法
JP2003338509A (ja) トップゲート型薄膜トランジスタ
KR20120134793A (ko) 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
JP4278244B2 (ja) Ｅｌ表示装置
KR101599280B1 (ko) 어레이 기판의 제조방법
KR101475411B1 (ko) 폴리 실리콘 박막 트랜지스터 및 그 제조방법
KR100943953B1 (ko) 표시 장치의 제조방법
KR101009432B1 (ko) 박막트랜지스터 및 그의 제조방법
JP2009010242A (ja) 表示装置及びその製造方法
JP2004056025A (ja) 薄膜トランジスタ装置およびその製造方法
JP4417327B2 (ja) 半導体装置の作製方法
KR101043785B1 (ko) 박막트랜지스터 및 그의 제조방법
JP2022077412A (ja) 薄膜トランジスタ回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees