KR101365411B1 - 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법 - Google Patents

박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법 Download PDF

Info

Publication number
KR101365411B1
KR101365411B1 KR1020070040309A KR20070040309A KR101365411B1 KR 101365411 B1 KR101365411 B1 KR 101365411B1 KR 1020070040309 A KR1020070040309 A KR 1020070040309A KR 20070040309 A KR20070040309 A KR 20070040309A KR 101365411 B1 KR101365411 B1 KR 101365411B1
Authority
KR
South Korea
Prior art keywords
forming
delete delete
layer
channel region
semiconductor layer
Prior art date
Application number
KR1020070040309A
Other languages
English (en)
Other versions
KR20080095595A (ko
Inventor
문태형
김재현
이보현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070040309A priority Critical patent/KR101365411B1/ko
Priority to US12/005,319 priority patent/US7800139B2/en
Publication of KR20080095595A publication Critical patent/KR20080095595A/ko
Priority to US12/872,752 priority patent/US8030141B2/en
Application granted granted Critical
Publication of KR101365411B1 publication Critical patent/KR101365411B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/882—Assembling of separate components, e.g. by attaching
    • Y10S977/883—Fluidic self-assembly, FSA

Abstract

본 발명은 채널 영역에 일방향으로 정렬되어 형성됨과 아울러 상기 채널 영역에만 선택적으로 형성됨을 특징으로 하는 나노 와이어 반도체층을 포함하여 구성되는 박막 트랜지스터 및 그의 제조 방법과, 액정표시장치 및 그의 제조 방법을 제공함을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 박막 트랜지스터의 제조 방법은, 서로 마주보도록 배치되어 채널 영역을 정의하는 정렬 전극을 형성하는 단계와, 상기 채널 영역을 노출시키도록 유기막층을 형성하는 단계와, 상기 유기막층을 포함한 기판 전면에 나노 와이어 분산 용액을 도포하는 단계와, 상기 정렬 전극 사이에 전기장을 형성하여 상기 채널 영역에 일방향으로 정렬된 나노 와이어 반도체층을 형성하는 단계와, 상기 유기막층을 제거하는 단계를 포함하여 구성됨을 특징으로 한다.
나노 와이어 반도체층, 박막 트랜지스터, 유기막층

Description

박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법{Fabricating Method of Thin Film Transistor, and Manufacturing Method of Liquid Crystal Display Device}
도1a 내지 도1f는 본 발명의 제 1 실시예에 따른 박막 트랜지스터의 제조 방법을 나타낸 공정 단면도.
도2a 내지 도2e는 본 발명의 제 1 실시예에 따른 박막 트랜지스터의 제조 방법을 나타낸 공정 평면도.
도3a 내지 도3b는 본 발명의 제 2 실시예에 따른 박막 트랜지스터의 제조 방법의 주요 공정 단면도.
도4는 본 발명의 실시예에 따른 박막 트랜지스터의 단면도.
도5는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조 방법에 따라 제조된 액정표시장치의 평면도.
도6a 내지 도6h는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조 방법에 따른 공정 단면도.
도7a 및 도7b는 종래의 문제점을 나타낸 도면.
본 발명은 박막 트랜지스터 및 그의 제조 방법에 관한 것으로, 보다 자세히는 나노 와이어를 이용하여 보다 높은 이동도를 나타내고 높은 신뢰성을 가지는 박막 트랜지스터 및 그의 제조 방법을 제공한다.
또한, 본 발명은 이와 같은 박막 트랜지스터를 포함하는 액정표시장치 및 그의 제조 방법에 관한 것으로, 나노 와이어를 이용하여 높은 이동도를 가지는 박막 트랜지스터를 구비함으로써 응답속도를 향상시킴과 동시에 개구율을 증가시킬 수 있는 액정표시장치 및 그의 제조 방법을 제공한다.
정보화 사회의 발전에 따라, 종래의 CRT(Cathode Ray Tube)가 가지는 무거운 중량과 큰 부피와 같은 단점들을 개선한, 새로운 영상 표시 장치들이 개발되고 있으며,
이에 따라, LCD(Liquid Crystal Display Device;액정표시장치), OLED(Organic Light Emitting Diode;유기 발광 다이오드), PDP(Plasma Panel Display Device), SED(Surface-conduction Electron-emitter Display Device)등과 같은 여러 가지 평판 표시 장치들이 주목받고 있다.
이와 같은 평판 표시 장치들은, 수십 만 개 내지 수백 만 개의 화소(pixel)들이 모여서 형성되며, 이들 각각의 화소들을 구동하기 위한 스위칭 소자로는 박막 트랜지스터(Thin Film Transistor)가 널리 적용되고 있다.
종래에는 상기 박막 트랜지스터로 비정질 실리콘(amorphous silicon)을 반도체층으로 하는 무기 박막 트랜지스터가 주로 사용되었으나, 최근에는 나노 와이 어(nano wire)를 반도체층으로 하는 나노 와이어 박막 트랜지스터가 주목받고 있다.
나노 와이어란, 적어도 일단면의 높이가 500㎚ 미만, 바람직하게는 100㎚ 미만이고, 종횡비(가로길이:세로길이)가 10이상, 바람직하게는 100이상의 도전성 또는 반도체성 재료를 일반적으로 칭하는 용어이다. (WO 02/17362호, WO 02/4801호 및 01/03208호 참조)
이와 같은 나노 와이어중 반도체성 나노와이어는, 예를 들면, Si, Ge, Sn, Se, Te, B, C(다이아몬드 포함), P, B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn 및 Ge-Sn, SiC, BN/BP/BAs, AlN/AlP/AlAs/AlSb, GaN/GaP/GaAs/GaSb, InN/InP/InAs/InSb, BN/BP/BAs, AlN/AlP/AlAs/AlSb, GaN/GaP/GaAs/GaSb, InN/InP/InAs/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCl, CuBr, CuI, AgF, AgCl, AgBr, AgI, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, Si3N4, Ge3N4, Al2O3, Al2CO와 같은 재료에서 선택되거나 이들 재료들이 적절하게 조합되어 만들어질 수 있으며 이에 한정되지는 않는다.
또한, 나노 와이어는 탄소나노튜브, 또는 도전성/반도체성 유기 중합체 재료(예를 들어, 펜타센(pentacene)) 및 전이 금속 산화물을 포함한다.
나노 와이어는 단결정성 구조물이기 때문에, 이를 반도체층으로 사용할 경우 종래의 비정질 실리콘을 이용한 박막 트랜지스터에 비하여 높은 이동도를 가지는 박막 트랜지스터를 구현하는 것이 가능하다.
종래에는 나노 와이어를 반도체층으로 하는 박막 트랜지스터를 형성하기 위하여, 표면에 나노 와이어가 분산된 용액을 이용한 랑뮈어-블로젯(LB:Langmuir-Blodgett)법을 주로 이용하였다.
랑뮈어-블로젯법은 용액의 표면상에 적당한 표면압을 가하여 나노 와이어가 배열된 층을 형성한 후, 기판을 상기 나노 와이어가 표면에 배열된 용액에 담그는 과정을 반복하여 나노 와이어를 고체 기판 상으로 이전(transfer)시켜 단일층 혹은 다층의 나노 와이어층을 형성하는 방법이다.
그러나, 이와 같은 랑뮈어-블로젯법으로 나노 와이어 반도체층을 형성하는 방법은 다음과 같은 문제점이 있었다.
즉, 기판 상에 형성된 나노 와이어층이 효과적인 반도체층으로 작용하기 위해서는 상기 나노 와이어들이 일정한 방향으로 정렬되어 배열되어야 하는데, 랑뮈어-블로젯법으로는 나노 와이어를 일정한 방향으로 정렬시키는 것이 용이하지 않다는 문제가 있었다.
또한, 상기 나노 와이어 반도체층이 채널 영역에만 선택적으로 형성되어야 하는데, 랑뮈어-블로젯법으로는 채널 영역에만 선택적으로 나노 와이어층을 형성하는 것이 용이하지 않다는 문제가 있었다.
도7a 및 도7b는 나노 와이어가 일정한 방향으로 정렬되지 않는 문제를 나타 낸 도면이다.
만약, 채널 영역 이외의 영역에 나노 와이어층이 형성되면, 나노 와이어층이 빛을 산란시키거나 소자의 신뢰성에 영향을 주는 문제점이 발생할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여, 나노 와이어 반도체층이 일정한 방향으로 정렬되도록 함과 동시에, 채널 영역에만 선택적으로 형성되도록 하는 박막 트랜지스터의 제조 방법을 제공하는 것을 기술적 과제로 한다.
상기 기술적 과제를 달성하기 위하여 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법은,
기판 상에 서로 마주보도록 배치되어 채널 영역을 정의하는 정렬전극을 형성하는 단계와, 상기 채널 영역이 노출되도록 유기막층을 형성하는 단계와, 상기 유기막층을 포함한 기판 전면에 나노 와이어 분산용액을 도포하는 단계와, 상기 정렬 전극 사이에 전기장을 형성하여 상기 채널 영역에 나노 와이어를 정렬시켜 나노 와이어 반도체층을 형성하는 단계와, 상기 분산 용액의 용매를 제거하는 단계와, 상기 유기막층을 제거하는 단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법은, 상기 유기막층을 제거한 이후에 상기 나노 와이어 반도체층 상부에 보호막을 형성하는 단계를 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법은, 상기 유기막층을 제거한 이후 또는 상기 보호막을 형성한 이후에, 상기 정렬 전극 상부에 금 속층을 형성하는 단계를 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 박막 트랜지스터는,
채널 영역에 일방향으로 정렬됨과 아울러 상기 채널 영역에만 선택적으로 형성된 나노 와이어 반도체층을 구비한 것을 특징으로 한다.
이와 같이, 본 발명의 실시예에 따른 박막 트랜지스터 및 그의 제조 방법은, 정렬 전극 사이에 전기장을 형성하여 나노 와이어 분산 용액에 랜덤(random)하게 분산된 나노 와이어를 상기 채널 영역에 전기장과 나란하도록 정렬시키는 것이 가능하다.
또한, 본 발명의 실시예에 따른 박막 트랜지스터 및 그의 제조 방법은, 상기 정렬 전극 사이에 채널 영역이 노출되도록 유기막층을 형성하고 나노 와이어 반도체층을 형성한 후에 상기 유기막층을 제거함으로써, 상기 채널 영역에만 선택적으로 나노 와이어 반도체층을 형성하는 것이 가능하다.
다음으로, 첨부된 도면을 참조로 하여, 본 발명의 제 1 실시예에 따른 박막 트랜지스터의 제조 방법에 대하여 보다 자세히 설명하기로 한다.
본 발명의 제 1 실시예에 따른 박막 트랜지스터의 제조 방법은,
기판 상에 게이트 전극 및 상기 게이트 전극을 포함한 기판 전면에 절연막을 형성하는 단계와, 상기 게이트 전극 상부에 서로 마주보도록 배치되어 채널 영역을 정의하는 정렬 전극을 형성하는 단계와, 상기 채널 영역을 노출시키도록 상기 정렬 전극을 포함한 기판 전면에 유기막층을 형성하는 단계와, 상기 기판 상에 나노 와이어 분산 용액을 도포하는 단계와, 상기 정렬 전극 사이에 전기장을 형성하 여 상기 채널 영역에 일방향으로 정렬된 나노 와이어 반도체층을 형성하는 단계와, 상기 유기막층을 제거하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법을 나타낸 공정 단면도인 도1a 내지 도1h와, 공정 평면도인 도2a 내지 도2e를 참조로 하여 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에 대하여 설명하기로 한다.
이하의 설명 및 도면에서 동일한 부호는 동일한 구성요소를 가리킨다.
먼저, 도1a에 도시된 바와 같이, 기판(10) 상에 게이트 전극(20)을 패터닝하여 형성한다.
상기 게이트 전극(20)은 폴리실리콘(poly-silicon) 이나 금속 등의 도전성 물질로 형성한다.
다음으로, 도1b 및 도2a에 도시된 바와 같이, 상기 게이트 전극(20)을 포함한 기판(10) 전면에 절연막(40)을 형성한 후, 상기 게이트 전극(10) 상부에 서로 마주보도록 배치되어 채널 영역(35)을 정의하는 정렬 전극(30a, 30b)을 형성한다.
이 때, 상기 정렬 전극(30a, 30b)과 상기 게이트 전극(20) 사이에는 절연막(40)이 개재된다.
도1b 및 도2a에서는 상기 정렬 전극(30a, 30b)에 신호를 인가하기 위한 배선의 도시는 생략하였다.
상기 절연막(40)은 실리콘옥사이드(SiO2) 또는 실리콘나이트라이드(SiNx)와 같은 무기절연막이 바람직하며, PVP(PolyVinyl Phenol), 폴리이미드, BCB(BenzoCyclo Butene), 파릴렌(parylene) 등의 유기절연막을 이용하는 것도 가능 하다.
상기 정렬 전극(30a, 30b)은 바람직하게는 구리(Cu),알루미늄(Al),은(Ag), 구리와 티타늄의 합금(Cu/Ti), 구리와 크롬의 합금(Cu/Cr), 알루미늄과 티타늄의 합금(Al/Ti), 알루미늄과 크롬의 합금(Al/Cr), 은과 티타늄의 합금(Ag/Ti), 은과 크롬의 합금(Ag/Cr)과 같은 재질로 형성하는 것이 바람직하나, 이에 한정되지는 않는다.
다음으로, 도1c 및 도2b에 도시된 바와 같이, 상기 채널 영역(35)을 노출시키도록 기판 전면에 유기막층(42)을 형성한다.
상기 유기막층(42)은, 예를 들면 포토레지스트(photoresist)와 같은 감광성 수지 등을 이용하여 상기 정렬 전극(30a, 30b) 사이의 채널 영역(35)만 노출시키도록 형성한다.
다음으로, 도1d 및 도2c에 도시된 바와 같이, 기판 전면에 나노 와이어(52)가 용매에 분산된 나노 와이어 분산 용액(50)을 도포한다.
상기 나노 와이어 분산 용액(50)을 도포하는 방법은, 슬릿 노즐(slit nozzle)을 이용하여 기판 전면에 균일하게 도포할 수 있으며, 잉크젯(Inkjet) 방식으로 채널 영역에 선택적으로 도포하는 것이 더 바람직하다.
또한, 나노 와이어(52)를 분산시키는 용매로서는, 바람직하게는 이소프로필알코올(IPA:Isopropyl Alcohol), 에탄올(ethanol)등의 극성 용매를 사용한다. 즉, 용매 내에 분산된 나노 와이어를 전계를 이용하여 배열하기 때문에, 나노 와이어를 분산시키는 용매로 극성 용매를 사용해야 한다.
이 때, 상기 나노 와이어로는 반도체성 나노 와이어를 이용한다.
상기, 반도체성 나노 와이어는 Ⅱ-Ⅵ족 물질, Ⅲ-Ⅴ족 물질, Ⅳ족 물질 또는 이들의 조합으로 구성된다.
Ⅱ-Ⅵ족 물질은 Zn, Cd, Be 및 Mg 등의 Ⅱ족 원소들로부터 선택된 것들과, Se, Te 및 S 등의 Ⅵ족 원소들로부터 선택된 것들의 합금으로 구성될 수 있다. 또한, Ⅱ-Ⅵ족 물질은 산화아연 또는 산화마그네슘을 포함할 수 있다.
Ⅲ-Ⅴ족 물질은 In, Al 및 Ga 등의 Ⅲ족 원소들로부터 선택된 것들과, As, P 및 Sb 등의 Ⅴ족 원소들로부터 선택된 것들의 합금으로 구성될 수 있다.
Ⅳ족 물질은 Si 및 Ge 등의 Ⅳ족 원소들을 포함할 수 있다.
또한, 상기 반도체성 나노 와이어는 페릴렌, 펜타센, 테트라센, 메탈로프탈로시아닌, 구리 프탈로시아닌, 섹시티오펜 또는 이들의 유도체를 포함하는 유기 반도체성 물질로 구성될 수 있으며, 탄소나노튜브 등을 이용하는 것도 가능하다.
다음으로, 도1e 및 도2d에 나타낸 바와 같이, 상기 정렬 전극(30a,30b)에 전압을 인가하여, 정렬 전극(30a,30b) 사이에 전기장을 형성한다.
이와 같이, 정렬 전극(30a,30b) 사이에 전기장이 형성되면, 용매에 랜덤하게 분산되어 있던 나노 와이어들이, 상기 전기장에 나란하도록 정렬되어 상기 채널 영역(35)에 배열됨으로써 나노 와이어 반도체층(54)을 형성한다.
이와 같이, 나노 와이어 반도체층(54)이 정렬되어 형성되면, 정렬 전극(30a,30b) 사이의 전기장이 제거되어도 그 배열을 계속 유지하게 된다.
채널 영역(35)에 나노 와이어 반도체층(54)이 형성된 정렬 전극(30a,30b)은 화상 신호를 공급받아 박막 트랜지스터의 소스 전극 및 드레인 전극으로의 역할을 수행할 수 있다.
한편, 용액 내에 분산되어 있던 나노 와이어 중 일부는 채널 영역(35)이 아닌 다른 영역의 유기막층(42) 상부에 배열된다.
다음으로, 도1f 및 도2e와 같이, 상기 기판을 베이킹(baking) 공정 등을 통해 용액 내의 용매들을 제거한 후, 상기 유기막층을 제거한다.
이 때, 채널 영역에 정렬된 나노 와이어 반도체층(54)은 전기장이 제거되어도 정렬 상태가 변하지 않는다.
상기 유기막층은 예를 들면, 박리액(stripper)등을 이용하여 제거할 수 있을 것이다.
상기 유기막층을 제거할 때, 상기 채널 영역이 아닌 다른 영역에 배열된 나노 와이어도 상기 유기막층과 함께 제거되어, 상기 채널 영역에만 선택적으로 나노 와이어 반도체층을 형성하는 것이 가능하게 된다.
또한, 유기막층을 제거한 후 상기 기판을 초순수(DIW:Dilute Water) 등을 이용하여 세정함으로써, 후속 공정을 진행할 때 기판 상에 남아있는 이물질 등에 의한 불량을 방지하는 것이 바람직하다.
이와 같이, 본 발명의 제 1 실시예에 따른 박막 트랜지스터의 제조 방법은, 나노 와이어 반도체층을 일방향으로 정렬시켜 형성할 수 있으며, 동시에, 채널 영역에만 나노 와이어 반도체층을 선택적으로 형성할 수 있는 효과를 제공한다.
다음으로, 본 발명의 제 2 실시예에 따른 박막 트랜지스터의 제조 방법에 대하여 설명하기로 한다.
본 발명의 제 2 실시예에 따른 박막 트랜지스터의 제조 방법은,
기판 상에 게이트 전극 및 상기 게이트 전극을 포함한 기판 전면에 절연막을 형성하는 단계와, 상기 게이트 전극 상부에 서로 마주보도록 배치되어 채널 영역을 정의하는 정렬 전극을 형성하는 단계와, 상기 채널 영역을 노출시키도록 상기 정렬 전극을 포함한 기판 전면에 유기막층을 형성하는 단계와, 상기 기판 상에 나노 와이어 분산 용액을 도포하는 단계와, 상기 정렬 전극 사이에 전기장을 형성하여 상기 채널 영역에 일방향으로 정렬된 나노 와이어 반도체층을 형성하는 단계와, 상기 유기막층을 제거하는 단계와, 상기 나노 와이어 반도체층 상부에 선택적으로 보호막을 형성하는 단계와, 상기 정렬 전극 상부에 금속층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
먼저, 유기막층을 제거하는 과정까지는 앞서 설명한 본 발명의 제 1 실시예에 따른 박막 트랜지스터의 제조 방법과 동일하므로, 상술한 설명으로 대신하기로 한다.
도3a에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 박막 트랜지스터의 제조 방법은, 유기막층을 제거하여 상기 채널 영역에 선택적으로 나노 와이어 반도체층(54)을 형성한 다음에, 상기 나노 와이어 반도체층 상부에 보호막(56)을 선택적으로 형성한다.
상기 보호막(56)은 실리콘옥사이드(SiO2) 또는 실리콘나이트라이드(SiNx)와 같은 무기절연막을 PECVD(Plasma Enhanced Chemical Vaporized Deposition)법 등으 로 증착하여 패터닝하는 것이 바람직하며, PVP(PolyVinyl Phenol), 폴리이미드, BCB(BenzoCyclo Butene), 파릴렌(parylene), 포토아크릴(photoacryl) 등의 유기절연막을 이용하여 형성하는 것도 가능하다.
다음으로, 도3b와 같이, 상기 정렬 전극(30a,30b)의 상부에 금속층(32)을 선택적으로 형성한다.
이와 같은 본 발명의 제 2 실시예에 따른 박막 트랜지스터의 제조 방법은, 나노 와이어 반도체층을 일방향으로 정렬시켜 형성하고, 동시에 상기 채널 영역에만 나노 와이어 반도체층을 선택적으로 형성할 수 있는 효과를 제공한다.
또한, 본 발명의 제 2 실시예에 따른 박막 트랜지스터의 제조 방법은, 상기 정렬 전극이 소스 전극 및 드레인 전극으로서, 상기 나노 와이어 반도체층을 통해 채널을 형성할 때, 상기 금속층이 정렬 전극의 저항을 낮출 수 있는 효과를 제공한다.
또한, 본 발명의 제 2 실시예에 따른 박막 트랜지스터의 제조 방법은, 상기 금속층을 형성하는 단계를 포함한 후속 공정을 진행할 때, 상기 나노 와이어 반도체층을 보호하는 효과를 제공한다.
다음으로, 본 발명의 실시예에 따른 박막 트랜지스터에 대하여 설명하기로 한다.
도4는 본 발명의 실시예에 따른 박막 트랜지스터의 단면을 나타낸 단면도이다.
본 발명의 실시예에 따른 박막 트랜지스터는, 기판(10) 위에 형성된 게이트 전극(20)과, 상기 게이트 전극(20)을 포함한 기판(10) 전면에 형성된 절연막(40)과, 상기 게이트 전극(20) 상부에 상기 절연막(40)을 사이로 서로 마주보도록 배치되어 채널 영역을 정의하도록 형성된 정렬 전극(30a,30b)과, 상기 채널 영역에 일방향으로 정렬되어 배열된 나노 와이어 반도체층(54)을 포함하여 형성되며,
상기 나노 와이어 반도체층(54)은 상기 채널 영역에만 선택적으로 형성된 것을 특징으로 한다.
즉, 본 발명의 실시예에 따른 박막 트랜지스터는 앞서 설명한 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에 따라 나노 와이어 반도체층을 형성하여, 상기 채널 영역에 일방향으로 정렬되도록 배열됨과 아울러 상기 채널 영역에만 선택적으로 형성된 나노 와이어 반도체층을 포함하여 구성된다.
상기 기판(10)으로는 유리 기판, 실리콘 기판 또는 플라스틱 재질의 기판을 이용하는 것이 가능하다.
상기 게이트 전극(20)은 금속층 또는 폴리실리콘층과 같이 전도성 물질로 형성하는 것을 특징으로 한다.
상기 절연막은 실리콘옥사이드(SiO2) 또는 실리콘나이트라이드(SiNx)와 같은 무기절연막으로 형성하는 것이 바람직하며, PVP(PolyVinyl Phenol), 폴리이미드, BCB(BenzoCyclo Butene), 파릴렌(parylene), 포토아크릴(photoacryl) 등과 같은 유기절연막으로 형성하는 것도 가능하다.
상기 정렬 전극(30a, 30b)은 구리(Cu),알루미늄(Al),은(Ag), 구리와 티타늄의 합금(Cu/Ti), 구리와 크롬의 합금(Cu/Cr), 알루미늄과 티타늄의 합금(Al/Ti), 알루미늄과 크롬의 합금(Al/Cr), 은과 티타늄의 합금(Ag/Ti), 은과 크롬의 합금(Ag/Cr)과 같은 재질로 형성하는 것이 바람직하나, 이에 한정되지는 않는다.
상기 나노 와이어 반도체층(54)은, 반도체성 나노 와이어를 이용하여 형성한다.
또한, 상기 박막 트랜지스터는 상기 나노 와이어 반도체층 상부에 형성된 보호막을 더 포함하여 구성될 수 있다.
또한, 상기 박막 트랜지스터는 상기 정렬 전극 상부에 형성된 금속층을 더 포함할 수 있다.
다음으로, 본 발명의 제 1 실시예에 따른 액정표시장치의 제조 방법에 설명하기로 한다.
본 발명의 제 1 실시예에 따른 액정표시장치의 제조 방법은,
기판 상에 복수의 게이트 라인 및 상기 게이트 라인에 접속된 게이트 전극과 상기 게이트 라인의 일단에 구비된 게이트 패드를 형성하는 단계와, 상기 게이트 라인 및 게이트 전극을 포함한 기판 전면에 절연막을 형성하는 단계와, 상기 게이트 전극 상부에 대응되는 절연막 상에 서로 마주보도록 배치되어 채널 영역을 정의하는 정렬 전극과 상기 게이트 라인과 교차하여 화소 영역을 정의하는 복수의 데이터 라인과 상기 데이터 라인의 일단에 구비된 데이터 패드를 형성하는 단계와, 상기 채널 영역이 노출되도록 유기막층을 형성하는 단계와, 상기 유기막층을 포함한 기판 전면에 나노 와이어 분산용액을 도포하는 단계와, 상기 정렬 전극 사이에 전기장을 형성하여 상기 채널 영역에 일방향으로 정렬된 나노 와이어 반도체층을 형성하는 단계와, 상기 분산 용액의 용매를 제거하는 단계와, 상기 유기막층을 제거하는 단계와, 상기 정렬 전극 및 나노 와이어 반도체층을 포함한 기판 전면에 패시베이션(passivation)막을 형성하는 단계와, 상기 패시베이션막을 선택적으로 제거하여 상기 정렬 전극의 일부를 노출시키도록 컨택홀을 형성하는 단계와, 상기 컨택홀을 통해 상기 정렬 전극에 접속되는 화소 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
도5는 본 발명의 제 1 실시예에 따른 액정표시장치를 대략적으로 나타낸 평면도이고, 도6a 내지 도6h는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위한 공정단면도로써, 좌측에서부터 게이트 패드부(A), 게이트 라인부(B), 데이터 라인부(C), 박막 트랜지스터부(D), 화소 전극부(E), 데이터 패드부(F)를 차례로 도시하였다.
먼저, 도6a와 같이, 기판(10) 상에 전도성 물질을 패터닝하여 게이트 라인(21)과, 상기 게이트 라인의 일단에 구비된 게이트 패드(22)와, 상기 게이트 라인에 접속된 게이트 전극(20)을 형성한다.
상기 게이트 라인(21), 게이트 패드(22), 및 게이트 전극(20)은 폴리실리콘(poly-silicon) 이나 금속 등의 도전성 물질로 형성한다.
또한, 상기 기판(10)은 유리 재질의 기판이나, PET(Poly Ethylen Terephthalate)나 폴리이미드, 에폭시 수지와 같은 플라스틱 재질의 기판을 사용하는 것도 가능하다.
다음으로, 도6b와 같이, 상기 게이트 라인(21), 게이트 패드(22), 및 게이 트 전극(20)을 포함하는 기판 전면에 절연막(40)을 형성한 후, 상기 절연막 상부에 데이터 라인(31), 데이터 패드(32), 정렬 전극(30a,30b)를 패터닝하여 형성한다.
상기 데이터 라인(31)은 상기 게이트 라인(21)과 교차하여 화소 영역을 정의하도록 형성하고, 상기 데이터 패드(32)는 상기 데이터 라인의 일단에 구비되도록 형성한다.
상기 정렬 전극(30a,30b)은 상기 데이터 라인(31)에 접속되며, 상기 게이트 전극의 상부에 대응되는 영역에 서로 마주보도록 배치되어 채널 영역(35)을 정의하도록 형성한다.
상기 절연막(40)은 실리콘옥사이드(SiO2) 또는 실리콘나이트라이드(SiNx)와 같은 무기절연막으로 형성하는 것이 바람직하며, PVP(PolyVinyl Phenol), 폴리이미드, BCB(BenzoCyclo Butene), 파릴렌(parylene), 포토아크릴(photoacryl) 등과 같은 유기절연막으로 형성하는 것도 가능하다.
상기 무기절연막은 PECVD 법 등으로 형성하고, 상기 유기절연막은 액체 상태의 유기물질을 코팅하여 형성하는 것이 가능할 것이다.
상기 데이터 라인(31), 데이터 패드(32), 정렬 전극(30a,30b)은 구리(Cu),알루미늄(Al),은(Ag), 구리와 티타늄의 합금(Cu/Ti), 구리와 크롬의 합금(Cu/Cr), 알루미늄과 티타늄의 합금(Al/Ti), 알루미늄과 크롬의 합금(Al/Cr), 은과 티타늄의 합금(Ag/Ti), 은과 크롬의 합금(Ag/Cr)과 같은 재질로 형성하는 것이 바람직하나, 이에 한정되지는 않는다.
다음으로, 도6c와 같이, 상기 채널 영역(35)을 노출시키도록 기판 전면에 유기막층(42)을 형성한다.
상기 유기막층(42)은, 예를 들면 포토레지스트(photoresist)와 같은 감광성 수지 등을 이용하여 상기 정렬 전극(30a, 30b) 사이의 채널 영역(35)만 노출시키도록 형성한다.
다음으로, 도6d에 도시된 바와 같이, 기판 전면에 나노 와이어(52)가 용매에 분산된 나노 와이어 분산 용액(50)을 도포한다.
상기 나노 와이어 분산 용액(50)을 도포하는 방법은, 슬릿 노즐(slit nozzle)을 이용하여 기판 전면에 균일하게 도포할 수 있으며, 잉크젯(Inkjet) 방식으로 채널 영역에 선택적으로 도포하는 것이 더 바람직하다.
또한, 나노 와이어(52)를 분산시키는 용매로서는, 바람직하게는 이소프로필알코올(IPA:Isopropyl Alcohol), 에탄올(ethanol)등의 극성 용매를 사용한다. 즉, 용매 내에 분산된 나노 와이어를 전계를 이용하여 배열하기 때문에, 나노 와이어를 분산시키는 용매로 극성 용매를 사용해야 한다.
이 때, 상기 나노 와이어로는 반도체성 나노 와이어를 이용한다.
다음으로, 도6e와 같이, 상기 정렬 전극(30a,30b) 사이에 전기장을 형성하여, 상기 채널 영역(35)에 나노 와이어 반도체층(54)을 형성한다.
다음으로, 도6f와 같이, 용매를 제거한 후 상기 유기막층(42)을 박리액 등을 이용하여 제거한다.
이와 같이, 유기막층(42)을 제거하면서, 상기 채널 영역(35) 이외의 영역에 배열되어 있던 나노 와이어층이 동시에 제거되면서, 상기 채널 영역(35)에만 선택 적으로 나노 와이어 반도체층을 형성하는 것이 가능하게 된다.
다음으로, 도6g와 같이, 상기 나노 와이어 반도체층(54)과, 데이터 라인(31), 데이터 패드(32), 정렬 전극(30a,30b)을 포함한 기판 전면에 패시베이션막(58)을 형성하고, 상기 패시베이션막을 선택적으로 제거하여 상기 정렬 전극(30a,30b)의 일부를 노출시키는 제 1 컨택홀(70a)과, 상기 게이트 패드(22)를 노출시키는 제 2 컨택홀(70b)와, 상기 데이터 패드(32)를 노출시키는 제 3 컨택홀(70c)을 형성한다.
상기 패시베이션막(58)으로는 실리콘옥사이드(SiO2) 또는 실리콘나이트라이드(SiN)와 같은 무기물질을 증착하여 형성할 수 있으며, PVP(PolyVinyl Phenol), 폴리이미드, BCB(BenzoCyclo Butene), 파릴렌(parylene), 포토아크릴(photoacryl) 등의 유기물질을 이용하는 것도 가능하다.
상기 제 1 내지 제 3컨택홀(70a, 70b, 70c)들은 건식식각을 이용한 포토리소그래피법 등으로 형성할 수 있을 것이다.
다음으로, 도6h와와 같이, 상기 제 1 컨택홀(70a)을 덮도록 화소 전극(80)을 형성하고, 상기 제 2 컨택홀(70b) 및 제 3 컨택홀(70c)을 덮도록 패드 전극(82)을 형성한다.
이 때, 상기 화소 전극(80)은 상기 컨택홀(70)을 통해 상기 정렬 전극(30a,30b)에 전기적으로 접속되도록 하여, 상기 나노 와이어 반도체층을 통해 전달되는 화소 전압을 전달받아, 액정을 구동하게 된다.
상기 패드 전극(82)은 상기 제 2 및 제 3 컨택홀(70b,70c)을 통해 외부로부 터 신호를 전달받는다.
상기 화소 전극은 상기 컨택홀을 덮도록 형성되며, 예를 들면, 인듐틴옥사이드(ITO : Indium Tin Oxide)나, 인듐징크옥사이드(IZO : Indium Zinc Oxide)와 같이 투명한 도전물질로 형성하는 것이 바람직하다.
또한, 상기 유기막층이 제거된 기판을 초순수(DIW:Dilute Water) 등을 이용하여 세정한 후 후속공정을 진행하여, 기판 상에 잔존하는 이물질 등에 의한 불량을 방지하는 것이 바람직하다.
이와 같이, 초순수를 사용하면 기판에 형성된 나노 와이어 반도체층 및 다른 패턴에 화학적인 영향을 주지 않고 세정하는 것이 가능하다.
이와 같은, 본 발명의 제 1 실시예에 따른 액정표시장치의 제조 방법은, 나노 와이어를 일방향으로 정렬시켜 이동도가 높은 나노 와이어 반도체층을 포함하는 박막 트랜지스터를 구비함으로써, 채널 영역의 면적을 줄여 높은 개구율을 확보하고 응답 속도를 높이는 것이 가능하다.
또한, 본 발명의 제 1 실시예에 따른 액정표시장치의 제조 방법은, 상기 채널 영역에만 선택적으로 나노 와이어 반도체층을 형성하는 것이 가능함으로써, 화소 영역에 배열된 나노 와이어 등에 의하여 빛이 산란되어 표시품위가 저하되는 문제를 방지하는 것이 가능하다.
또한, 본 발명의 제 1 실시예에 따른 액정표시장치의 제조 방법은, 반도체층을 형성하는 공정을 나노 와이어 분산 용액을 이용하여 솔루션-베이스(solution-base)로 형성하므로, 공정을 간단히 하는 것이 가능하다.
다음으로, 본 발명의 제 2 실시예에 따른 액정표시장치의 제조 방법에 대하여 설명하기로 한다.
본 발명의 제 2 실시예에 따른 액정표시장치의 제조 방법은,
기판 상에 복수의 게이트 라인 및 상기 게이트 라인에 접속된 게이트 전극을 형성하는 단계와, 상기 게이트 라인 및 게이트 전극을 포함한 기판 전면에 절연막을 형성하는 단계와, 상기 게이트 전극 상부에 대응되는 절연막 상에 서로 마주보도록 배치되어 채널 영역을 정의하는 정렬 전극과 상기 게이트 라인과 교차하여 화소 영역을 정의하는 복수의 데이터 라인을 형성하는 단계와, 상기 채널 영역이 노출되도록 유기막층을 형성하는 단계와, 상기 유기막층을 포함한 기판 전면에 나노 와이어 분산용액을 도포하는 단계와, 상기 정렬 전극 사이에 전기장을 형성하여 상기 채널 영역에 일방향으로 정렬된 나노 와이어 반도체층을 형성하는 단계와, 상기 분산 용액의 용매를 제거하는 단계와, 상기 유기막층을 제거하는 단계와, 상기 나노 와이어 반도체층 상부에 선택적으로 보호막을 형성하는 단계와, 상기 정렬 전극 상부에 선택적으로 금속층을 형성하는 단계와, 상기 보호막 및 금속층을 포함한 기판 전면에 패시베이션(passivation)막을 형성하는 단계와, 상기 패시베이션막을 선택적으로 제거하여 상기 금속층의 일부를 노출시키도록 컨택홀을 형성하는 단계와, 상기 컨택홀을 통해 상기 금속층에 접속되는 화소 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
먼저, 유기막층을 제거하는 과정까지는 앞서 설명한 본 발명의 제 1 실시예에 따른 액정표시장치의 제조 방법과 동일하므로, 상술한 설명으로 대신하기로 한 다.
본 발명의 제 2 실시예에 따른 액정표시장치의 제조 방법은, 상기 나노 와이어 반도체층 상부에 선택적으로 보호막을 형성하고, 상기 정렬 전극 상부에 선택적으로 금속층을 형성하는 단계를 더 포함한다.
또한, 상기 정렬 전극 상부에 금속층을 형성하므로, 상기 컨택홀을 통하여 금속층의 일부가 노출되고 상기 화소전극은 상기 금속층에 전기적으로 접속되어진다.
상기 보호막은 실리콘옥사이드(SiO2) 또는 실리콘나이트라이드(SiNx)와 같은 무기절연막을 PECVD(Plasma Enhanced Chemical Vaporized Deposition)법 등으로 증착하여 패터닝하여 형성하는 것이 바람직하며, PVP(PolyVinyl Phenol), 폴리이미드, BCB(BenzoCyclo Butene), 파릴렌(parylene), 포토아크릴(photoacryl) 등의 유기절연막을 이용하여 형성하는 것도 가능하다.
또한, 상기 보호막은 상기 패시베이션막과 식각 선택비가 다른 물질로 형성하는 것이 바람직하다.
이와 같은, 본 발명의 제 2 실시예에 따른 액정표시장치의 제조 방법은,
일방향으로 정렬됨과 아울러 채널 영역에만 선택적으로 형성된 박막 트랜지스터를 구비함과 아울러, 나노 와이어 반도체층 상부에 선택적으로 형성된 보호막과, 정렬 전극 상부에 선택적으로 형성된 금속층을 포함하여 구성되므로,
상기 정렬 전극이 소스 전극 및 드레인 전극으로서 상기 나노 와이어 반도체층을 통해 채널을 형성할 때, 상기 금속층이 정렬 전극의 저항을 낮출 수 있는 효과를 더 제공한다.
또한, 본 발명의 제 2 실시예에 따른 액정표시장치의 제조 방법은, 상기 금속층을 형성하는 단계와 같은 후속 공정을 진행할 때, 상기 보호막이 나노 와이어 반도체층을 보호하는 효과를 더 제공한다.
다음으로, 본 발명의 제 1 실시예에 따른 액정표시장치에 대하여 설명하기로 한다.
본 발명의 제 1 실시예에 따른 액정표시장치는,
기판 상에 형성된 복수의 게이트 라인 및 상기 게이트 라인에 접속된 게이트 전극과 상기 게이트 라인의 일단에 구비된 게이트 패드와, 상기 게이트 라인 및 게이트 전극을 포함한 기판 전면에 형성된 절연막과, 상기 게이트 전극 상부에 대응되는 절연막 상에 서로 마주보도록 배치되어 채널 영역을 정의하는 정렬 전극 및 상기 게이트 라인과 교차하여 화소 영역을 정의하는 복수의 데이터 라인과 상기 데이터 라인의 일단에 구비된 데이터 패드와, 상기 채널 영역에 일방향으로 정렬되어 상기 정렬 전극에 접속되도록 형성된 나노 와이어 반도체층과, 상기 정렬 전극 및 나노 와이어 반도체층을 포함한 기판 전면에 형성된 패시베이션(passivation)막과, 상기 패시베이션막을 선택적으로 제거하여 상기 정렬 전극 및 상기 게이트 패드와 데이터 패드의 일부를 노출시키도록 형성된 복수의 컨택홀과, 상기 컨택홀을 통해 상기 정렬 전극에 접속되는 화소 전극과 상기 컨택홀을 통해 게이트 패드 및 데이터 패드에 접속되는 패드 전극을 포함하여 구성되는 것을 특징으로 한다.
상기 기판으로는 유리 재질의 기판 또는 플렉서블 디스플레이(Flexible Display)를 구현하기 위하여 PET(Poly Ethylen Terephthalate)나 폴리이미드, 에폭시 수지와 같은 플라스틱 재질의 기판을 사용하는 것도 가능하다.
상기 게이트 라인 및 게이트 전극은 폴리실리콘 또는 Al, Cu, Cr, Mo, Al/Nd, Mo/Al/Mo, Cr/Al/Mo 과 같은 금속이나 금속의 합금으로 이루어진 도전성 물질로 형성한다.
상기 절연막으로는 실리콘옥사이드 또는 실리콘나이트라이드와 같은 무기절연막이나 PVP(PolyVinyl Phenol), 폴리이미드, BCB(BenzoCyclo Butene), 파릴렌(parylene), 포토아크릴(photoacryl) 등의 유기절연막을 이용하는 것이 가능할 것이다.
상기 정렬 전극은, 구리(Cu),알루미늄(Al),은(Ag), 구리와 티타늄의 합금(Cu/Ti), 구리와 크롬의 합금(Cu/Cr), 알루미늄과 티타늄의 합금(Al/Ti), 알루미늄과 크롬의 합금(Al/Cr), 은과 티타늄의 합금(Ag/Ti), 은과 크롬의 합금(Ag/Cr)과 같은 재질로 형성하는 것이 바람직하나, 이에 한정되지는 않는다.
상기 데이터 라인은 상기 정렬 전극과 동일한 재질로 형성할 수 있으며, 상기 정렬 전극과 다른 재질의 금속을 상기 정렬 전극과 전기적으로 연결되도록 형성하는 것도 가능하다.
상기 나노 와이어 반도체층은 반도체성 나노 와이어로 형성된다.
상기 패시베이션막은 상기 정렬 전극 및 나노 와이어 반도체층을 포함한 기판 전면에, 무기 절연물질 또는 유기 절연물질로 형성된다.
또한, 상기 패시베이션막은 상기 정렬 전극의 일부를 노출시키도록 선택적 으로 제거되어 형성된 컨택홀을 구비한다.
상기 화소 전극은 상기 컨택홀을 통해 상기 정렬 전극에 접속되도록 형성되며, ITO나 IZO와 같이 투명한 재질의 전도성 물질로 형성된다.
상기 정렬 전극은 상기 데이터 라인을 통해 화상 신호를 공급받아 상기 나노 와이어 반도체층을 통해 상기 화소 전극으로 화상 신호를 공급하여, 액정을 구동하게 된다.
다음으로, 본 발명의 제 2 실시예에 따른 액정표시장치에 대하여 설명하기로 한다.
본 발명의 제 2 실시예에 따른 액정표시장치는,
기판 상에 형성된 복수의 게이트 라인 및 상기 게이트 라인에 접속된 게이트 전극과, 상기 게이트 라인 및 게이트 전극을 포함한 기판 전면에 형성된 절연막과, 상기 게이트 전극 상부에 대응되는 절연막 상에 서로 마주보도록 배치되어 채널 영역을 정의하는 정렬 전극 및 상기 게이트 라인과 교차하여 화소 영역을 정의하는 복수의 데이터 라인과, 상기 채널 영역에 일방향으로 정렬되어 상기 정렬 전극에 접속되도록 형성된 나노 와이어 반도체층과, 상기 나노 와이어 반도체층 상부에 선택적으로 형성된 보호막과, 상기 정렬 전극 상부에 선택적으로 형성된 금속층과, 상기 금속층 및 보호막을 포함한 기판 전면에 형성된 패시베이션(passivation)막과, 상기 패시베이션막을 선택적으로 제거하여 상기 금속층의 일부를 노출시키도록 형성된 컨택홀과, 상기 컨택홀을 통해 상기 금속층에 접속되도록 형성된 화소 전극을 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제 2 실시예에 따른 액정표시장치는, 앞서 설명한 본 발명의 제 1 실시예에 따른 액정표시장치와 보호막 및 금속층을 더 구비한 것을 제외하고는 동일한 구성을 가지므로, 상기 보호막 및 금속층을 제외한 다른 구성에 대한 설명은 위에서 서술한 설명으로 대신하기로 한다.
상기 보호막은 상기 나노 와이어 반도체층을 후속 공정으로부터 보호하도록, 실리콘옥사이드 또는 실리콘나이트라이드와 같은 무기절연막이나 PVP(PolyVinyl Phenol), 폴리이미드, BCB(BenzoCyclo Butene), 파릴렌(parylene), 포토아크릴(photoacryl) 등의 유기절연막으로 형성하는 것이 가능하다.
상기 금속층은 상기 정렬 전극의 상부에 선택적으로 형성되어, 상기 정렬 전극을 통해 상기 화소 전극에 화상 신호가 공급될 때, 상기 정렬 전극의 저항을 낮추어 표시 품위를 높일 수 있는 효과를 제공한다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 따른 박막 트랜지스터의 제조 방법은,
채널 영역에 선택적으로 나노 와이어 반도체층을 형성할 수 있음과 아울러, 상기 나노 와이어를 용이하게 일정한 방향을 가지도록 정렬시켜 배열하는 것이 가능하도록 함으로써,
높은 이동도를 가지고, 신뢰성을 높일 수 있는 나노 와이어 박막 트랜지스터를 구현할 수 있다.
또한, 본 발명에 따른 액정표시장치의 제조 방법은,
높은 이동도를 가지는 나노 와이어 반도체층을 형성함으로써, 채널 영역의 면적을 줄여 높은 개구율을 가짐과 동시에 높은 응답속도를 가지는 액정표시장치를 구현할 수 있다.
또한, 높은 이동도를 가지는 나노 와이어 반도체층을 포함하는 박막 트랜지스터를 이용하여, COG(Chip On Glass)를 구현하는 것도 가능할 것이다.
또한, 상기 나노 와이어 반도체층을 솔루션-베이스로 만들 수 있으므로, 진공 공정 및 패터닝 공정을 줄임으로써 공정을 간단히 할 수 있는 효과를 가진다.

Claims (48)

  1. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함한 기판 전면에 절연막을 형성하는 단계;
    상기 게이트 전극 상부에 서로 마주보도록 배치되어 채널 영역을 정의하는 정렬 전극을 형성하는 단계;
    상기 채널 영역이 노출되도록 유기막층을 형성하는 단계;
    상기 기판 상에 나노 와이어 분산용액을 도포하는 단계;
    상기 정렬 전극 사이에 전기장을 형성해 상기 채널 영역에 상기 나노 와이어를 정렬시켜 나노 와이어 반도체층을 형성하는 단계;
    상기 분산 용액의 용매를 제거하는 단계;
    상기 유기막층을 제거하는 단계를 포함하고,
    상기 나노 와이어 분산 용액을 도포하는 단계는, 슬릿 노즐을 이용하여 기판 전면에 도포하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  2. 제 1 항에 있어서,
    상기 유기막층을 제거한 이후, 상기 나노 와이어 반도체층 상부에 선택적으로 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  3. 제 1 항 또는 제 2 항 중 어느 한 항에 있어서,
    상기 정렬 전극 상부에 선택적으로 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  4. 제 3 항에 있어서,
    상기 나노 와이어 반도체층 상부에 보호막을 형성한 후에, 상기 금속층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 나노 와이어 분산 용액을 도포하는 단계는, 용매로 극성 용매를 사용하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함한 기판 전면에 절연막을 형성하는 단계;
    상기 게이트 전극 상부에 서로 마주보도록 배치되어 채널 영역을 정의하는 정렬전극을 형성하는 단계;
    상기 채널 영역이 노출되도록 유기막층을 형성하는 단계;
    상기 유기막층을 포함한 기판 전면에 나노 와이어 분산용액을 도포하는 단계;
    상기 정렬 전극 사이에 전기장을 형성해 상기 채널 영역에 나노 와이어를 정렬시켜 나노 와이어 반도체층을 형성하는 단계;
    상기 분산 용액의 용매를 제거하는 단계;
    상기 유기막층을 제거하는 단계;
    상기 정렬 전극 및 나노 와이어 반도체층을 포함한 기판 전면에 패시베이션(passivation)막을 형성하는 단계;
    상기 패시베이션막의 일부를 선택적으로 제거하여 컨택홀을 형성하는 단계;
    상기 컨택홀을 덮도록 화소 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 제 23 항에 있어서,
    상기 유기막층을 제거하는 단계 이후에, 상기 나노 와이어 반도체층 상부에 선택적으로 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  34. 제 23항 또는 제 33 항 중 어느 한 항에 있어서,
    상기 정렬 전극 상부에 선택적으로 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  35. 제 34 항에 있어서,
    상기 컨택홀은 금속층의 일부분을 노출시키도록 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  36. 제 35 항에 있어서,
    상기 나노 와이어 반도체층 상부에 선택적으로 보호막을 형성한 후에, 상기 금속층을 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  37. 청구항 37은(는) 설정등록료 납부시 포기되었습니다.
    제 23 항에 있어서,
    상기 유기막층을 제거하는 단계 이후에, 기판을 세정하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  38. 청구항 38은(는) 설정등록료 납부시 포기되었습니다.
    제 37 항에 있어서,
    상기 기판을 세정하는 단계에서 초순수를 사용하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  39. 제 23 항에 있어서,
    상기 나노 와이어 분산 용액을 도포하는 단계는, 슬릿 노즐을 이용하여 기판 전면에 도포하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  40. 제 23 항에 있어서,
    상기 나노 와이어 분산 용액을 도포하는 단계는, 상기 채널 영역에 선택적으로 도포하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  41. 청구항 41은(는) 설정등록료 납부시 포기되었습니다.
    제 40 항에 있어서,
    상기 나노 와이어 분산 용액을 도포하는 단계는, 잉크젯 방식으로 도포하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  42. 청구항 42은(는) 설정등록료 납부시 포기되었습니다.
    제 23 항에 있어서,
    상기 유기막층을 형성하는 단계에서, 상기 유기막층은 포토레지스트를 이용하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
KR1020070040309A 2007-04-25 2007-04-25 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법 KR101365411B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070040309A KR101365411B1 (ko) 2007-04-25 2007-04-25 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
US12/005,319 US7800139B2 (en) 2007-04-25 2007-12-27 Thin film transistor and method for fabricating the same, and liquid crystal display device and method for manufacturing the same
US12/872,752 US8030141B2 (en) 2007-04-25 2010-08-31 Thin film transistor and method for fabricating the same, and liquid crystal display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070040309A KR101365411B1 (ko) 2007-04-25 2007-04-25 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080095595A KR20080095595A (ko) 2008-10-29
KR101365411B1 true KR101365411B1 (ko) 2014-02-20

Family

ID=39885901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070040309A KR101365411B1 (ko) 2007-04-25 2007-04-25 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법

Country Status (2)

Country Link
US (2) US7800139B2 (ko)
KR (1) KR101365411B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244898B1 (ko) 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
CN101582450B (zh) * 2008-05-16 2012-03-28 清华大学 薄膜晶体管
CN101582444A (zh) * 2008-05-14 2009-11-18 清华大学 薄膜晶体管
CN101587839B (zh) * 2008-05-23 2011-12-21 清华大学 薄膜晶体管的制备方法
CN101582447B (zh) * 2008-05-14 2010-09-29 清华大学 薄膜晶体管
CN101582451A (zh) * 2008-05-16 2009-11-18 清华大学 薄膜晶体管
CN101582445B (zh) * 2008-05-14 2012-05-16 清华大学 薄膜晶体管
CN101582446B (zh) * 2008-05-14 2011-02-02 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN101599495B (zh) * 2008-06-04 2013-01-09 清华大学 薄膜晶体管面板
CN101582449B (zh) * 2008-05-14 2011-12-14 清华大学 薄膜晶体管
CN101593699B (zh) * 2008-05-30 2010-11-10 清华大学 薄膜晶体管的制备方法
CN101582382B (zh) * 2008-05-14 2011-03-23 鸿富锦精密工业（深圳）有限公司 薄膜晶体管的制备方法
CN101582448B (zh) * 2008-05-14 2012-09-19 清华大学 薄膜晶体管
TWI375840B (en) * 2008-06-27 2012-11-01 Wintek Corp Liquid crystal display panel and lcd device using the same
KR101104248B1 (ko) * 2008-12-23 2012-01-11 한국전자통신연구원 자기 정렬 전계 효과 트랜지스터 구조체
WO2010139386A1 (en) * 2009-06-06 2010-12-09 Merck Patent Gmbh Process for aligning nanoparticles
JP5462558B2 (ja) * 2009-09-08 2014-04-02 東京応化工業株式会社 塗布装置及び塗布方法
JP5719546B2 (ja) * 2009-09-08 2015-05-20 東京応化工業株式会社 塗布装置及び塗布方法
JP5639816B2 (ja) * 2009-09-08 2014-12-10 東京応化工業株式会社 塗布方法及び塗布装置
KR101570482B1 (ko) * 2009-10-15 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102646676B (zh) * 2011-11-03 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板
US9299940B2 (en) * 2012-11-02 2016-03-29 The Regents Of The University Of California Carbon nanotube network thin-film transistors on flexible/stretchable substrates
CN105810747B (zh) 2014-12-31 2018-11-30 清华大学 N型薄膜晶体管
CN105810749B (zh) * 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
CN105810586B (zh) 2014-12-31 2018-10-02 清华大学 N型薄膜晶体管的制备方法
CN105810748B (zh) 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
CN105810587B (zh) 2014-12-31 2019-07-12 清华大学 N型薄膜晶体管的制备方法
CN105405768A (zh) * 2015-12-14 2016-03-16 华南理工大学 一种薄膜晶体管及其制备方法
CN107768386B (zh) * 2017-11-16 2020-09-01 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法以及液晶显示面板
CN109148303B (zh) * 2018-07-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060077719A (ko) * 2004-12-30 2006-07-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
WO2006085559A1 (ja) * 2005-02-10 2006-08-17 Matsushita Electric Industrial Co., Ltd. 微細構造体を保持するための構造体、半導体装置、ｔｆｔ駆動回路、パネル、ディスプレイ、センサおよびこれらの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU782000B2 (en) 1999-07-02 2005-06-23 President And Fellows Of Harvard College Nanoscopic wire-based devices, arrays, and methods of their manufacture
EE00256U1 (et) 2000-07-07 2001-01-15 Loktaevski Viktor Kolbmootor
KR100984585B1 (ko) 2000-08-22 2010-09-30 프레지던트 앤드 펠로우즈 오브 하버드 칼리지 반도체 성장 방법 및 디바이스 제조 방법
AU2003216254A1 (en) * 2002-02-12 2003-09-04 Kionix, Inc. Fabrication of ultra-shallow channels for microfluidic devices and systems
US7651926B2 (en) * 2002-05-24 2010-01-26 Massachusetts Institute Of Technology Rapid patterning of nanostructures
CN1886770B (zh) * 2003-11-28 2011-02-09 日本瑞翁株式会社 薄膜晶体管集成电路装置、有源矩阵显示装置及其制造方法
US7312469B2 (en) * 2004-06-10 2007-12-25 Xerox Corporation Device with small molecular thiophene compound
JP2006086069A (ja) * 2004-09-17 2006-03-30 Three M Innovative Properties Co 有機エレクトロルミネッセンス素子及びその製造方法
US7405129B2 (en) * 2004-11-18 2008-07-29 International Business Machines Corporation Device comprising doped nano-component and method of forming the device
US7793916B2 (en) * 2005-03-04 2010-09-14 Powell Technologies Llc Electric-motor-operated valve closure system
KR100934834B1 (ko) * 2005-06-20 2009-12-31 엘지디스플레이 주식회사 도포액 도포장치 및 이를 이용한 액정표시장치의 제조방법
US7829474B2 (en) * 2005-07-29 2010-11-09 Lg. Display Co., Ltd. Method for arraying nano material and method for fabricating liquid crystal display device using the same
GB0516401D0 (en) * 2005-08-09 2005-09-14 Univ Cambridge Tech Nanorod field-effect transistors
KR101287735B1 (ko) * 2006-12-08 2013-07-18 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법 및 이를 이용한액정표시장치의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060077719A (ko) * 2004-12-30 2006-07-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
WO2006085559A1 (ja) * 2005-02-10 2006-08-17 Matsushita Electric Industrial Co., Ltd. 微細構造体を保持するための構造体、半導体装置、ｔｆｔ駆動回路、パネル、ディスプレイ、センサおよびこれらの製造方法

Also Published As

Publication number Publication date
US8030141B2 (en) 2011-10-04
US20080265293A1 (en) 2008-10-30
US20100330750A1 (en) 2010-12-30
US7800139B2 (en) 2010-09-21
KR20080095595A (ko) 2008-10-29

Similar Documents

Publication Publication Date Title
KR101365411B1 (ko) 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
US7838872B2 (en) Organic thin film transistor array panel
US8350255B2 (en) Thin film transistor and method for manufacturing thin film transistor
JP5365007B2 (ja) 薄膜トランジスタアレイおよびその製造方法
US8916863B2 (en) Organic thin-film transistor and method of manufacturing organic thin-film transistor
US20070152210A1 (en) Organic thin film transistor and method for manufacturing the same
KR20000062886A (ko) 반도체 장치, 그 제조 방법 및 액정 표시 장치
US8299516B2 (en) Vertical thin film transistor and method for manufacturing the same and display device including the vertical thin film transistor and method for manufacturing the same
KR20100106503A (ko) 유기 박막 트랜지스터 제조 방법, 유기 박막 트랜지스터 소자, 능동 매트릭스 유기 광학 소자 제조 방법
US9698173B2 (en) Thin film transistor, display, and method for fabricating the same
EP2528126A1 (en) Organic TFT array substrate and manufacture method thereof
KR101352110B1 (ko) 유기 박막 트랜지스터 및 그의 제조 방법, 이를 이용한평판 표시 장치
JP4366039B2 (ja) 有機半導体デバイス及びその製造方法
KR101362143B1 (ko) 박막 트랜지스터의 제조 방법과, 액정표시장치의 제조 방법
EP1703573B1 (en) Organic thin film transistor, flat display device including the same, and method of manufacturing the organic thin film transistor
KR101352106B1 (ko) 액정표시장치의 제조 방법
JP2010212326A (ja) 半導体装置
KR101407288B1 (ko) 박막 트랜지스터 및 그의 제조 방법
KR101397445B1 (ko) 유기박막트랜지스터 제조방법
JP4180833B2 (ja) インバータ
JP2004304182A (ja) 薄膜トランジスタ及びその作製方法
JP6649765B2 (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
KR101443625B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조 방법 및 디스플레이 장치
TWI655678B (zh) Thin film transistor array and image display device
KR101396629B1 (ko) 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6