KR101362143B1 - 박막 트랜지스터의 제조 방법과, 액정표시장치의 제조 방법 - Google Patents

박막 트랜지스터의 제조 방법과, 액정표시장치의 제조 방법 Download PDF

Info

Publication number
KR101362143B1
KR101362143B1 KR1020070041320A KR20070041320A KR101362143B1 KR 101362143 B1 KR101362143 B1 KR 101362143B1 KR 1020070041320 A KR1020070041320 A KR 1020070041320A KR 20070041320 A KR20070041320 A KR 20070041320A KR 101362143 B1 KR101362143 B1 KR 101362143B1
Authority
KR
South Korea
Prior art keywords
forming
thin film
self
nanowire
delete delete
Prior art date
Application number
KR1020070041320A
Other languages
English (en)
Other versions
KR20080096186A (ko
Inventor
김재현
채기성
이보현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070041320A priority Critical patent/KR101362143B1/ko
Publication of KR20080096186A publication Critical patent/KR20080096186A/ko
Application granted granted Critical
Publication of KR101362143B1 publication Critical patent/KR101362143B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 나노 와이어를 이용한 나노 와이어 박막 트랜지스터 및 액정표시장치에 있어서,
채널 영역에 일방향으로 정렬됨과 동시에, 상기 채널 영역에만 선택적으로 나노 와이어 반도체층을 형성함으로써, 개구율을 높이고 응답 속도를 증가시킬 수 있는 표시장치를 구현하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은 양쪽친매성의 자기 정렬 단층박막을 형성하고, 상기 자기 정렬 단층박막의 엔드 그룹과 반발력을 가지는 용매를 이용하여 나노 와이어 반도체층을 솔루션 베이스로 형성함을 특징으로 한다.
박막 트랜지스터, 액정표시장치, 나노 와이어, 반도체층

Description

박막 트랜지스터의 제조 방법과, 액정표시장치의 제조 방법{Fabricating Method Of Thin Film Transistor and Manufacturing Method Of Liquid Crystal Display Device}
도1a 내지 도1f는 본 발명의 제 1 실시예에 따른 박막 트랜지스터의 공정 단면도.
도2a 내지 도2e는 본 발명의 본 발명의 제 1 실시예에 따른 박막 트랜지스터의 공정 평면도.
도3은 자기 정렬 단층박막을 형성하는 분자 구조를 도시한 도면.
도4a 내지 도4e는 본 발명의 제 2 실시예에 따른 박막 트랜지스터의 공정 단면도.
도5는 본 발명의 제 1 실시예에 따른 박막 트랜지스터의 단면도.
도6은 본 발명의 제 2 실시예에 따른 박막 트랜지스터의 단면도.
도7은 본 발명의 실시예에 따른 액정표시장치의 평면도.
도8a 내지 도8f는 본 발명의 실시예에 따른 액정표시장치의 제조 방법의 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
20 : 게이트 전극 21 : 게이트 라인
22 : 게이트 패드 40 : 절연막
10 : 기판 30a,30b : 정렬 전극
31 : 데이터 라인 32 : 데이터 패드
50 : 나노 와이어 분산 용액 52 : 나노 와이어
54 : 나노 와이어 반도체층 90 : 자기 정렬 단층박막
60 : 보호막 110 : 앵커링 그룹
120 : 스페이스 그룹 130 : 엔드 그룹
58 : 패시베이션막 70a : 제 1 컨택홀
70b : 제 2 컨택홀 70c : 제 3 컨택홀
80 : 화소 전극 82 : 패드 전극
35 : 채널 영역
본 발명은 박막 트랜지스터 및 그의 제조 방법에 관한 것으로, 보다 자세히는 나노 와이어를 이용하여 보다 높은 이동도를 나타내고 높은 신뢰성을 가지는 박막 트랜지스터 및 그의 제조 방법을 제공한다.
또한, 본 발명은 이와 같은 박막 트랜지스터를 포함하는 액정표시장치 및 그의 제조 방법에 관한 것으로, 나노 와이어를 이용하여 높은 이동도를 가지는 박막 트랜지스터를 구비함으로써 개구율을 증가시킬 수 있는 액정표시장치 및 그의 제조 방법을 제공한다.
정보화 사회의 발전에 따라, 종래의 CRT(Cathode Ray Tube)가 가지는 무거운 중량과 큰 부피와 같은 단점들을 개선한, 새로운 영상 표시 장치들이 개발되고 있으며,
이에 따라, LCD(Liquid Crystal Display Device;액정표시장치), OLED(Organic Light Emitting Diode;유기 발광 다이오드), PDP(Plasma Panel Display Device), SED(Surface-conduction Electron-emitter Display Device)등과 같은 여러 가지 평판 표시 장치들이 주목받고 있다.
이와 같은 평판 표시 장치들은, 수십 만 개 내지 수백 만 개의 화소(pixel)들이 모여서 형성되며, 이들 각각의 화소들을 구동하기 위한 스위칭 소자로는 박막 트랜지스터(Thin Film Transistor)가 널리 적용되고 있다.
종래에는 상기 박막 트랜지스터로 비정질 실리콘(amorphous silicon)을 반도체층으로 하는 무기 박막 트랜지스터가 주로 사용되었으나, 최근에는 나노 와이어(nano wire)를 반도체층으로 하는 나노 와이어 박막 트랜지스터가 주목받고 있다.
나노 와이어란, 적어도 일단면의 높이가 500㎚ 미만, 바람직하게는 100㎚ 미만이고, 종횡비(가로길이:세로길이)가 10이상, 바람직하게는 100이상의 도전성 또는 반도체성 재료를 일반적으로 칭하는 용어이다. (WO 02/17362호, WO 02/4801호 및 01/03208호 참조)
이와 같은 나노 와이어중 반도체성 나노와이어는, 예를 들면, Si, Ge, Sn, Se, Te, B, C(다이아몬드 포함), P, B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn 및 Ge-Sn, SiC, BN/BP/BAs, AlN/AlP/AlAs/AlSb, GaN/GaP/GaAs/GaSb, InN/InP/InAs/InSb, BN/BP/BAs, AlN/AlP/AlAs/AlSb, GaN/GaP/GaAs/GaSb, InN/InP/InAs/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCl, CuBr, CuI, AgF, AgCl, AgBr, AgI, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, Si3N4, Ge3N4, Al2O3, Al2CO와 같은 재료에서 선택되거나 이들 재료들이 적절하게 조합되어 만들어질 수 있으며 이에 한정되지는 않는다.
또한, 나노 와이어는 탄소나노튜브, 또는 도전성/반도체성 유기 중합체 재료(예를 들어, 펜타센(pentacene)) 및 전이 금속 산화물을 포함한다.
나노 와이어는 단결정성 구조물이기 때문에, 이를 반도체층으로 사용할 경우 종래의 비정질 실리콘을 이용한 박막 트랜지스터에 비하여 높은 이동도를 가지는 박막 트랜지스터를 구현하는 것이 가능하다.
종래에는 나노 와이어를 반도체층으로 하는 박막 트랜지스터를 형성하기 위하여, 표면에 나노 와이어가 분산된 용액을 이용한 랑뮈어-블로젯(LB:Langmuir-Blodgett)법을 주로 이용하였다.
랑뮈어-블로젯법은 용액의 표면상에 적당한 표면압을 가하여 나노 와이어가 배열된 층을 형성한 후, 기판을 상기 나노 와이어가 표면에 배열된 용액에 담그는 과정을 반복하여 나노 와이어를 고체 기판 상으로 이전(transfer)시켜 단일층 혹은 다층의 나노 와이어층을 형성하는 방법이다.
그러나, 이와 같은 랑뮈어-블로젯법으로 나노 와이어 반도체층을 형성하는 방법은 다음과 같은 문제점이 있었다.
즉, 기판 상에 형성된 나노 와이어층이 효과적인 반도체층으로 작용하기 위해서는 상기 나노 와이어들이 일정한 방향으로 정렬되어 배열되어야 하는데, 랑뮈어-블로젯법으로는 나노 와이어를 일정한 방향으로 정렬시키는 것이 용이하지 않다는 문제가 있었다.
또한, 상기 나노 와이어 반도체층이 채널 영역에만 선택적으로 형성되어야 하는데, 랑뮈어-블로젯법으로는 채널 영역에만 선택적으로 나노 와이어층을 형성하는 것이 용이하지 않다는 문제가 있었다.
만약, 채널 영역 이외의 영역에 나노 와이어층이 형성되면, 나노 와이어층이 빛을 산란시키거나 소자의 신뢰성에 영향을 주는 문제점이 발생할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여, 나노 와이어 반도체층이 일정한 방향으로 정렬되도록 함과 동시에, 채널 영역에만 선택적으로 형성되도록 하는 박막 트랜지스터의 제조 방법을 제공하는 것을 기술적 과제로 한다.
상기 기술적 과제를 달성하기 위하여 본 발명의 실시예에 따른 박막 트랜지 스터의 제조 방법은,
기판 상에 서로 마주보도록 배치되어 채널 영역을 정의하는 정렬전극을 형성하는 단계와, 상기 채널 영역을 노출시키도록 자기 정렬 단층박막(SAM:Self Assembled Monolayer)을 형성하는 단계와, 상기 기판 상에 나노 와이어 분산용액을 도포하는 단계와, 상기 정렬 전극 사이에 전기장을 형성해 상기 채널 영역에 상기 나노 와이어를 정렬시켜 나노 와이어 반도체층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명의 실시예에 따른 박막 트랜지스터는,
기판 상에 서로 마주보도록 배치되도록 배치되어 채널 영역을 정의하도록 형성된 정렬 전극과, 상기 채널 영역을 노출시키도록 형성된 자기 정렬 단층박막과, 상기 채널 영역에 일방향으로 정렬되어 형성됨과 아울러 상기 채널 영역에만 선택적으로 형성된 나노 와이어 반도체층을 포함하여 구성되는 것을 특징으로 한다.
이와 같이, 본 발명의 실시예에 따른 박막 트랜지스터 및 그의 제조 방법은, 정렬 전극에 전압을 걸어주어 정렬 전극 사이에 전기장을 형성함으로써, 나노 와이어 분산 용액에 분산된 나노 와이어들이 상기 정렬 전극 사이의 채널 영역에 일정한 방향으로 정렬되도록 하는 것이 가능하다.
또한, 본 발명의 실시예에 따른 박막 트랜지스터 및 그의 제조 방법은, 상기 채널 영역만 노출되도록 상기 채널 영역을 제외한 나머지 영역에 자기 정렬 단층박막을 형성하고, 상기 자기 정렬 단층박막과 상기 나노 와이어 분산 용액 간의 반발력을 이용하여 상기 채널 영역에만 선택적으로 나노 와이어 반도체층을 형성하는 것이 가능하다.
다음으로, 첨부된 도면을 참조로 하여, 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에 대하여 보다 자세히 설명하기로 한다.
도1a 내지 도1 및 도2a 내지 도2e를 참조로 하여 본 발명의 제 1 실시예에 따른 박막 트랜지스터의 제조 방법에 대하여 설명하기로 한다.
도1a 내지 도1h는 본 발명의 제 1 실시예에 따른 박막 트랜지스터의 제조 방법을 나타낸 공정 단면도이고, 도2a 내지 도2e는 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법을 나타낸 공정 평면도이다.
먼저, 도1a에 도시된 바와 같이, 기판(10) 상에 게이트 전극(20)을 패터닝하여 형성한다.
상기 게이트 전극(20)은 폴리실리콘(poly-silicon) 이나 금속 등의 도전성 물질로 형성한다.
다음으로, 도1b 및 도2a에 도시된 바와 같이, 상기 게이트 전극(20)을 포함한 기판(10) 전면에 절연막(40)을 형성한 후, 상기 게이트 전극(10) 상부에 서로 마주보도록 배치되어 채널 영역(35)을 정의하는 정렬 전극(30a, 30b)을 형성한다.
이 때, 상기 정렬 전극(30a, 30b)과 상기 게이트 전극(20) 사이에는 절연막(40)이 개재된다.
도1b 및 도2a에서는 상기 정렬 전극(30a, 30b)에 신호를 인가하기 위한 배선의 도시는 생략하였다.
상기 절연막(40)은 실리콘옥사이드(SiO2) 또는 실리콘나이트라이드(SiNx)와 같은 무기절연막이 바람직하며, PVP(PolyVinyl Phenol), 폴리이미드, BCB(BenzoCyclo Butene), 파릴렌(parylene) 등의 유기절연막을 이용하는 것도 가능하다.
상기 정렬 전극(30a, 30b)은 바람직하게는 구리(Cu),알루미늄(Al),은(Ag), 구리와 티타늄의 합금(Cu/Ti), 구리와 크롬의 합금(Cu/Cr), 알루미늄과 티타늄의 합금(Al/Ti), 알루미늄과 크롬의 합금(Al/Cr), 은과 티타늄의 합금(Ag/Ti), 은과 크롬의 합금(Ag/Cr)과 같은 재질로 형성하는 것이 바람직하나, 이에 한정되지는 않는다.
또한, 상기 정렬 전극은 화상 신호를 전달받아 소스 전극 및 드레인 전극으로 이용되는 것도 가능하다.
다음으로, 도1c 및 도2b에 도시된 바와 같이, 상기 채널 영역(35)을 제외한 기판의 전면에 자기 정렬 단층박막(Self Assembly Monolayer)(90)을 형성하여, 상기 채널 영역(35)만 선택적으로 노출되도록 한다.
상기 자기 정렬 단층박막(90)은 Si, GaAs 등의 반도체 기판 또는 Au, Ag, Cu, Pd, Pt 등의 금속 기판 상에 유기규소, 티올계 유기물, 아민계 유기물 등의 활성물질이 결합하여 형성된 초박막의 단분자막(monomolecular film)으로 형성한다.
자기 정렬 단층박막(90)을 형성하기 위한 분자는 일반적으로, 계면활성 특성을 가진다.
보다 상세히 설명하면, 상기 분자는 도3과 같이, 기판(10)과 화학적으로 결합하는 앵커링 그룹(anchoring group)(110)과, 분자 말단의 기능기(functional group) 역할을 하는 엔드 그룹(end group)(130)과, 상기 앵커링 그룹(110)과 엔드 그룹(130) 사이에 위치하여 기판과의 반 데르 발스(van der Waals) 인력으로 상호작용하는 스페이스 그룹(space group)(120)으로 나눌 수 있으며,
상기 앵커링 그룹(110)과 엔드 그룹(130)은 서로 반대되는 성질을 가진다.
즉, 상기 앵커링 그룹(110)이 친수성(親水性:hydrophilic)의 성질을 가지면 상기 엔드 그룹(130)은 소수성(疏水性:hydrophobic)의 성질을 가진다.
이와 같은, 자기 정렬 단층박막(SAM)은 예를 들면, 상기 활성물질이 녹아 있는 용액에 기판을 침지시켜서 상기 활성물질이 자발적으로 기판에 결합하도록 하여 형성할 수 있으며, 이 밖에도 마이크로 컨택 프린팅(micro-contact printing), 임프린팅, 롤 프린팅(roll printing), 잉크젯(Inkjet) 방식 등의 방법으로 형성하는 것도 가능할 것이다.
다음으로, 도1d 및 도2c와 같이, 기판 상에 나노 와이어(52)가 분산된 나노 와이어 분산 용액(50)을 도포한다.
이 때, 상기 나노 와이어 분산 용액(50)의 용매는, 상기 자기 정렬 단층박막의 엔드 그룹이 가지는 성질과 상반되는 성질의 용매를 사용한다.
예를 들어, 상기 자기 정렬 단층박막의 엔드 그룹이 소수성을 가지면, 상기 나노 와이어 분산 용액의 용매는 친수성 용매(hydrophilic solvent)를 사용한다.
이와 같이, 나노 와이어 분산 용액의 용매와 자기 정렬 단층박막의 엔드 그룹이 서로 상반되는 성질을 가지면, 기판 상에 도포된 나노 와이어 분산 용액은 자기 정렬 단층박막과의 반발 작용에 의해서, 상기 자기 정렬 단층박막이 형성되지 않은 채널 영역에만 선택적으로 도포된다.
또한, 나노 와이어(52)를 분산시키는 용매로서는, 바람직하게는 이소프로필알코올(IPA:Isopropyl Alcohol), 에탄올(ethanol)등의 극성 용매를 사용한다. 즉, 용매 내에 분산된 나노 와이어를 전계를 이용하여 배열하기 때문에, 나노 와이어를 분산시키는 용매로 극성 용매를 사용해야 한다.
기판 상에 나노 와이어 분산 용액(50)을 도포하는 단계는, 슬릿 노즐(slit nozzle)을 이용하여 기판 상에 도포할 수 있으며, 바람직하게는 잉크젯(inkjet) 방식으로 상기 채널 영역에 선택적으로 도포하는 것이 바람직하다.
한편, 상기 나노 와이어로는 반도체성 나노 와이어를 이용한다.
상기, 반도체성 나노 와이어는 Ⅱ-Ⅵ족 물질, Ⅲ-Ⅴ족 물질, Ⅳ족 물질 또는 이들의 조합으로 구성된다.
Ⅱ-Ⅵ족 물질은 Zn, Cd, Be 및 Mg 등의 Ⅱ족 원소들로부터 선택된 것들과, Se, Te 및 S 등의 Ⅵ족 원소들로부터 선택된 것들의 합금으로 구성될 수 있다. 또한, Ⅱ-Ⅵ족 물질은 산화아연 또는 산화마그네슘을 포함할 수 있다.
Ⅲ-Ⅴ족 물질은 In, Al 및 Ga 등의 Ⅲ족 원소들로부터 선택된 것들과, As, P 및 Sb 등의 Ⅴ족 원소들로부터 선택된 것들의 합금으로 구성될 수 있다.
Ⅳ족 물질은 Si 및 Ge 등의 Ⅳ족 원소들을 포함할 수 있다.
또한, 상기 반도체성 나노 와이어는 페릴렌, 펜타센, 테트라센, 메탈로프탈로시아닌, 구리 프탈로시아닌, 섹시티오펜 또는 이들의 유도체를 포함하는 유기 반도체성 물질로 구성될 수 있으며, 탄소나노튜브 등을 이용하는 것도 가능하다.
다음으로, 도1e 및 도2d와 같이 상기 정렬 전극(30a,30b)에 전압을 인가하여, 정렬 전극(30a,30b) 사이에 전기장을 형성한다.
이와 같이, 정렬 전극(30a,30b) 사이에 전기장이 형성되면, 나노 와이어 분산 용액에 분산되어 있던 나노 와이어들이 상기 전기장과 평행하도록 일방향으로 정렬되어 채널 영역(35)에 배열되어 나노 와이어 반도체층(54)을 형성하게 된다.
이와 같이, 일방향으로 정렬된 나노 와이어 반도체층(54)이 형성되면, 전기장이 사라지더라도 나노 와이어 반도체층(54)의 배열 상태는 변하지 않는다.
이 때, 채널 영역에 나노 와이어 반도체층(54)이 형성된 정렬 전극(30a,30b)은 화상 신호를 공급받아 박막 트랜지스터의 소스 전극 및 드레인 전극으로의 역할을 수행할 수 있다.
또한, 자기 정렬 단층박막 상부에 배열되어 있을 수 있는 나노 와이어를 제거하기 위해서 기판을 예를 들면 초순수(DIW) 등을 이용하여 세정한 후 후속 공정을 진행하는 것이 바람직할 것이다.
상기 나노 와이어 반도체층을 형성한 후, 휘발시키거나 오븐을 이용하여 기판을 베이킹함으로써 나노 와이어 분산 용액의 용매를 제거한다.
위에서 설명한 것과 같이, 정렬 전극에 전기장을 인가하여 나노 와이어가 일정한 방향을 가지도록 나노 와이어 반도체층을 형성할 수 있음과 아울러, 채널 영역만 선택적으로 노출되도록 기판 전면에 자기 정렬 단층박막을 형성하고,
상기 자기 정렬 단층박막의 표면을 나노 와이어 분산 용액에서의 용매와 서로 반발 작용을 일으키도록 설계함으로써, 채널 영역에만 선택적으로 나노 와이어 반도체층을 형성하는 것이 가능하다.
또한, 상기 나노 와이어 반도체층을 형성한 다음에, 상기 나노 와이어 반도체층 상부에 선택적으로 보호막을 더 형성하여 후속 공정으로부터 나노 와이어 반도체층을 보호하는 것도 가능하다.
상기 보호막은 실리콘옥사이드(SiO2) 또는 실리콘나이트라이드(SiNx)와 같은 무기절연막을 PECVD(Plasma Enhanced Chemical Vaporized Deposition)법 등으로 증착하여 패터닝하는 것이 바람직하며, PVP(PolyVinyl Phenol), 폴리이미드, BCB(BenzoCyclo Butene), 파릴렌(parylene), 포토아크릴(photoacryl) 등의 유기절연막을 이용하여 형성하는 것도 가능하다.
다음으로 본 발명의 제 2 실시예에 따른 박막 트랜지스터의 제조 방법에 대하여 설명하기로 한다.
도4a 내지 도4e 는 본 발명의 제 2 실시예에 따른 박막 트랜지스터의 제조 방법을 나타낸 공정 단면도이다.
먼저 도4a 와 같이, 기판 상에 서로 마주보도록 배치되어 채널 영역을 정의하는 정렬 전극(30a,30b)을 패터닝하여 형성한다.
상기 정렬 전극(30a,30b)은 예를 들면, 구리(Cu),알루미늄(Al),은(Ag), 구리와 티타늄의 합금(Cu/Ti), 구리와 크롬의 합금(Cu/Cr), 알루미늄과 티타늄의 합금(Al/Ti), 알루미늄과 크롬의 합금(Al/Cr), 은과 티타늄의 합금(Ag/Ti), 은과 크롬의 합금(Ag/Cr)과 같은 재질로 형성하는 것이 바람직하나, 이에 한정되지는 않는다.
다음으로, 도4b와 같이, 상기 채널 영역을 노출시키도록 상기 기판의 전면에 자기 정렬 단층박막(90)을 형성한다.
상기 자기 정렬 단층 박막(90)을 구성하는 분자는, 계면 활성의 성질을 가지는 분자를 이용하여 기판과 결합하는 앵커링 그룹과 표면을 향하는 엔드 그룹이 서로 상반되는 성질을 가지도록 한다.
상기 자기 정렬 단층박막(90)을 형성하는 방법은, 예를 들면, 상기 활성물질이 녹아 있는 용액에 기판을 침지시켜서 상기 활성물질이 자발적으로 기판에 결합하도록 하여 형성할 수 있으며, 이 밖에도 마이크로 컨택 프린팅(micro-contact printing), 임프린팅, 롤 프린팅(roll printing), 잉크젯(Inkjet) 방식 등의 방법으로 형성하는 것도 가능할 것이다.
다음으로, 도4c와 같이, 기상에 나노 와이어(52)가 분산된 나노 와이어 분산 용액(50)을 도포한다.
이 때, 상기 나노 와이어 분산 용액(50)의 용매는 상기 자기 정렬 단층박막을 형성하는 분자의 엔드 그룹과 서로 상반되는 성질을 가지는 용매를 사용한다.
예를 들어, 상기 자기 정렬 단층박막(90)을 형성하는 분자의 엔드 그룹이 소수성을 가지면, 상기 나노 와이어 분산 용액의 용매는 친수성 용매를 사용하여, 서로 반발력을 가지도록 한다.
이와 같이, 나노 와이어 분산 용액(50)의 용매와, 자기 정렬 단층박막(90)을 형성하는 분자의 엔드 그룹이 서로 반발 작용을 하면, 자기 정렬 단층박막(90)이 형성되지 않은 채널 영역에만 선택적으로 나노 와이어 분산 용액(50)이 도포된다.
한편, 기판 상에 나노 와이어 분산 용액을 도포하는 단계는, 슬릿 노즐(slit nozzle)을 이용하여 기판 상에 도포할 수 있으며, 바람직하게는 잉크젯(inkjet) 방식으로 상기 채널 영역에 선택적으로 도포하는 것이 바람직하다.
또한, 나노 와이어(52)를 분산시키는 용매로서는, 바람직하게는 이소프로필알코올(IPA:Isopropyl Alcohol), 에탄올(ethanol)등의 극성 용매를 사용한다. 즉, 용매 내에 분산된 나노 와이어를 전계를 이용하여 배열하기 때문에, 나노 와이어를 분산시키는 용매로 극성 용매를 사용해야 한다.
이 때, 상기 나노 와이어로는 반도체성 나노 와이어를 이용한다.
다음으로, 도4d와 같이, 상기 정렬 전극(30a,30b)에 전압을 인가하여 정렬 전극 사이에 전기장을 형성한다.
이와 같이, 정렬 전극(30a,30b) 사이에 전기장이 형성되면, 상기 나노 와이어 분산 용액(50) 내의 나노 와이어가 상기 채널 영역에 전기장과 나란한 방향을 가지도록 정렬되어 나노 와이어 반도체층(54)을 형성한다.
이 때, 채널 영역에 나노 와이어 반도체층(54)이 형성된 정렬 전극(30a,30b)은 화상 신호를 공급받아 박막 트랜지스터의 소스 전극 및 드레인 전극으로의 역할을 수행할 수 있다.
다음으로, 도4e와 같이, 나노 와이어 분산 용액의 용매를 베이킹(baking) 공정 등을 통해 제거한 다음에, 상기 나노 와이어 반도체층(54)을 포함한 기판 전면에 절연막(40)을 형성한다.
이 때, 나노 와이어 분산 용액의 용매를 제거한 기판을 초순수(DIW:Dilute Water) 등을 이용하여 추가로 세정함으로써, 자기 정렬 단층박막(SAM)(90) 상에 남아있는 나노 와이어 및 이물질 등을 제거한 후 절연막을 형성하는 것이 바람직하다.
상기 절연막(40)은 실리콘옥사이드(SiO2) 또는 실리콘나이트라이드(SiN)와 같은 무기절연막이 바람직하며, PVP(PolyVinyl Phenol), 폴리이미드, BCB(BenzoCyclo Butene), 파릴렌(parylene) 등의 유기절연막을 이용하는 것도 가능하다.
다음으로, 상기 절연막(40)상에 나노 와이어 반도체층의 상부에 대응되는 영역에 금속 또는 폴리실리콘과 같은 전도성 물질로 게이트 전극(20)을 형성한다.
이와 같이, 본 발명의 제 2 실시예에 따른 박막 트랜지스터의 제조 방법은, 탑-게이트(Top Gate) 방식의 박막 트랜지스터의 제조 방법에 있어서, 채널 영역에 일방향으로 정렬됨과 아울러 상기 채널 영역에만 선택적으로 형성되도록 나노 와이어 반도체층을 형성하는 것을 특징으로 한다.
다음으로, 본 발명의 실시예에 따른 박막 트랜지스터에 대하여 설명하기로 한다.
도5는 본 발명의 제 1 실시예에 따른 박막 트랜지스터의 단면도이다.
도5에 나타낸 바와 같이, 본 발명의 제 1 실시예에 따른 박막 트랜지스터는,
기판(10) 위에 형성된 게이트 전극(20)과, 상기 게이트 전극(20)을 포함한 기판(10) 전면에 형성된 절연막(40)과, 상기 게이트 전극(20) 상부에 상기 절연막(40)을 사이로 서로 마주보도록 배치되어 채널 영역을 정의하도록 형성된 정렬 전극(30a,30b)과, 상기 채널 영역을 선택적으로 노출시키도록 기판 전면에 형성된 자기 정렬 단층박막(90)과, 상기 채널 영역에 일방향으로 정렬되어 배열된 나노 와이어 반도체층(54)을 포함하여 형성되며,
상기 나노 와이어 반도체층(54)은 상기 채널 영역에만 선택적으로 형성된 것을 특징으로 한다.
상기 게이트 전극(20)은 폴리실리콘(poly-silicon) 이나 금속 등의 도전성 물질로 형성한다.
상기 절연막(40)은 실리콘옥사이드(SiO2) 또는 실리콘나이트라이드(SiNx)와 같은 무기절연막을 PECVD(Plasma Enhanced Chemical Vaporized Deposition)법 등으로 증착하여 패터닝하는 것이 바람직하며, PVP(PolyVinyl Phenol), 폴리이미드, BCB(BenzoCyclo Butene), 파릴렌(parylene), 포토아크릴(photoacryl) 등의 유기절연막을 이용하여 형성하는 것도 가능하다.
상기 정렬 전극(30a,30b)은, 바람직하게는 구리(Cu),알루미늄(Al),은(Ag), 구리와 티타늄의 합금(Cu/Ti), 구리와 크롬의 합금(Cu/Cr), 알루미늄과 티타늄의 합금(Al/Ti), 알루미늄과 크롬의 합금(Al/Cr), 은과 티타늄의 합금(Ag/Ti), 은과 크롬의 합금(Ag/Cr)과 같은 재질로 형성하는 것이 바람직하나, 이에 한정되지는 않는다.
또한, 상기 박막 트랜지스터는 상기 나노 와이어 반도체층 상부에 형성된 보호막(60)을 더 포함하여 구성될 수 있다.
상기 보호막은 실리콘옥사이드(SiO2) 또는 실리콘나이트라이드(SiNx)와 같은 무기절연막을 PECVD(Plasma Enhanced Chemical Vaporized Deposition)법 등으로 증착하여 패터닝하는 것이 바람직하며, PVP(PolyVinyl Phenol), 폴리이미드, BCB(BenzoCyclo Butene), 파릴렌(parylene), 포토아크릴(photoacryl) 등의 유기절연막을 이용하여 형성하는 것도 가능하다.
이와 같이, 본 발명의 실시예에 따른 박막 트랜지스터는 상기 나노 와이어 반도체층이 채널 영역에 일방향으로 정렬되어 형성됨과 동시에 채널 영역에만 선택적으로 형성되어서, 높은 이동도를 구현함과 아울러 소자의 신뢰성을 높일 수 있는 효과를 제공한다.
다음으로, 본 발명의 제 2 실시예에 따른 박막 트랜지스터에 대하여 도6을 참조로 하여 설명하기로 한다.
도6에 나타낸 바와 같이, 본 발명의 제 2 실시예에 따른 박막 트랜지스터는,
기판(10) 위에 서로 마주보도록 배치되어 채널 영역을 정의하도록 형성된 정렬 전극(30a,30b)과, 상기 채널 영역을 노출하도록 기판 전면에 형성된 자기 정렬 단층박막(90)과, 상기 채널 영역에 형성된 나노 와이어 반도체층(54)과, 상기 자기 정렬 단층박막(90)을 포함한 기판 전면에 형성된 절연막(40)과, 상기 나노 와이어 반도체층(54) 상부에 형성된 게이트 전극(20)을 포함하여 형성되며,
상기 나노 와이어 반도체층(54)은 상기 나노 와이어 반도체층(54)은 상기 채널 영역에만 선택적으로 형성된 것을 특징으로 한다.
본 발명의 제 2 실시예에 따른 박막 트랜지스터는, 탑-게이트 구조를 가지면서, 상기 나노 와이어 반도체층이 채널 영역에 일방향으로 정렬되어 형성됨과 동시 에 채널 영역에만 선택적으로 형성되어서, 높은 이동도를 구현함과 아울러 소자의 신뢰성을 높일 수 있는 효과를 제공한다.
다음으로, 본 발명의 실시예에 따른 액정표시장치의 제조 방법에 대하여 설명하기로 한다.
본 발명의 실시예에 따른 액정표시장치의 제조 방법은,
기판 상에 복수의 게이트 라인 및 상기 게이트 라인에 접속된 게이트 전극과, 상기 게이트 라인의 일단에 구비된 게이트 패드를 형성하는 단계와, 상기 게이트 라인 및 게이트 전극과 게이트 패드를 포함한 기판 전면에 절연막을 형성하는 단계와, 상기 절연막 상에 상기 게이트 라인과 교차하여 화소 영역을 정의하는 복수의 데이터 라인과 상기 데이터 라인에 접속되어 상기 게이트 전극 상부에 대응되는 영역에 서로 마주보도록 배치되어 채널 영역을 정의하는 정렬 전극과 상기 데이터 라인의 일단에 구비된 데이터 패드를 형성하는 단계와, 상기 채널 영역이 노출되도록 선택적으로 계면 활성을 가지는 자기 정렬 단층박막을 형성하는 단계와, 상기 자기 정렬 단층박막을 포함한 기판에 나노 와이어 분산용액을 도포하는 단계와, 상기 정렬 전극 사이에 전기장을 형성하여 상기 채널 영역에 일방향으로 정렬된 나노 와이어 반도체층을 형성하는 단계와, 상기 정렬 전극 및 나노 와이어 반도체층을 포함한 기판 전면에 패시베이션(passivation)막을 형성하는 단계와, 상기 패시베이션막을 선택적으로 제거하여 상기 정렬 전극의 일부를 노출시키는 제 1 컨택홀과, 상기 게이트 패드 및 데이터 패드의 일부를 노출시키는 제 2 및 제 3 컨택홀을 형성하는 단계와, 상기 제 1 컨택홀을 통해 상기 정렬 전극에 접속되는 화소 전극 과 상기 제 2 및 제 3 컨택홀을 통해 게이트 패드 및 데이터 패드에 접속되는 패드 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
첨부된 도7은 본 발명의 실시예에 따른 액정표시장치의 제조 방법에 의해 제조된 액정표시장치의 평면도이고, 도8a 내지 도8f는 본 발명의 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위한 공정단면도이다.
도8a 내지 도8f는 설명의 편의를 위하여, 좌측에서부터, 게이트 패드(A), 게이트 라인(B), 데이터 라인(C), 박막 트랜지스터부(D), 화소 전극(E), 데이터 패드(F)를 차례로 도시하였다.
먼저, 도8a에 도시된 바와 같이, 기판(10) 상에 복수의 게이트 라인(21) 및 상기 게이트 라인에 접속된 게이트 전극(20)과, 상기 게이트 라인의 일단에 구비된 게이트 패드(22)를 형성한다.
상기 기판(10)으로는, 유리 재질의 기판이나, PET(Poly Ethylen Terephthalate)나 폴리이미드, 에폭시 수지와 같은 플라스틱 재질의 기판을 사용하는 것도 가능하다.
또한, 상기 게이트 라인(21), 게이트 패드(22), 및 게이트 전극(20)은 폴리 실리콘(poly-silicon) 이나 금속 등의 도전성 물질로 형성한다.
다음으로, 상기 게이트 라인(21), 게이트 패드(22), 및 게이트 전극(20)을 포함하는 기판 전면에 절연막(40)을 형성한다.
상기 절연막(40)은 실리콘옥사이드(SiO2) 또는 실리콘나이트라이드(SiNx)와 같은 무기절연막으로 형성하는 것이 바람직하며, PVP(PolyVinyl Phenol), 폴리이미 드, BCB(BenzoCyclo Butene), 파릴렌(parylene), 포토아크릴(photoacryl) 등과 같은 유기절연막으로 형성하는 것도 가능하다.
상기 무기절연막은 PECVD 법 등으로 형성하고, 상기 유기절연막은 액체 상태의 유기물질을 코팅하여 형성하는 것이 가능할 것이다.
다음으로, 도8b와 같이, 상기 절연막(40) 상부에 데이터 라인(31), 데이터 패드(32), 정렬 전극(30a,30b)를 패터닝하여 형성한다.
상기 데이터 라인(31)은 상기 게이트 라인(21)과 교차하여 화소 영역을 정의하도록 형성하고, 상기 데이터 패드(32)는 상기 데이터 라인의 일단에 구비되도록 형성한다.
상기 정렬 전극(30a,30b)은 상기 데이터 라인(31)에 접속되며, 상기 게이트 전극(20)의 상부에 대응되는 영역에 서로 마주보도록 배치되어 채널 영역(35)을 정의하도록 형성한다.
상기 데이터 라인(31), 데이터 패드(32), 정렬 전극(30a,30b)은 구리(Cu),알루미늄(Al),은(Ag), 구리와 티타늄의 합금(Cu/Ti), 구리와 크롬의 합금(Cu/Cr), 알루미늄과 티타늄의 합금(Al/Ti), 알루미늄과 크롬의 합금(Al/Cr), 은과 티타늄의 합금(Ag/Ti), 은과 크롬의 합금(Ag/Cr)과 같은 재질로 형성하는 것이 바람직하나, 이에 한정되지는 않는다.
다음으로, 도8c에 도시된 바와 같이, 상기 데이터 라인(31), 데이터 패드(32), 정렬 전극(30a,30b)이 형성된 기판 상부에 상기 채널 영역(35)을 노출시키도록 상기 기판의 전면에 자기 정렬 단층박막(90)을 형성한다.
상기 자기 정렬 단층 박막(90)을 구성하는 분자는, 계면 활성의 성질을 가지는 분자를 이용하여 기판과 결합하는 앵커링 그룹과 표면을 향하는 엔드 그룹이 서로 상반되는 계면활성 성질을 가지도록 한다.
상기 자기 정렬 단층박막(90)을 형성하는 방법은, 예를 들면, 상기 활성물질이 녹아 있는 용액에 기판을 침지시켜서 상기 활성물질이 자발적으로 기판에 결합하도록 하여 형성할 수 있으며, 이 밖에도 마이크로 컨택 프린팅(micro-contact printing), 임프린팅, 롤 프린팅(roll printing), 잉크젯(Inkjet) 방식 등의 방법으로 형성하는 것도 가능할 것이다.
다음으로, 상기 자기 정렬 단층박막(90)을 포함한 기판 상에 나노 와이어(52)가 분산된 나노 와이어 분산 용액(50)을 도포한다.
이 때, 상기 나노 와이어 분산 용액(50)의 용매는 상기 자기 정렬 단층박막을 형성하는 분자의 엔드 그룹과 서로 상반되는 성질을 가지는 용매를 사용한다.
예를 들어, 상기 자기 정렬 단층박막(90)을 형성하는 분자의 엔드 그룹이 소수성을 가지면, 상기 나노 와이어 분산 용액의 용매는 친수성 용매를 사용하여, 서로 반발력을 가지도록 한다.
이와 같이, 나노 와이어 분산 용액(50)의 용매와, 자기 정렬 단층박막(90)을 형성하는 분자의 엔드 그룹이 서로 반발 작용을 하면, 자기 정렬 단층박막(90)이 형성되지 않은 채널 영역에만 선택적으로 나노 와이어 분산 용액(50)이 도포된다.
한편, 기판 상에 나노 와이어 분산 용액을 도포하는 단계는, 슬릿 노즐(slit nozzle)을 이용하여 기판 상에 도포할 수 있으며, 바람직하게는 잉크젯(inkjet) 방 식으로 상기 채널 영역에 선택적으로 도포하는 것이 바람직하다.
또한, 나노 와이어(52)를 분산시키는 용매로서는, 바람직하게는 이소프로필알코올(IPA:Isopropyl Alcohol), 에탄올(ethanol)등의 극성 용매를 사용한다. 즉, 용매 내에 분산된 나노 와이어를 전계를 이용하여 배열하기 때문에, 나노 와이어를 분산시키는 용매로 극성 용매를 사용해야 한다.
또한, 상기 나노 와이어(52)로는 반도체성 나노 와이어를 이용한다.
다음으로, 도8d와 같이, 상기 정렬 전극 사이에 전기장을 형성하여 상기 나노 와이어 분산 용액(50) 내의 나노 와이어가 상기 채널 영역에 전기장과 나란한 방향을 가지도록 정렬되도록 함으로써, 나노 와이어 반도체층(54)을 형성한다.
이 때, 채널 영역에 나노 와이어 반도체층(54)이 형성된 정렬 전극(30a,30b)은 화상 신호를 공급받아 박막 트랜지스터의 소스 전극 및 드레인 전극으로의 역할을 수행할 수 있다.
다음으로, 도8e와 같이, 상기 나노 와이어 분산 용액의 용매를 베이킹 공정 등을 통하여 제거하고, 상기 자기 정렬 단층박막(90) 및 나노 와이어 반도체층(54)을 포함한 기판 전면에 패시베이션막(58)을 형성한다.
상기 패시베이션막(58)으로는 실리콘옥사이드(SiO2) 또는 실리콘나이트라이드(SiN)와 같은 무기물질을 증착하여 형성할 수 있으며, PVP(PolyVinyl Phenol), 폴리이미드, BCB(BenzoCyclo Butene), 파릴렌(parylene), 포토아크릴(photoacryl) 등의 유기물질을 이용하는 것도 가능하다.
다음으로, 상기 패시베이션막을 선택적으로 제거하여, 상기 정렬 전 극(30a,30b)의 일부를 노출시키는 제 1 컨택홀(70a)와, 상기 게이트 패드의 일부를 노출시키는 제 2 컨택홀(70b)와 상기 데이터 패드의 일부를 노출시키는 제 3 컨택홀(70c)를 형성한다.
상기 패시베이션막을 선택적으로 제거하는 방법은, 예를 들면 포토리소그래피법을 이용하는 것이 가능하다.
다음으로, 도8f와 같이, 상기 제 1 컨택홀(70a)을 통해, 상기 정렬 전극(30a,30b)에 접속되는 화소 전극(80)과, 상기 제 2, 제 3 컨택홀(70b, 70c)을 통해 상기 게이트 패드(22) 및 데이터 패드(32)에 접속되는 패드 전극(82)을 형성한다.
상기 화소 전극(80)과 패드 전극(82)은 동일 물질로 형성할 수 있으며, 예를 들면, 인듐틴옥사이드(ITO : Indium Tin Oxide)나, 인듐징크옥사이드(IZO : Indium Zinc Oxide)와 같이 투명한 도전물질로 형성하는 것이 바람직하다.
상기 화소 전극(80)은 상기 제 1 컨택홀(70a)을 통해 상기 정렬 전극(30a,30b)에 전기적으로 접속되도록 하여, 상기 나노 와이어 반도체층을 통해 전달되는 화소 전압을 전달받아, 액정을 구동하게 된다.
상기 패드 전극(82)은 상기 제 2 및 제 3 컨택홀(70b,70c)을 통해 외부로부터 신호를 전달받는다.
또한, 본 발명의 실시예에 따른 액정표시장치의 제조 방법은, 상기 나노 와이어 반도체층(54)을 형성한 후에, 상기 나노 와이어 반도체층(54) 상부에 선택적으로 보호막을 형성하는 단계를 더 포함하는 것도 가능하다.
상기 보호막은 실리콘옥사이드(SiO2) 또는 실리콘나이트라이드(SiNx)와 같은 무기절연막으로 형성하는 것이 바람직하며, PVP(PolyVinyl Phenol), 폴리이미드, BCB(BenzoCyclo Butene), 파릴렌(parylene), 포토아크릴(photoacryl) 등과 같은 유기절연막으로 형성하는 것도 가능하다.
이와 같은, 본 발명의 실시예에 따른 액정표시장치의 제조 방법은, 나노 와이어를 일방향으로 정렬시켜 이동도가 높은 나노 와이어 반도체층을 포함하는 박막 트랜지스터를 구비함으로써, 채널 영역의 면적을 줄여 높은 개구율을 확보하고 응답 속도를 높이는 것이 가능하다.
또한, 본 발명의 실시예에 따른 액정표시장치의 제조 방법은, 상기 채널 영역에만 선택적으로 나노 와이어 반도체층을 형성하는 것이 가능함으로써, 화소 영역에 배열된 나노 와이어 등에 의하여 빛이 산란되어 표시품위가 저하되는 문제를 방지하는 것이 가능하다.
또한, 본 발명의 실시예에 따른 액정표시장치의 제조 방법은, 반도체층을 형성하는 공정을 나노 와이어 분산 용액을 이용하여 솔루션-베이스(solution-base)로 형성하므로, 공정을 간단히 하는 것이 가능하다.
다음으로, 본 발명의 실시예에 따른 액정표시장치에 대하여 설명하기로 한다.
도7에 도시된 바와 같이, 본 발명의 실시예에 따른 액정표시장치는,
기판 상에 형성된 복수의 게이트 라인(21) 및 상기 게이트 라인(21)에 접속된 게이트 전극(20)과 상기 게이트 라인(21)의 일단에 구비된 게이트 패드(22)와, 상기 게이트 라인(21) 및 게이트 전극(20)을 포함한 기판 전면에 형성된 절연막과, 상기 게이트 전극(20) 상부에 대응되는 절연막 상에 서로 마주보도록 배치되어 채널 영역(35)을 정의하는 정렬 전극(30a,30b) 및 상기 게이트 라인(21)과 교차하여 화소 영역을 정의하는 복수의 데이터 라인(31)과 상기 데이터 라인(31)의 일단에 구비된 데이터 패드(32)와, 상기 채널 영역(35)을 제외한 기판 상에 형성된 자기 정렬 단층박막(90)과, 상기 채널 영역(35)에 일방향으로 정렬되어 상기 정렬 전극(30a,30b)에 접속되도록 형성된 나노 와이어 반도체층(54)과, 상기 정렬 전극(30a,30b) 및 나노 와이어 반도체층(54)을 포함한 기판 전면에 형성된 패시베이션(passivation)막과, 상기 패시베이션막을 선택적으로 제거하여 상기 정렬 전극(30a,30b)의 일부를 노출시키도록 형성된 제 1 컨택홀(70a)과 상기 게이트 패드(22) 및 데이터 패드(32)의 일부를 노출시키도록 형성된 제 2 및 제 3 컨택홀(70b,70c)과, 상기 제 1 컨택홀(70a)을 통해 상기 정렬 전극(30a,30b)에 접속되는 화소 전극(80)과 상기 제 2 및 제 3 컨택홀(70b,70c)을 통해 게이트 패드(22) 및 데이터 패드(32)에 접속되는 패드 전극(80)을 포함하여 구성되는 것을 특징으로 한다.
상기 기판으로는 유리 재질의 기판 또는 플렉서블 디스플레이(Flexible Display)를 구현하기 위하여 PET(Poly Ethylen Terephthalate)나 폴리이미드, 에폭시 수지와 같은 플라스틱 재질의 기판을 사용하는 것도 가능하다.
상기 게이트 라인(21) 및 게이트 전극(20)과 게이트 패드(22)는 폴리실리콘 또는 Al, Cu, Cr, Mo, Al/Nd, Mo/Al/Mo, Cr/Al/Mo 과 같은 금속이나 금속의 합금으 로 이루어진 도전성 물질로 형성한다.
상기 절연막으로는 실리콘옥사이드 또는 실리콘나이트라이드와 같은 무기절연막이나 PVP(PolyVinyl Phenol), 폴리이미드, BCB(BenzoCyclo Butene), 파릴렌(parylene), 포토아크릴(photoacryl) 등의 유기절연막을 이용하는 것이 가능할 것이다.
상기 정렬 전극(30a,30b)은, 구리(Cu),알루미늄(Al),은(Ag), 구리와 티타늄의 합금(Cu/Ti), 구리와 크롬의 합금(Cu/Cr), 알루미늄과 티타늄의 합금(Al/Ti), 알루미늄과 크롬의 합금(Al/Cr), 은과 티타늄의 합금(Ag/Ti), 은과 크롬의 합금(Ag/Cr)과 같은 재질로 형성하는 것이 바람직하나, 이에 한정되지는 않는다.
상기 데이터 라인(31)과 데이터 패드(32)는 상기 정렬 전극과 동일한 재질로 형성할 수 있으며, 상기 정렬 전극과 다른 재질의 금속을 상기 정렬 전극과 전기적으로 연결되도록 형성하는 것도 가능하다.
상기 자기 정렬 단층박막(90)은 Si, GaAs 등의 반도체 기판 또는 Au, Ag, Cu, Pd, Pt 등의 금속 기판 상에 유기규소, 티올계 유기물, 아민계 유기물 등의 활성물질이 결합하여 형성된 초박막의 단분자막(monomolecular film)으로 형성한다.
자기 정렬 단층박막(90)을 형성하기 위한 분자는 일반적으로, 계면활성 특성을 가진다.
보다 상세히 설명하면, 상기 분자는 도3과 같이, 기판(10)과 화학적으로 결합하는 앵커링 그룹(anchoring group)(110)과, 분자 말단의 기능기(functional group) 역할을 하는 엔드 그룹(end group)(130)과, 상기 앵커링 그룹(110)과 엔드 그룹(130) 사이에 위치하여 기판과의 반 데르 발스(van der Waals) 인력으로 상호작용하는 스페이스 그룹(space group)(120)으로 나눌 수 있으며,
상기 앵커링 그룹(110)과 엔드 그룹(130)은 서로 반대되는 성질을 가진다.
즉, 상기 앵커링 그룹(110)이 친수성(親水性:hydrophilic)의 성질을 가지면 상기 엔드 그룹(130)은 소수성(疏水性:hydrophobic)의 성질을 가진다.
상기 나노 와이어 반도체층(54)은 반도체성 나노 와이어로 형성된다.
상기 패시베이션막은 상기 정렬 전극(30a,30b) 및 나노 와이어 반도체층을 포함한 기판 전면에, 무기 절연물질 또는 유기 절연물질로 형성된다.
또한, 상기 패시베이션막은 상기 정렬 전극의 일부를 노출시키도록 선택적으로 제거되어 형성된 컨택홀을 구비한다.
상기 화소 전극은 상기 제 1 컨택홀(70a)을 통해 상기 정렬 전극(30a,30b)에 접속되도록 형성되며, ITO나 IZO와 같이 투명한 재질의 전도성 물질로 형성된다.
상기 정렬 전극(30a,30b)은 상기 데이터 라인(31)을 통해 화상 신호를 공급받아 상기 나노 와이어 반도체층(54)을 통해 상기 화소 전극(80)으로 화상 신호를 공급하여, 액정을 구동하게 된다.
또한, 본 발명의 실시예에 따른 액정표시장치는, 상기 나노 와이어 반도체층(54) 상부에 선택적으로 형성된 보호막을 더 포함하는 것도 가능하다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 따른 박막 트랜지스터의 제조 방법은,
채널 영역에 선택적으로 나노 와이어 반도체층을 형성할 수 있음과 아울러, 상기 나노 와이어를 용이하게 일정한 방향을 가지도록 정렬시켜 배열하는 것이 가능하도록 함으로써,
높은 이동도를 가지고, 신뢰성을 높일 수 있는 나노 와이어 박막 트랜지스터를 구현할 수 있다.
또한, 본 발명에 따른 액정표시장치의 제조 방법은,
높은 이동도를 가지는 나노 와이어 반도체층을 형성함으로써, 채널 영역의 면적을 줄여 높은 개구율을 가짐과 동시에 응답 속도를 향상시킬 수 있는 액정표시장치를 구현할 수 있다.
또한, 높은 이동도를 가지는 나노 와이어 반도체층을 포함하는 박막 트랜지스터를 이용하여, COG(Chip On Glass)를 구현하는 것도 가능할 것이다.
또한, 상기 나노 와이어 반도체층을 솔루션-베이스로 만들 수 있으므로, 진공 공정 및 패터닝 공정을 줄임으로써 공정을 간단히 할 수 있는 효과를 가진다.

Claims (52)

  1. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함한 기판 전면에 절연막을 형성하는 단계;
    상기 절연막 상에 상기 게이트 전극 상부와 대응되며 서로 마주보도록 배치되어 채널 영역을 정의하는 정렬 전극을 형성하는 단계;
    상기 정렬 전극을 포함한 상기 절연막 중 상기 채널 영역을 제외한 나머지 상에, 계면 활성을 갖는 분자로 자기 정렬 단층박막을 형성하는 단계;
    상기 자기 정렬 단층박막 사이로 노출된 상기 채널 영역 상에 나노 와이어 분산 용액을 형성하는 단계; 및
    상기 정렬 전극 사이에 형성된 전기장에 의해 상기 나노 와이어 분산 용액 내의 나노 와이어를 일방향으로 정렬하여, 상기 채널 영역 상에 나노 와이어 반도체층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  2. 기판 상에 서로 마주보도록 배치되어 채널 영역을 정의하는 정렬 전극을 형성하는 단계;
    상기 정렬 전극을 포함한 상기 기판 중 상기 채널 영역을 제외한 나머지 상에, 계면 활성을 갖는 분자로 자기 정렬 단층박막을 형성하는 단계;
    상기 자기 정렬 단층박막 사이로 노출된 상기 채널 영역 상에 나노 와이어 분산 용액을 형성하는 단계;
    상기 정렬 전극 사이에 형성된 전기장에 의해 상기 나노 와이어 분산 용액 내의 나노 와이어를 일방향으로 정렬하여, 상기 채널 영역 상에 나노 와이어 반도체층을 형성하는 단계;
    상기 나노 와이어 반도체층 및 정렬 전극을 포함한 기판 전면에 절연막을 형성하는 단계; 및
    상기 절연막 상에 상기 채널 영역과 대응되도록 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 자기 정렬 단층박막을 형성하는 단계에서, 상기 계면 활성을 갖는 분자는 양쪽 친매성인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  4. 제 3 항에 있어서,
    상기 자기 정렬 단층박막을 형성하는 단계에서, 상기 계면 활성을 갖는 분자 중 상기 기판과 결합하지 않는 엔드 그룹은 소수성 작용기를 가지고,
    상기 나노 와이어 분산 용액을 형성하는 단계에서, 상기 나노 와이어 분산 용액의 용매는 친수성 용매인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  5. 제 3 항에 있어서,
    상기 자기 정렬 단층박막을 형성하는 단계에서, 상기 계면 활성을 갖는 분자 중 상기 기판과 결합하지 않는 엔드 그룹은 친수성 작용기를 가지고,
    상기 나노 와이어 분산 용액을 형성하는 단계에서, 상기 나노 와이어 분산 용액의 용매는 소수성 용매인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 자기 정렬 단층박막을 형성하는 단계에서,
    상기 자기 정렬 단층박막은 상기 계면 활성을 갖는 분자가 용해된 용액에 상기 기판을 침저시켜서 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 자기 정렬 단층박막을 형성하는 단계에서,
    상기 자기 정렬 단층박막은, 마이크로 컨택 프린팅(micro-contact printing) 방식, 임프린팅 방식, 롤 프린팅(roll printing) 방식, 잉크젯(Inkjet) 방식 중 어느 하나의 방법으로 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  8. 삭제
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 나노 와이어 분산 용액을 도포하는 단계에서, 상기 나노 와이어 분산 용액의 용매는 극성 용매인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 나노 와이어 분산 용액을 형성하는 단계는, 슬릿 코팅법 또는 잉크젯 방식으로 실시되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제 1 항에 있어서,
    상기 나노 와이어 반도체층 상부에 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 기판 상에 복수의 게이트 라인 및 상기 게이트 라인에 접속된 게이트 전극과, 상기 게이트 라인의 일단에 구비된 게이트 패드를 형성하는 단계;
    상기 게이트 라인 및 게이트 전극과 게이트 패드를 포함한 기판 전면에 절연막을 형성하는 단계;
    상기 절연막 상에 상기 게이트 라인과 교차하여 화소 영역을 정의하는 복수의 데이터 라인과 및 상기 데이터 라인에 접속되어 상기 게이트 전극 상부에 대응되는 영역에 서로 마주보도록 배치되어 채널 영역을 정의하는 정렬 전극과, 상기 데이터 라인의 일단에 구비된 데이터 패드를 형성하는 단계;
    상기 정렬 전극을 포함한 상기 절연막 중 상기 채널 영역을 제외한 나머지 상에, 계면 활성을 갖는 분자로 자기 정렬 단층박막을 형성하는 단계;
    상기 자기 정렬 단층박막 사이로 노출된 상기 채널 영역 상에 나노 와이어 분산 용액을 형성하는 단계;
    상기 정렬 전극 사이에 형성된 전기장에 의해 상기 나노 와이어 분산 용액 내의 나노 와이어를 일방향으로 정렬하여, 상기 채널 영역 상에 나노 와이어 반도체층을 형성하는 단계;
    상기 정렬 전극 및 나노 와이어 반도체층을 포함한 기판 전면에 패시베이션(passivation)막을 형성하는 단계;
    상기 패시베이션막을 선택적으로 제거하여 상기 정렬 전극의 일부를 노출시키는 제 1 컨택홀과, 상기 게이트 패드 및 데이터 패드의 일부를 노출시키는 제 2 및 제 3 컨택홀을 형성하는 단계; 및
    상기 제 1 컨택홀을 통해 상기 정렬 전극에 접속되는 화소 전극과 상기 제 2 및 제 3 컨택홀을 통해 게이트 패드 및 데이터 패드에 접속되는 패드 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
  31. 제 30 항에 있어서,
    상기 자기 정렬 단층박막을 형성하는 단계에서, 상기 계면 활성을 갖는 분자는 양쪽 친매성인 것을 특징으로 하는 액정표시장치의 제조 방법.
  32. 제 31 항에 있어서,
    상기 자기 정렬 단층박막을 형성하는 단계에서, 상기 계면 활성을 갖는 분자 중에서 상기 기판과 결합하지 않는 엔드 그룹은 소수성 작용기를 가지고,
    상기 나노 와이어 분산 용액을 형성하는 단계에서, 상기 나노 와이어 분산 용액의 용매는 친수성 용매인 것을 특징으로 하는 액정표시장치의 제조 방법.
  33. 제 31 항에 있어서,
    상기 자기 정렬 단층박막을 형성하는 단계에서, 상기 계면 활성을 갖는 분자 중에서 상기 기판과 결합하지 않는 엔드 그룹은 친수성 작용기를 가지고,
    상기 나노 와이어 분산 용액을 형성하는 단계에서, 상기 나노 와이어 분산 용액의 용매는 소수성 용매인 것을 특징으로 하는 액정표시장치의 제조 방법.
  34. 제 30 항에 있어서,
    상기 자기 정렬 단층박막을 형성하는 단계에서,
    상기 자기 정렬 단층박막은 상기 계면 활성을 갖는 분자가 용해된 용액에 상기 기판을 침저시켜서 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
  35. 제 30 항에 있어서,
    상기 자기 정렬 단층박막을 형성하는 단계에서,
    상기 자기 정렬 단층박막은, 마이크로 컨택 프린팅(micro-contact printing) 방식, 임프린팅 방식, 롤 프린팅(roll printing) 방식, 잉크젯(Inkjet) 방식 중 어느 하나의 방법으로 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
  36. 삭제
  37. 제 30 항에 있어서,
    상기 나노 와이어 분산 용액을 형성하는 단계에서, 상기 나노 와이어 분산 용액의 용매는 극성 용매인 것을 특징으로 액정표시장치의 제조 방법.
  38. 제 30 항에 있어서,
    상기 나노 와이어 분산 용액을 형성하는 단계는, 슬릿 코팅법 또는 잉크젯 방식으로 실시되는 것을 특징으로 하는 액정표시장치의 제조 방법.
  39. 삭제
  40. 제 30 항에 있어서,
    상기 나노 와이어 반도체층을 형성한 이후에 기판을 세정하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  41. 삭제
  42. 제 40 항에 있어서,
    상기 나노 와이어 반도체층 상부에 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
KR1020070041320A 2007-04-27 2007-04-27 박막 트랜지스터의 제조 방법과, 액정표시장치의 제조 방법 KR101362143B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070041320A KR101362143B1 (ko) 2007-04-27 2007-04-27 박막 트랜지스터의 제조 방법과, 액정표시장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070041320A KR101362143B1 (ko) 2007-04-27 2007-04-27 박막 트랜지스터의 제조 방법과, 액정표시장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080096186A KR20080096186A (ko) 2008-10-30
KR101362143B1 true KR101362143B1 (ko) 2014-02-13

Family

ID=40155602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070041320A KR101362143B1 (ko) 2007-04-27 2007-04-27 박막 트랜지스터의 제조 방법과, 액정표시장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR101362143B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102108121B1 (ko) 2013-06-10 2020-05-08 삼성디스플레이 주식회사 박막 트랜지스터 기판
CN109917590B (zh) * 2019-03-21 2020-08-11 深圳市华星光电技术有限公司 液晶显示面板的制作方法及液晶显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071654A (ja) * 2002-08-01 2004-03-04 Semiconductor Energy Lab Co Ltd カーボンナノチューブ半導体素子の作製方法
JP2005101363A (ja) * 2003-09-25 2005-04-14 Sanyo Electric Co Ltd カーボンナノチューブ構造体およびトランジスタの製造方法
JP2006147843A (ja) * 2004-11-19 2006-06-08 Hitachi Ltd 電界効果トランジスタの製造方法およびその方法で製造された電界効果トランジスタ
KR20070014955A (ko) * 2005-07-29 2007-02-01 엘지.필립스 엘시디 주식회사 나노물질 어레이 장치, 이를 이용한 나노물질 어레이 방법및 이를 이용한 액정표시장치의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071654A (ja) * 2002-08-01 2004-03-04 Semiconductor Energy Lab Co Ltd カーボンナノチューブ半導体素子の作製方法
JP2005101363A (ja) * 2003-09-25 2005-04-14 Sanyo Electric Co Ltd カーボンナノチューブ構造体およびトランジスタの製造方法
JP2006147843A (ja) * 2004-11-19 2006-06-08 Hitachi Ltd 電界効果トランジスタの製造方法およびその方法で製造された電界効果トランジスタ
KR20070014955A (ko) * 2005-07-29 2007-02-01 엘지.필립스 엘시디 주식회사 나노물질 어레이 장치, 이를 이용한 나노물질 어레이 방법및 이를 이용한 액정표시장치의 제조방법

Also Published As

Publication number Publication date
KR20080096186A (ko) 2008-10-30

Similar Documents

Publication Publication Date Title
KR101365411B1 (ko) 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
CA2589432C (en) Method, system, and apparatus for gating configurations and improved contacts in nanowire-based electronic devices
US7141816B2 (en) Field effect transistor
US8847313B2 (en) Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates
JP2005093542A (ja) 半導体装置およびその作製方法
JP2013514193A (ja) ナノ粒子の堆積
US20070275498A1 (en) Enhancing performance in ink-jet printed organic semiconductors
JP2004288836A (ja) 有機薄膜トランジスタおよびその製造方法
US7608476B2 (en) Electronic device
KR101362143B1 (ko) 박막 트랜지스터의 제조 방법과, 액정표시장치의 제조 방법
JP4767856B2 (ja) 電界効果トランジスタの製造方法
KR101352106B1 (ko) 액정표시장치의 제조 방법
KR101407288B1 (ko) 박막 트랜지스터 및 그의 제조 방법
JP2007214542A (ja) 半導体装置および半導体装置の製造方法
KR20080054757A (ko) 박막 트랜지스터 및 이의 제조 방법
WO2009090966A1 (ja) 薄膜トランジスタ及びその製造方法
JP2007335827A (ja) 微粒子層構造体及びその形成方法、半導体装置、並びに、分離領域
JP2008294061A (ja) 有機薄膜トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6