JP4767856B2 - 電界効果トランジスタの製造方法 - Google Patents

電界効果トランジスタの製造方法 Download PDF

Info

Publication number
JP4767856B2
JP4767856B2 JP2006532695A JP2006532695A JP4767856B2 JP 4767856 B2 JP4767856 B2 JP 4767856B2 JP 2006532695 A JP2006532695 A JP 2006532695A JP 2006532695 A JP2006532695 A JP 2006532695A JP 4767856 B2 JP4767856 B2 JP 4767856B2
Authority
JP
Japan
Prior art keywords
semiconductor
fet
semiconductor layer
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006532695A
Other languages
English (en)
Other versions
JPWO2006025353A1 (ja
Inventor
孝之 竹内
孝啓 川島
徹 齋藤
智宏 奥澤
康夫 北岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006532695A priority Critical patent/JP4767856B2/ja
Publication of JPWO2006025353A1 publication Critical patent/JPWO2006025353A1/ja
Application granted granted Critical
Publication of JP4767856B2 publication Critical patent/JP4767856B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、電界効果トランジスタおよびその製造方法、ならびにそれを用いた電子機器に関する。
電界効果トランジスタ（以下、「ＦＥＴ」という場合がある）は、アクティブマトリクス型ディスプレイなど、様々な電子機器で用いられている。このような電子機器においてプラスティック基板を用いることによって、軽量でフレキシブルな機器が得られる。しかし、プラスティック基板を用いるためには、低温で半導体層を形成する必要がある。
ＦＥＴの半導体層を低温で形成する方法として、半導体ナノワイヤを用いて半導体層を形成する方法が提案されている。その方法は、たとえば、ジアンフェン デュアン（Xiangfeng Duan）ら、ハイパフォーマンス シンフィルム トランジスターズ ユージング セミコンダクター ナノワイヤーズ アンド ナノリボンズ（High-performance thin-film transistors using semiconductor nanowiresand nanoribbons）、ネイチャー（Nature）、米国、２００３年９月１８日、Vol.425、p.274-278に記載されている。その方法は、また、米国特許出願公開２００５／００７９６５９号公報にも記載されている。その方法は、また、国際公開ＷＯ２００４／０３２１９３号パンフレットにも記載されている。
しかしながら、上記文献に記載の方法では、ナノワイヤと電極との間の電気的な接触、およびナノワイヤ同士の電気的な接触が十分ではなく、それらのばらつきも大きい。そのため、上記従来の方法で得られるＦＥＴは、しきい値電圧などの特性のばらつきが大きいという問題があった。
このような状況を考慮し、本発明は、特性のばらつきが小さい電界効果トランジスタを提供することを目的の１つとし、特に、特性のばらつきが小さく低温で形成が可能な電界効果トランジスタを提供することを目的の１つとする。
上記目的を達成するため、本発明の電界効果トランジスタは、半導体層と、前記半導体層に電気的に接続されたソース電極およびドレイン電極と、前記半導体層に電界を印加するためのゲート電極とを備える電界効果トランジスタであって、前記半導体層が、無機半導体からなる複数の細線と有機半導体材料とを含む。
また、本発明の電子機器は、基板と前記基板上に形成されたトランジスタとを備える電子機器であって、前記トランジスタが上記本発明の電界効果トランジスタである。
また、基板と、前記基板上に形成された半導体層と、前記半導体層に電気的に接続されたソース電極およびドレイン電極とを備える電界効果トランジスタを製造するための本発明の方法は、（ｉ）無機半導体からなる複数の細線を前記基板上に成長させる工程と、（ii）前記ソース電極と前記ドレイン電極とを結ぶ方向に前記細線を倒す工程と、（iii）倒された前記細線からなる膜に有機半導体材料を浸透させる工程とを含む。
本発明の電界効果トランジスタによれば、特性のばらつきが小さい電界効果トランジスタが得られる。特に、本発明の電界効果トランジスタは、低温で形成が可能であるため、高分子材料からなるフレキシブル基板上にも形成することが可能である。本発明の電子機器は、本発明の電界効果トランジスタを用いるため、軽量、フレキシブル、耐衝撃性に強い、製造が容易である、といった特性を備えることが可能である。
以下、本発明の実施の形態について説明する。本発明の電界効果トランジスタ（薄膜トランジスタ）は、半導体層と、半導体層に電気的に接続されたソース電極およびドレイン電極と、半導体層に電界を印加するためのゲート電極とを備える電界効果トランジスタであって、半導体層が、無機半導体からなる複数の細線と有機半導体材料とを含む。ゲート電極は、半導体層のうち、少なくとも、ソース電極とドレイン電極との間に存在する部分に電界を印加するための電極である。無機半導体からなる細線（無機半導体細線）と有機半導体材料とを含む半導体層の詳細については後述する。
本発明の電界効果トランジスタによれば、電極と半導体層との間の電気的な接触のばらつき、および無機半導体細線同士の電気的な接触のばらつきを抑制できる。そのため、特性のばらつきが小さく応答速度が速い電界効果トランジスタが得られる。特に、無機半導体細線を用いる従来の電界効果トランジスタでは、電極と半導体細線との間の電気的接触のばらつきが大きいという問題があったが、本発明によれば、そのばらつきを容易に小さくできる。また、本発明の電界効果トランジスタでは、低温で半導体層を形成することが可能であるため、高分子材料などからなるフレキシブル基板上に電界効果トランジスタを形成することが可能である。また、本発明の電界効果トランジスタの半導体層は無機半導体細線を含んでいるため、有機半導体材料のみで形成した半導体層に比べて高い移動度を示す。また、本発明の電界効果トランジスタの半導体層は無機半導体細線を含んでいるため、有機半導体材料のみでは困難なｎ形の半導体層を形成できる。
本発明の電界効果トランジスタでは、ソース電極およびドレイン電極からなる群より選ばれる少なくとも１つの電極と無機半導体細線とが、有機半導体材料を介して接続されていてもよい。この構成によれば、無機半導体細線と電極との間の接続抵抗を低減でき、また、その接続抵抗のばらつきを低減できる。
本発明の電界効果トランジスタでは、無機半導体細線および有機半導体材料がともにｐ形の半導体として機能するものであってもよい。また、両者がともにｎ形の半導体として機能するものであってもよい。
無機半導体細線および有機半導体材料は、半導体層に求められる特性に応じて選択される。無機半導体細線には、Ｓｉ細線およびＧｅ細線からなる群より選ばれる少なくとも１つを用いてもよい。また、有機半導体材料には、ポリ（３−アルキルチオフェン）およびポリ（９，９’−ジオクチルフルオレンコビチオフェン）からなる群より選ばれる少なくとも１つを用いてもよい。無機半導体細線と有機半導体材料との組み合わせとしては、たとえば、Ｓｉ細線／ポリ（３−アルキルチオフェン）、Ｓｉ細線／ポリ（９，９’−ジオクチルフルオレンコビチオフェン）、Ｇｅ細線／ポリ（３−アルキルチオフェン）、およびＧｅ細線／ポリ（９，９’−ジオクチルフルオレンコビチオフェン）が挙げられる。これらを用いる場合、ソース電極およびドレイン電極の材料には、インジウム・スズ酸化物（ＩＴＯ）、ニッケル、金、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）などを用いることが好ましい。
本発明の電界効果トランジスタでは、半導体層が、ソース電極とドレイン電極とを結ぶ方向に平行なストライプ状に形成された層であってもよい。換言すれば、半導体層は、ストライプ状に配置された複数の帯状の半導体層によって構成されてもよい。この帯状の半導体層は、ソース電極とドレイン電極とを結ぶ方向に伸びるように形成される。このような半導体層は、たとえば、ストライプ状の貫通孔を有する撥液膜を形成し、その貫通孔の部分に半導体層を形成することによって、形成できる。撥液膜には、たとえば、撥水性の単分子膜や撥油性の単分子膜が用いられる。この方法で半導体層を形成することによって、半導体層内の無機半導体細線を、ソース電極とドレイン電極とを結ぶ方向に配向させることが可能である。
本発明の電界効果トランジスタでは、細線（無機半導体細線）の平均直径が１００ｎｍ以下であってもよい。ここで、「細線の平均直径」とは、半導体層を走査型顕微鏡で観察して任意に１００本の半導体細線を選択し、観察された細線の直径を平均した値を意味する。
本発明の電界効果トランジスタでは、細線（無機半導体細線）が、ソース電極とドレイン電極とを結ぶ方向に配向していてもよい。この構成によれば、ソース電極とドレイン電極との間を流れるキャリアの実効的な移動度を高めることができ、応答速度が速い電界効果トランジスタが得られる。
本発明の電界効果トランジスタでは、細線（無機半導体細線）がソース電極およびドレイン電極から選ばれる少なくとも１つの電極から成長していてもよい。この構成によれば、電極と無機半導体細線との間の接続抵抗を小さくできる。
本発明の電子機器は、基板と基板上に形成されたトランジスタとを備える電子機器であって、トランジスタが上記本発明の電界効果トランジスタである。
本発明の電子機器では、基板が高分子材料からなる基板であってもよい。この構成によれば、軽量でフレキシブルな電子機器を実現できる。
本発明の電子機器は、アクティブマトリクス型ディスプレイであってもよい。また、本発明の電子機器は、無線ＩＤタグであってもよい。また、本発明の電子機器は、携行用機器であってもよい。
電界効果トランジスタを製造するための本発明の方法は、無機半導体からなる複数の細線を基板上に成長させる工程（ｉ）を含む。工程（ｉ）において、無機半導体細線は、基板の表面に対してほぼ垂直な方向に成長させられる。無機半導体細線は、公知の方法で成長させることができる。次に、ソース電極とドレイン電極とを結ぶ方向に無機半導体細線を倒す（工程（ii））。次に、倒された無機半導体細線からなる膜に有機半導体材料を浸透させる（工程（iii））。このようにして、無機半導体細線と有機半導体材料とを含む半導体層が形成される。
以下、本発明の実施形態について例を挙げて説明する。ただし、本発明は以下の実施形態に限定されない。なお、以下で説明する図では、一部のハッチングを省略する場合がある。
（実施形態１）
以下、本発明のＦＥＴの例について説明する。図１Ａ〜図１Ｄは、本発明のＦＥＴの代表的な例を模式的に示す断面図である。図１Ａ〜Ｄに示すように、本発明のＦＥＴには様々な構成が存在する。図１Ａ〜図１ＤのＦＥＴ１００ａ〜１００ｄは、基板１１、ゲート電極１２、ゲート絶縁層１３、半導体層１４、ソース電極１５、およびドレイン電極１６を備える。半導体層１４の一部はチャネル領域として機能する。ソース電極１５およびドレイン電極１６は、通常、半導体層１４に直接接触しているが、両者の界面に、接続抵抗を低減するための層などが配置されていてもよい。
ゲート電極１２は、通常、ゲート絶縁層１３を挟んで半導体層１４と対向している。ゲート電極１２は、少なくともチャネル領域、すなわちソース電極１５とドレイン電極１６との間の半導体層１４に電界を印加する電極である。ゲート電極１２によって半導体層１４に印加される電界により、ソース電極１５とドレイン電極１６との間を流れる電流が制御される。半導体層１４は上述した無機半導体細線（以下、「半導体細線」または「ナノワイヤ」と記載する場合がある）および有機半導体材料を含む。半導体層１４は、典型的には半導体細線および有機半導体材料のみからなるが、必要に応じて他の材料を含んでもよい。
本発明のＦＥＴは、図２Ａおよび図２Ｂのような縦型のＦＥＴであってもよい。図２ＡのＦＥＴ１００ｅおよび図２ＢのＦＥＴ１００ｆでは、ソース電極１５とドレイン電極１６とが半導体層１４を膜厚方向に挟んで対向している。
基板１１を構成する材料に特に限定はない。基板１１として、高分子材料からなるフィルム、たとえば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリイミドなどからなるフィルムを用いることによって、フレキシブルで軽量なＦＥＴが得られる。ただし、ガラス基板やシリコン基板などの無機材料からなる基板を用いてもよい。
ゲート電極１２は、導電性材料で形成でき、たとえば、Ｎｉなどの金属や導電性の高分子材料で形成してもよい。ゲート電極１２は公知の方法で形成できる。たとえば、ゲート電極１２を、マスク蒸着によって形成してもよいし、フォトリソ・エッチング工程によって形成してもよい。また、ゲート電極１２は、導電性高分子をインクジェット法で印刷することによって形成してもよい。
ソース電極１５およびドレイン電極１６は、導電性材料で形成でき、たとえば、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｐｔ、Ｐｄといった金属や、導電性の高分子材料で形成してもよい。ソース電極１５およびドレイン電極１６は公知の方法で形成できる。これらの電極は、マスク蒸着によって形成してもよい。また、これらの電極は、スパッタリング法やＣＶＤ法によって形成された導電性材料の膜を、フォトリソ・エッチング工程によってパターニングすることによって形成してもよい。エッチングは、たとえば異方性ドライエッチングによって行うことができる。レジスト膜は、たとえば酸素系プラズマエッチングによって除去できる。また、上記電極は、導電性高分子をインクジェット法で印刷することによって形成してもよい。
ゲート絶縁層１３は、絶縁性の材料で形成でき、たとえば、ポリビニルアルコール、ポリビニルフェノール、ポリイミドといった有機材料や、ＳｉＯ2やＴａ2Ｏ5といった絶縁性の無機酸化物で形成してもよい。ゲート絶縁層１３は、スピンコート法や蒸着法といった公知の方法で形成できる。
半導体層１４は、有機半導体材料と複数の無機半導体細線とを含む混合物からなる。有機半導体材料が複数の無機半導体細線の間に配置されることによって、無機半導体細線同士の接続抵抗のばらつきを低減できる。また、有機半導体材料が無機半導体細線と電極との間に配置されることによって、無機半導体細線と電極との間の接続抵抗のばらつきを低減できる。
半導体層１４は、有機半導体材料と無機半導体細線のみからなるものであってもよいが、本発明の効果が得られる限り他の物質を含んでもよい。通常、有機半導体材料と無機半導体細線とは、合計で、半導体層１４の９０重量％以上（たとえば９９重量％以上）である。有機半導体材料と無機半導体細線との混合比に特に限定はなく、用いる材料やＦＥＴに要求される特性に応じて選択される。一例では、有機半導体材料と無機半導体細線との重量比を、［有機半導体材料］：「無機半導体細線」＝２０：１〜１：２程度の範囲（たとえば２：１〜１：２の範囲）としてもよい。
有機半導体材料は、半導体性を示す有機材料であり、公知の有機分子を用いることができる。有機半導体材料は、ドーパントを含んでもよい。有機半導体材料は、溶媒に分散または溶解させることができる有機分子であることが好ましい。好ましい有機分子としては、たとえば、ポリ（３−アルキルチオフェン）や、ポリ（９，９’−ジオクチルフルオレンコビチオフェン）、ポリアセチレン、ポリ（２，５−チエニレンビニレン）などが挙げられる。無機半導体細線と均一に交じり合うという点から、有機半導体材料は、溶媒への溶解性が高いことが好ましい。また、より高いトランジスタ特性を得るという点から、有機半導体材料は、それ単独で、特性が高い半導体層を形成できる材料であることが好ましい。さらに、電極と無機半導体細線との間や、無機半導体細線同士の間の電荷の受け渡しを中継するという点から、有機半導体材料は、使用される電極材料や無機半導体細線とのコンタクト抵抗の低い材料であることが好ましい。
無機半導体細線は、バルクの状態で半導体特性を示す材料で形成でき、たとえば、シリコンやゲルマニウムといった半導体で形成できる。これらの半導体には不純物（ドーパント）をドーピングしてもよく、たとえば、リン（Ｐ）をドープしたシリコンや、ホウ素（Ｂ）をドープしたゲルマニウムなどを用いてもよい。ドーピングは、細線を成長させる際の原料にドーパントを添加することによって行ってもよいし、形成された細線にドーパントをイオン注入することによって行ってもよい。
無機半導体細線の形状は、製造方法や製造条件によって変化する。無機半導体細線の平均直径は、通常、２０ｎｍ程度以下であり、たとえば１ｎｍ〜１００ｎｍの範囲である。無機半導体細線の平均長さに特に限定はないが、たとえば０．１μｍ〜５０μｍ程度であり、通常１μｍ〜１０μｍ程度である。ここで、「半導体細線の平均長さ」とは、半導体層を走査型顕微鏡で観察して任意に１００本の半導体細線を選択し、観察された細線の長さを平均した値を意味する。
無機半導体細線は、公知の方法など、様々な方法で形成できる。無機半導体細線の形成方法は、たとえば、背景技術の欄で挙げた文献に記載されている。また、無機半導体細線の形成方法は、サイエンス（SCIENCE）、Ｖｏｌ．２７９（１９９８年）、ｐ．２０８−２１１にも記載されている。また、ジャーナル・オブ・クリスタル・グロース（Journal of Crystal Growth）、２５４（２００３年）ｐ．１４−２２にも記載されている。また、アプライド・フィジックス・レターズ（APPLIED PHYSICS LETTERS）、Ｖｏｌ．８４（２００４年）、ｐ．４１７６−４１７８にも記載されている。
ＶＬＳ（Vapor-Liquid-Solid）成長メカニズムによって、直径の制御された細線（ナノワイヤ）を触媒金属から成長させることができる。細線の成長は、たとえば、ＣＶＤ法などの気相成長法によって行うことができる。Ｓｉナノワイヤを成長させる場合には、たとえば、シランガス（モノシラン）やジシランガスを供給すればよい。また、Ｇｅナノワイヤを成長させる場合には、たとえばゲルマンガスを供給すればよい。
触媒金属に特に限定はないが、たとえば、金、鉄、コバルト、ニッケルのような遷移金属またはそれらの合金を用いることができる。触媒金属は、通常、微粒子の形態で用いられるが、他の形態で用いられてもよい。触媒金属の形成方法に特に限定はなく、たとえば、触媒金属の薄膜を成長用基板の上に堆積させ、熱処理を行うことによって金属を凝集させて微粒子を形成してもよい。また、細線を成長させる表面に、触媒金属の微粒子を分散させた液体を塗布したのち乾燥させることによって触媒微粒子を所定の位置に配置してもよい。この方法は、低温で触媒微粒子を配置できるという点で好ましい。
以下に、無機半導体細線の製造方法の一例について説明する。まず、触媒微粒子を基板上に配置させる。触媒微粒子は、触媒微粒子が分散したＡｕコロイド溶液を基板上にスピンコートし、その後、溶媒を除去することによって基板上に配置させることができる。次に、ＣＶＤ法（通常のＬＰ−ＣＶＤ法でよい）によって、触媒金属からナノワイヤを成長させる。ナノワイヤは、例えば、成長ガスにシラン（ガス流量５０ｓｃｃｍ程度）を用い、成長温度４５０℃、成長時間１時間程度で成長させることができる。
半導体層１４は、様々な方法で形成することができる。たとえば、無機半導体細線と有機半導体材料と溶媒（または分散媒。以下、同様である。）とを含む液体を塗布して膜を形成したのち、溶媒を除去することによって半導体層１４を形成してもよい。この場合、溶媒に特に限定はないが、たとえばクロロホルム、トルエン、キシレン、メシチレンなどを用いることができる。
また、無機半導体細線からなる膜を形成したのち、その膜の表面に有機半導体材料を供給することによって半導体層１４を形成してもよい。半導体細線からなる膜の表面に供給された有機半導体材料は、その膜に浸透し、半導体細線と有機半導体材料とが混在した半導体層１４が形成される。無機半導体細線からなる膜は、たとえば、溶媒に分散させた無機半導体細線を含む液体を塗布して塗膜を形成したのち、溶媒を除去することによって形成できる。また、基板から無機半導体細線を成長させてもよい。このとき、成長した複数の無機半導体細線を一方向に倒すことによって、特定の方向に配向した複数の半導体細線を含む膜を形成できる。また、ソース電極１５および／またはドレイン電極１６の表面から無機半導体細線を成長させてもよい。この方法では、マスクなどで電極の所定の部分（たとえば側面）のみを露出させることにより、その部分のみから半導体細線を成長させることができる。これによって、一方の電極から他方の電極に向かって半導体細線を成長させることが可能となる。有機半導体材料は、蒸着法などによって供給してもよいし、有機半導体材料を含む液体を塗布することによって供給してもよい。
半導体層１４中の無機半導体細線の好ましい配向の例を図３に模式的に示す。半導体層１４は、無機半導体細線３１と有機半導体材料３２との混合物からなる。図３Ａの例では、無機半導体細線３１が、ソース電極１５とドレイン電極１６とを結ぶ方向Ａにほぼ平行な方向に配向している。このように配向させる方法としては、たとえば、ソース電極１５の側面とドレイン電極１６の側面のうち互いに対向している側面のみが露出するようにマスキングを行った状態で無機半導体細線３１を成長させる方法がある。また、図３Ｂの例では、無機半導体細線３１が、ソース電極１５およびドレイン電極１６の表面から、他方の電極に向かって、すなわち方向Ａにほぼ平行に成長している。これらの構成によれば、移動度がより高いチャネル領域を形成できる。なお、図３Ｂの例において、無機半導体細線３１は、ソース電極１５またはドレイン電極１６のいずれか一方のみから成長してもよい。
なお、本発明の効果が得られる限りＦＥＴの構成に特に限定はない。以下では、図１ＢのＦＥＴ１００ｂおよび図１ＤのＦＥＴ１００ｄを例に挙げて説明する。
図１ＢのＦＥＴ１００ｂでは、基板１１の一主面上にゲート電極１２が形成され、ゲート電極１２を覆うようにゲート絶縁層１３が形成されている。ソース電極１５およびドレイン電極１６は、ゲート絶縁層１３の上に、互いに距離をおいて形成されている。半導体層１４は、ソース電極１５およびドレイン電極１６とゲート絶縁層１３の露出面とを覆うように形成されている。半導体層１４は、無機半導体細線と有機半導体材料との複合体である。このように、ＦＥＴ１００ｂでは、基板１１上に、ゲート電極１２、ゲート絶縁層１３、２つの電極、および半導体層１４が積層されている。
図１ＤのＦＥＴ１００ｄでは、ソース電極１５およびドレイン電極１６が、基板１１の一主面上に、互いに一定の距離をおいて形成されている。なお、必要に応じて基板１１の表面にはＳｉＯ2などからなる絶縁層が形成される。半導体層１４は、２つの電極と基板１１の露出面とを覆うように形成される。ゲート絶縁層１３は、半導体層１４上に形成される。ゲート電極１２は、ゲート絶縁層１３上であって、少なくともソース電極１５とドレイン電極１６との間の領域に対応する位置に形成される。このように、ＦＥＴ１００ｄでは、基板１１上に、２つの電極、半導体層１４、ゲート絶縁層１３、およびゲート電極１２が積層されている。
本発明のＦＥＴでは、ソース電極１５とドレイン電極１６との間の間隔Ｌが、半導体無機細線の平均長さの２倍〜１０倍程度であってもよい。間隔Ｌが半導体無機細線の平均長さの２倍以上である場合、ソース電極１５からドレイン電極１６へ移動するキャリアは、複数の細線を通過する。本発明のＦＥＴでは、細線と細線との間が有機半導体材料で接続されているため、そのような場合でも高い移動度を達成できる。
以下に、本発明のＦＥＴの製造方法について、実施可能な例を説明する。なお、以下で説明する各部分の材料および形成方法は一例であり、本発明は以下の例に限定されない。
（第１の製造方法）
以下に、図１ＢのＦＥＴ１００ｂの製造方法の一例について説明する。まず、ポリエチレンテレフタレート（ＰＥＴ）からなる基板１１（厚みがたとえば１００μｍ）上に、マスク蒸着によってＮｉからなるゲート電極１２（厚みがたとえば１００ｎｍ）を形成する。次に、ポリビニルアルコールの水溶液をスピンコート法によって塗布したのち乾燥させ、ゲート絶縁層１３（厚みがたとえば５００ｎｍ）を形成する。次に、ゲート絶縁層１３上に、マスク蒸着によって、Ａｕからなるソース電極１５およびドレイン電極１６（それぞれ厚みがたとえば１００ｎｍ）を形成する。
次に、上述した方法によって半導体層１４を形成する。以下に、半導体層１４の形成方法について２つの具体例を説明する。
第１の方法では、まず、適量（たとえば同じ重量）の無機半導体細線と有機半導体材料とを溶媒に混入し、両者が溶媒中で均一になるように十分に分散させて混合液を得る。溶媒には、たとえば、クロロホルム、トルエン、キシレン、メシチレンなどを用いることができる。無機半導体細線は上述した方法で形成する。次に、この混合液を塗布したのち乾燥することによって、半導体層１４（厚みがたとえば５００ｎｍ）を形成する。混合液の塗布は、たとえばスピンコート法で行うことができる。
第２の方法では、まず、無機半導体細線を分散媒中に分散させて混合液を作製する。この混合液を所望の位置に塗布したのち乾燥（分散媒の除去）することによって、無機半導体細線の膜を形成する。分散媒には、たとえば、エタノール、クロロホルム、トルエン、キシレン、メシチレンなどを用いることができる。この膜に、有機半導体材料を含む液体を塗布したのち乾燥する。有機半導体材料を含む液体としては、クロロホルム、トルエン、キシレン、メシチレンといった溶媒に有機半導体材料を溶解して得られる液体を用いることができる。この液体の塗布によって、有機半導体材料が無機半導体細線の膜に浸透し、半導体細線と有機半導体材料とが混在した半導体層１４が形成される。
（第２の製造方法）
以下に、図１ＤのＦＥＴ１００ｄの製造方法の一例について説明する。まず、シリコン基板の表面に酸化シリコン層を形成したのち、ソース電極およびドレイン電極を形成する。これらの電極は、たとえばチタンで形成できる。これらの電極は、たとえば、スパッタリングで金属膜を成膜した後、フォトリソ・エッチング工程でパターニングすることによって形成できる。
次に、ＣＶＤ法によってシリコンからなる無機半導体細線をソース電極およびドレイン電極の表面から成長させる。材料ガスには、たとえばシラン又はジシランを用いることができる。また、半導体細線を成長させる触媒には、金などの触媒を用いることができる。
ソース電極およびドレイン電極の表面のうち、特定の側面、具体的には他方の電極に対向する側面のみを露出させることによって、その側面のみから無機半導体細線を成長させることができる。無機半導体細線を成長させる部分以外の部分は、レジストマスクなどによって覆う。この方法によれば、無機半導体細線を、一方の電極から他方の電極に向かって基板の表面と平行に成長させることが可能となる。
次に、スピンコート法によって、有機半導体材料を含む液体を、ソース電極、ドレイン電極および無機半導体細線を覆うように塗布したのち、塗布した液体を乾燥させる。次に、チャネル領域の部分をレジストによってマスクし、チャネル領域以外の部分の有機半導体層をフォトリソ・エッチング工程で除去する。このようにして、半導体層１４を形成する。
次に、半導体層１４上に、ゲート絶縁層１３およびゲート電極１２を、公知の方法で形成する。このようにして、ＦＥＴ１００ｄを製造できる。
（第３の製造方法）
ＦＥＴ１００ｄと同様のＦＥＴを製造する方法の一例を、図４Ａ〜図４Ｈを用いて説明する。図４Ａ、４Ｃ、４Ｅおよび４Ｇは上面図であり、それらの断面図を図４Ｂ、４Ｄ、４Ｆおよび４Ｈに示す。
まず、シリコン基板４１の表面に酸化シリコン層４２を形成したのち、ソース電極１５およびドレイン電極１６を形成する（図４Ａおよび４Ｂ）。これらの電極は、第２の製造方法と同様の方法で形成する。
次に、ＣＶＤ法によって、酸化シリコン層４２の表面に、シリコンからなる無機半導体細線４３を成長させる（図４Ｃおよび４Ｄ）。材料ガスには、シランを用いる。また、ナノワイヤを成長させる触媒としては、金を用いる。これらの触媒微粒子は、金コロイド溶液をスピンコートする方法や金薄膜をスパッタ法や蒸着法で堆積させ、アニールすることによって自己組織化的に金微粒子を形成する方法で酸化シリコン層の表面に配置される。
この方法では、無機半導体細線４３は基板表面に対して垂直な方向に成長する。次に、成長した無機半導体細線４３を、ソース電極１５とドレイン電極１６とを結ぶ方向とほぼ平行な方向に押し倒す（図４Ｅおよび４Ｆ）。これによって、無機半導体細線を概ね上記方向に配向させることができる。無機半導体細線４３は、たとえば、液晶の配向膜を形成するラビング装置などを用いて一方向に押し倒すことができる。このようにして、無機半導体細線の膜を形成する。
次に、スピンコート法によって、有機半導体材料を含む液体を、ソース電極１５、ドレイン電極１６および無機半導体細線４３を覆うように塗布したのち、塗布した液体を乾燥させる。次に、チャネル領域近傍の部分をレジストによってマスクし、チャネル領域近傍以外の部分の有機半導体層をフォトリソ・エッチング工程で除去する。このようにして、半導体層１４を形成する（図４Ｇおよび４Ｈ）。
次に、半導体層１４上に、ゲート絶縁層１３およびゲート電極１２を、公知の方法で形成する。このようにして、ＦＥＴ１００ｄを製造できる。
（第４の製造方法）
以下に、図１ＤのＦＥＴ１００ｄの製造方法について他の一例を説明する。まず、図５Ａに示すように、基板１１の表面にソース電極１５およびドレイン電極１６を形成する。これらの電極は、第２の製造方法と同様の方法で形成する。
次に、図５Ｂに示すように、レジスト膜５１（図５Ｂではハッチングを付す）を形成する。このレジスト膜５１は、ソース電極１５とドレイン電極１６との間において、ストライプ状に形成されている。レジスト膜５１は、たとえば、東京応化工業株式会社製のフォトレジスト（ＯＦＰＲ５０００）を用いて形成できる。
次に、レジスト膜５１を覆うように基板上の全面に撥油膜を形成したのち、レジスト膜５１を除去する。これによって、図５Ｃに示すように、複数の帯状の貫通孔５２ａを有する撥油膜５２が形成される。貫通孔５２ａは、ソース電極１５とドレイン電極１６との間にストライプ状に形成される。撥油膜は、たとえば、以下の方法で形成できる。まず、信越化学工業株式会社の単分子膜形成材料（Ｘ−２４−９３６７Ｃ）の溶液に、乾燥雰囲気のグローブボックス内で基板を２分間浸漬する。その後、グローブボックス内で、洗浄液（たとえば住友スリーエム株式会社製、ハイドロフルオロエーテルＨＥＦ−７２００）を用いて基板を洗浄する。このようにして、撥油膜を形成できる。帯状の貫通孔５２ａは、それぞれ、ソース電極１５とドレイン電極１６とを結ぶ方向に伸びており、０．５μｍ〜５μｍ程度の幅を有する。また、貫通孔５２ａ同士の間隔は、たとえば０．５μｍ〜１０μｍ程度である。
次に、図５Ｄに示すように、複数の帯状の半導体層１４ａによって構成された半導体層１４を形成する。半導体層１４は、上述した方法によって形成できる。ソース電極１５とドレイン電極１６との間には撥油膜５２が形成されているため、無機半導体細線が分散された液体を撥油膜５２上に塗布すると、その液体は撥油膜５２によってはじかれて帯状の貫通孔５２ａ内のみに配置される。貫通孔５２ａ内に配置された無機半導体細線は、ソース電極１５とドレイン電極１６とを結ぶ方向に配向する。その後、第２の製造方法と同様に、有機半導体を含む液体を塗布し、乾燥することによって、ストライプ状の半導体層１４が形成される。
次に、半導体層１４上に、ゲート絶縁層１３およびゲート電極１２を、公知の方法で形成する（図５Ｅ）。このようにして、ＦＥＴ１００ｄを製造できる。
なお、ＦＥＴ１００ａおよびＦＥＴ１００ｃも、各部分の形成順序を変更するだけで、ＦＥＴ１００ｂおよびＦＥＴ１００ｄと同様の方法で形成できる。たとえば、ＦＥＴ１００ａの場合、基板１１上に、ゲート電極１２、ゲート絶縁層１３、半導体層１４、ソース電極１５およびドレイン電極１６の順で形成すればよい。ＦＥＴ１００ｃの場合、基板１１上に、半導体層１４、ソース電極１５およびドレイン電極１６、ゲート絶縁層１３、ゲート電極１２の順で形成すればよい。
（実施形態２）
実施形態２では、実施形態１で説明した本発明のＦＥＴを備える電子機器の例として、アクティブマトリクス型ディスプレイ、無線ＩＤタグ、および携行用機器について説明する。
アクティブマトリクス型ディスプレイの一例として、表示部に有機ＥＬを用いたディスプレイについて説明する。ディスプレイの構成を模式的に示す一部分解斜視図を、図６に示す。
図６に示すディスプレイは、プラスティック基板１５１上にアレイ状に配置された駆動回路１５０を備える。駆動回路１５０は本発明のＦＥＴを含み、画素電極に接続されている。駆動回路１５０の上には、有機ＥＬ層１５２、透明電極１５３および保護フィルム１５４が配置されている。有機ＥＬ層１５２は、電子輸送層、発光層および正孔輸送層といった複数の層が積層された構造を有する。各ＦＥＴの電極に接続されたソース電極線１５５とゲート電極線１５６とは、それぞれ、制御回路（図示せず）へ接続される。
駆動回路１５０およびその周辺の一例の拡大図を、図７に示す。図７に示すＦＥＴの構造は、基本的に図１Ｃに示すＦＥＴ１００ｃの構造と基本的には同じである。図７に示すＦＥＴでは、半導体層１６４、ソース電極１６５およびドレイン電極１６６、ゲート絶縁層１６３、ゲート電極１６２が、基板上に積層されている。そして、ドレイン電極１６６は、有機ＥＬの画素電極１６７に電気的に接続されている。また、ゲート電極１６２が接続されたゲート電極線１５６と、ソース電極１６５が接続されたソース電極線１５５とが交差する部分には、絶縁層１６８が形成されている。半導体層１６４には、上述した半導体層１４が適用される。
このように、実施形態１で説明したＦＥＴを用いてアクティブマトリクス型のディスプレイを構成することによって、キャリア移動度が高くしきい値電圧のばらつきが小さいＦＥＴを安定して実現できる。これにより、特性が高く安価なディスプレイが得られる。また、本発明のＦＥＴを使用することによって、柔軟性および耐衝撃性を備えたシートライクなディスプレイを実現できる。また、キャリア移動度の向上によって、表示速度（反応速度）の速いアクティブマトリクス型のディスプレイを得ることが可能となる。
なお、この実施形態では表示部に有機ＥＬを用いた場合について説明したが、本発明はこれに限定されない。本発明は、ＦＥＴを含む回路を備える他のアクティブマトリクス型のディスプレイに適用でき、それによって同様の効果が得られる。
また、画素を駆動する駆動回路部の構成は、この実施形態で示した構成には限定されない。たとえば、１つの画素を駆動するために電流駆動用のＦＥＴとそれを制御するためのスイッチング用ＦＥＴとを組み合わせた構成としてもよい。また、さらに複数個のＦＥＴを組み合わせた構成としてもよい。また、図７に示したＦＥＴに代えて本発明の他のＦＥＴを用いてもよく、その場合も同様の効果が得られる。
次に、本発明のＦＥＴを無線ＩＤタグに応用した場合について説明する。本発明のＦＥＴを用いた無線ＩＤタグの一例の斜視図を、図８に模式的に示す。
無線ＩＤタグ１７０は、フィルム状のプラスティック基板１７１を基板として使用している。この基板１７１上には、アンテナ部１７２とメモリーＩＣ部１７３とが設けられている。ここで、メモリーＩＣ部１７３は、実施形態１において説明した本発明のＦＥＴを利用して構成される。無線ＩＤタグ１７０は、基板の裏面に粘着効果を持たせることによって、菓子袋やドリンク缶のような平坦でないものに貼り付けることが可能である。なお、無線ＩＤタグ１７０の表面には、必要に応じて保護膜が設けられる。
このように、本発明のＦＥＴを用いることによって、様々な素材の物品へ貼り付けることが可能で様々な形状の無線ＩＤタグが得られる。また、キャリア移動度が高い本発明のＦＥＴを用いることによって、反応速度（処理速度）が速く、通信周波数の高い無線ＩＤタグが得られる。
なお、本発明の無線ＩＤタグは、図８に示した無線ＩＤタグに限定されない。従って、アンテナ部およびメモリーＩＣ部の配置や構成に限定はない。たとえば、倫理回路を無線ＩＤタグに組み込んでもよい。
また、この実施形態では、アンテナ部１７２とメモリーＩＣ部１７３とをプラスティック基板１７１上に形成する場合について説明したが、本発明はこの形態に限定されない。たとえば、インクジェット印刷のような方法を用いて、対象物に直接、アンテナ部１７２とメモリーＩＣ部１７３とを形成してもよい。その場合も、本発明のＦＥＴを形成することによって、キャリア移動度およびしきい値電圧が改善されたＦＥＴを備える無線ＩＤタグを低コストで製造できる。
次に、本発明のＦＥＴを含む集積回路を備える携行用機器について説明する。携行用機器の集積回路には、演算素子や記憶素子やスイッチング素子など、半導体の特性を利用した様々な素子が用いられる。これらの素子の少なくも一部に本発明のＦＥＴを用いることによって、機械的柔軟性、耐衝撃性、捨てる際の対環境性、軽量、安価といった特性に優れるという有機材料の利点を備える携行用機器を製造できる。
本発明の携行用電子機器の例として、３つの携帯用機器を図９〜図１１に示す。図９に示す携帯テレビ１８０は、表示装置１８１、受信装置１８２、側面スイッチ１８３、前面スイッチ１８４、音声出力部１８５、入出力装置１８６、記録メディア挿入部１８７を備える。本発明のＦＥＴを含む集積回路は、携帯テレビ１８０を構成する演算素子や記憶素子やスイッチング素子などの素子を含む回路として使用される。
図１０に示す通信端末１９０は、表示装置１９１、送受信装置１９２、音声出力部１９３、カメラ部１９４、折りたたみ用可動部１９５、操作スイッチ１９６、音声入力部１９７を備える。本発明のＦＥＴを含む集積回路は、通信端末１９０を構成する演算素子や記憶素子やスイッチング素子などの素子を含む回路として使用される。
図１１に示す携帯用医療機器２００は、表示装置２０１、操作スイッチ２０２、医療的処置部２０３、経皮コンタクト部２０４を備える。携帯用医療機器２００は、例えば腕２０５などに巻き付けられて携行される。医療的処置部２０３は、経皮コンタクト部２０４から得られる生態情報を処理し、それに応じて経皮コンタクト部２０４を通じて薬物投与などの医療的処置を行う部分である。本発明のＦＥＴを含む集積回路は、携帯用医療機器２００を構成する演算素子や記憶素子やスイッチング素子などの素子を含む回路として使用される。
なお、本発明のＦＥＴを応用した電子機器の構成について例を挙げて説明したが、本発明はこれらの構成に限定されない。また、本発明のＦＥＴを適用できる電子機器は、例示した機器に限定されない。本発明のＦＥＴは、ＰＤＡ端末や、ウエアラブルなＡＶ機器、ポータブルなコンピュータ、腕時計タイプの通信機器など、機械的柔軟性、耐衝撃性、捨てる際の対環境性、軽量性、安価といった特性が要求される機器に好適に応用できる。
以上、本発明の実施形態について例を挙げて説明したが、本発明は、上記実施形態に限定されず本発明の技術的思想に基づき他の実施形態に適用することができる。
本発明は、電界効果トランジスタおよびそれを備える各種の電子機器に適用できる。
図１Ａ〜図１Ｄは、本発明のＦＥＴの例を模式的に示す断面図である。 図２Ａおよび図２Ｂは、本発明のＦＥＴの他の例を模式的に示す断面図である。 図３Ａおよび図３Ｂは、半導体層中の無機半導体細線の配置の一例を模式的に示す図である。 図４Ａ〜図４Ｈは、本発明のＦＥＴの製造方法の一例を模式的に示す図である。 図５Ａ〜図５Ｅは、本発明のＦＥＴの製造方法の他の一例を模式的に示す上面図である。 図６は、本発明のアクティブマトリクス型ディスプレイの一例を模式的に示す一部分解斜視図である。 図７は、駆動回路およびその周辺の構成を示す模式的に示す斜視図である。 図８は、無線ＩＤタグの一例の構成を模式的に示す斜視図である。 図９は、携帯テレビの一例の構成を模式的に示す斜視図である。 図１０は、通信端末の一例の構成を模式的に示す斜視図である。 図１１は、携帯用医療機器の一例を模式的に示す斜視図である。

Claims (1)

  1. 基板と、前記基板上に形成された半導体層と、前記半導体層に電気的に接続されたソース電極およびドレイン電極とを備える電界効果トランジスタの製造方法であって、
    （ｉ）無機半導体からなる複数の細線を前記基板上に成長させる工程と、
    （ii）前記ソース電極と前記ドレイン電極とを結ぶ方向に前記細線を倒す工程と、
    （iii）倒された前記細線からなる膜に有機半導体材料を浸透させる工程とを含む電界効果トランジスタの製造方法。
JP2006532695A 2004-08-31 2005-08-30 電界効果トランジスタの製造方法 Expired - Fee Related JP4767856B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006532695A JP4767856B2 (ja) 2004-08-31 2005-08-30 電界効果トランジスタの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004251453 2004-08-31
JP2004251453 2004-08-31
PCT/JP2005/015705 WO2006025353A1 (ja) 2004-08-31 2005-08-30 電界効果トランジスタおよびその製造方法、ならびにそれを用いた電子機器
JP2006532695A JP4767856B2 (ja) 2004-08-31 2005-08-30 電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPWO2006025353A1 JPWO2006025353A1 (ja) 2008-05-08
JP4767856B2 true JP4767856B2 (ja) 2011-09-07

Family

ID=36000005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006532695A Expired - Fee Related JP4767856B2 (ja) 2004-08-31 2005-08-30 電界効果トランジスタの製造方法

Country Status (5)

Country Link
US (1) US20080035912A1 (ja)
JP (1) JP4767856B2 (ja)
KR (1) KR20070053157A (ja)
CN (1) CN1950950A (ja)
WO (1) WO2006025353A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329351A (ja) * 2006-06-08 2007-12-20 Sharp Corp 細線状構造物集合体およびそれを備えた電子デバイス、それらの製造方法、および細線状構造物の配向方法
JP2008010566A (ja) * 2006-06-28 2008-01-17 Ricoh Co Ltd 半導体デバイス
JP5273050B2 (ja) * 2007-09-07 2013-08-28 日本電気株式会社 スイッチング素子及びその製造方法
JP5333221B2 (ja) * 2007-09-07 2013-11-06 日本電気株式会社 カーボンナノチューブ構造物及び薄膜トランジスタ
CN103236442B (zh) * 2013-04-23 2016-12-28 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004067413A (ja) * 2002-08-02 2004-03-04 Nec Corp 触媒担持基板およびそれを用いたカーボンナノチューブの成長方法ならびにカーボンナノチューブを用いたトランジスタ
JP2004088090A (ja) * 2002-07-02 2004-03-18 Sony Corp 半導体装置及びその製造方法
JP2004111870A (ja) * 2002-09-20 2004-04-08 Kenji Ishida 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108956A (en) * 1998-04-03 2000-08-29 Cormark, Inc. Tri-mount sign system
US6180956B1 (en) * 1999-03-03 2001-01-30 International Business Machine Corp. Thin film transistors with organic-inorganic hybrid materials as semiconducting channels
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004088090A (ja) * 2002-07-02 2004-03-18 Sony Corp 半導体装置及びその製造方法
JP2004067413A (ja) * 2002-08-02 2004-03-04 Nec Corp 触媒担持基板およびそれを用いたカーボンナノチューブの成長方法ならびにカーボンナノチューブを用いたトランジスタ
JP2004111870A (ja) * 2002-09-20 2004-04-08 Kenji Ishida 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20080035912A1 (en) 2008-02-14
CN1950950A (zh) 2007-04-18
JPWO2006025353A1 (ja) 2008-05-08
KR20070053157A (ko) 2007-05-23
WO2006025353A1 (ja) 2006-03-09

Similar Documents

Publication Publication Date Title
US8847313B2 (en) Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates
KR101943595B1 (ko) 액티브 매트릭스 감쇄 소스 인에이블형 수직 유기 발광 트랜지스터
CN100420032C (zh) 场效应晶体管及其制造方法
JP5249021B2 (ja) 亜鉛酸化物をベースとした半導体材料を含む薄膜トランジスタ
KR101191632B1 (ko) 대형 나노 인에이블 매크로전자 기판 및 그 사용
US7586130B2 (en) Vertical field effect transistor using linear structure as a channel region and method for fabricating the same
US7504709B2 (en) Electronic device, method of manufacturing an electronic device, and electronic apparatus
US7345307B2 (en) Fully integrated organic layered processes for making plastic electronics based on conductive polymers and semiconductor nanowires
CN1979857B (zh) 具有电容器和场效应晶体管的电路装置和利用它的显示设备
US20080036698A1 (en) Display
JP6268162B2 (ja) 薄膜トランジスタ
KR20070063597A (ko) 나노와이어 기반 전자 장치에서의 게이팅 구성 및 향상된 접점을 위한 방법, 시스템, 및 장치
JP2008544522A (ja) 亜鉛酸化物をベースとした半導体材料を含む薄膜トランジスタ
TW200843118A (en) Ambipolar transistor design
JP4767856B2 (ja) 電界効果トランジスタの製造方法
US9000418B2 (en) Field effect transistor, method of manufacturing the same, and electronic device using the same
JP4856900B2 (ja) 電界効果トランジスタの製造方法
JP4661065B2 (ja) 相補型有機半導体装置
KR100694947B1 (ko) 박막 트랜지스터 및 그 제조 방법
Jackson Organic thin film transistors-electronics anywhere
KR100736360B1 (ko) 이중 유기 박막층을 갖는 트랜지스터의 제조방법
JP2008016832A (ja) 電界効果トランジスタ、ｔｆｔ駆動回路、パネルおよびディスプレイ
JP5392738B2 (ja) 塗布法による有機トランジスタ及びその製造方法
JP2008186845A (ja) 論理素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110615

R150 Certificate of patent or registration of utility model

Ref document number: 4767856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees