JP5392738B2 - 塗布法による有機トランジスタ及びその製造方法 - Google Patents

塗布法による有機トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP5392738B2
JP5392738B2 JP2007228013A JP2007228013A JP5392738B2 JP 5392738 B2 JP5392738 B2 JP 5392738B2 JP 2007228013 A JP2007228013 A JP 2007228013A JP 2007228013 A JP2007228013 A JP 2007228013A JP 5392738 B2 JP5392738 B2 JP 5392738B2
Authority
JP
Japan
Prior art keywords
organic
insulating film
organic semiconductor
semiconductor layer
organic transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007228013A
Other languages
English (en)
Other versions
JP2009060032A (ja
Inventor
幸一 坂口
真之 近松
郵司 吉田
玲子 阿澄
清志 八瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2007228013A priority Critical patent/JP5392738B2/ja
Publication of JP2009060032A publication Critical patent/JP2009060032A/ja
Application granted granted Critical
Publication of JP5392738B2 publication Critical patent/JP5392738B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、有機トランジスタに関するものであり、特に塗布法によって製造される有機トランジスタに関するものである。
近年の電子機器には、トランジスタが多用され必要不可欠となっている。しかしながら、無機半導体材料を用いた電界効果トランジスタの製造には、多数の真空プロセス、不純物のドーピング等製造コスト、及びランニングコストがかかり、電界効果トランジスタの製造コストが高くなっている。
一方で今日低価格で大量生産が必要とされている電子ペーパーや、RFIDタグの需要が高まっており、より低コスト、大量生産、短時間の回路制作により製造が可能である有機半導体が注目されている。
有機半導体は、シリコン半導体や化合物半導体に比べ有機物の性格から、スピンコート、印刷、インクジェット法等の低温下のウェットプロセスによる回路制作が可能であり大面積、低コスト、簡易プロセスでの電界効果トランジスタの製造が期待されている。
特に有機トランジスタにおいて、有機層はゲート絶縁膜上に製膜されることが多い。ゲート絶縁膜としてはSiOが広く用いられているが、絶縁膜表面における水酸基や酸素、水は電荷輸送の際にトラップサイトとなることから、絶縁膜表面を疎水化処理することによって、絶縁膜−有機半導体界面のトラップを減少させている(非特許文献1、特許文献1参照)。
また、水酸基を持たない高分子絶縁膜を用いることによって、これまでp型動作すると考えられていた半導体物質が新たにn型半導体特性を示すことが報告されている。(非特許文献2参照)。
特開2006−060169号公報 "High-Resolution Inkjet Printing of All-Polymer Transistor Circuits" H. Sirringhaus et al., Science, Vol.290 (2000) 2123-2126 "General observation of n-type field effect behavior in organic semiconductors" L.-L. Chua et al., Nature, Vol.434(2005) 194-199
しかしながら、有機半導体層を塗布法により形成する場合、絶縁膜表面を疎水化処理することによって、その上に塗布される有機半導体溶液との濡れ性が低下し、製膜時に有機半導体溶液が弾かれてしまい、基板上に有機半導体層を形成することが困難であるという問題が発生する。
本発明は、このような事情を憂慮したものであり、疎水性表面へスピンコート法や印刷法といった塗布法によって良好な有機半導体層を形成することを目的とするものである。
発明者らは、上記目的を達成すべく鋭意研究を重ねた結果、絶縁膜表面の少なくとも動作領域を疎水性表面とし、その他の領域を親水性表面とすることにより、濡れ性の悪い疎水性表面と有機半導体溶液の組み合わせにおいても、塗布法により有機半導体層を形成することを容易にし、有機トランジスタの作成を可能にすることができるという知見を得た。
また、有機半導体層をスピンコート法により製膜する際に、有機半導体の溶液を滴下してから回転を開始するまでに待機時間を挿入することにより、より高い移動度を有する有機トランジスタの製造が可能になることも判明した。
本発明は、これらの知見に基づいて完成に至ったものであり、以下のとおりのものである。
(1)絶縁膜上に少なくとも一種の有機半導体材料を含む有機半導体層を有する有機トランジスタにおいて、
該絶縁膜表面の少なくとも動作領域が疎水化された疎水性表面であって、その他の領域が疎水化処理された絶縁膜の上に形成された親水性層からなる親水性表面であり、
前記有機半導体層は前記疎水性表面及び親水性表面の両表面上に形成されていることを特徴とする有機トランジスタ。
)前記親水性表面が、前記疎水性表面を囲むように設けられていることを特徴とする(1)記載の有機トランジスタ。
)前記該有機半導体層上にソース電極及びドレイン電極を有することを特徴とする(1)又は(2)に記載の有機トランジスタ。
)絶縁膜上に少なくとも一種の有機半導体材料を含む有機半導体層を有する有機トランジスタの製造方法において、
絶縁膜表面を疎水化処理して疎水性表面を形成し、該疎水化処理した絶縁膜上の少なくとも動作領域以外部分に親水性の層を形成することにより親水性表面とした後、
塗布法により、前記疎水性表面及び親水性表面の両表面上に有機半導体層を形成することを特徴とする有機トランジスタの製造方法。
)前記親水性表面を、前記疎水性表面を囲むように設けることを特徴とする(4)に記載の有機トランジスタの製造方法。
)前記該有機半導体層上にソース電極及びドレイン電極を有することを特徴とする(4)又は(5)に記載の有機トランジスタの製造方法。
)前記有機半導体層の形成が、スピン塗布法によるものであって、塗布液の滴下から回転開始までに、待機時間を挿入することを特徴とする(4)〜(6)のいずれかに記載の有機トランジスタの製造方法。
)前記待機時間が、温度0〜200℃において、1秒〜30分であることを特徴とする()に記載の有機トランジスタの製造方法。
本発明により、溶液プロセスによって疎水表面上に有機半導体層を形成することを可能にし、電荷トラップのない(少ない)有機トランジスタを提供できるので、生産性を向上し、素子の経年劣化を押さえ、特性に優れた有機トランジスタの作製が可能になる。また、本発明の方法において、溶媒蒸発の時間をおくことで、塗布法においても良好な結晶性有機半導体層の形成が可能となる。
図2に、一般的な電界効果型トランジスタ素子構造の断面図を示す。
図2(a)に示す構造は、基板3上にゲート電極4及びゲート絶縁膜5を有し、このゲート絶縁膜5上に有機半導体層7があり、その上にソース電極8およびドレイン電極9を有するものである。
図2(b)に示す構造は、基板3上にゲート電極4及びゲート絶縁膜5を有し、このゲート絶縁膜5上にソース電極8およびドレイン電極9があり、その上に有機半導体層7を有するものである。
いずれの構造においても、前述のとおり、ゲート絶縁膜5の表面は疎水処理6が施されており、この疎水処理6が施された表面上に有機トランジスタのチャネル部を形成することによって、有機トランジスタ素子を作製する。
本発明は、有機半導体層が製膜される絶縁膜表面の少なくとも動作領域を疎水性表面とし、それ以外の領域を親水性表面とすることによって、スピンコート法や印刷法といった溶液プロセスによる有機半導体層の製膜を可能にするものである。
図1は、本発明の、有機半導体層が製膜される絶縁膜表面が、親水部1と疎水部2とを有することを模式的に示すものである。
図1に示されるように、本発明では、有機トランジスタ基板のゲート絶縁膜上に、少なくとも動作領域であるチャネル部に疎水処理を施し、その他の部分に親水部1を残す、もしくは親水部1を形成することによって、溶液プロセスによる有機半導体層の製膜を可能とする。チャネル部以外は親水性又は疎水性のどちらでも構わない。また、疎水部2の形状は正方形に限らず、チャネル部の形状に応じて、長方形や十文字型であっても良い。また、疎水部2は必ずしも親水部1によって囲う必要はない。このようなパターンを周期的に形成することによってアレイ化への対応も可能である。
また、本発明においては、塗布法としてスピンコート法を用いて製膜を行う際に、塗布液の滴下から回転開始前に待機時間(結晶成長時間)を、温度0℃〜200℃程度で、1秒から30分おくことによって、より高い移動度を有する有機トランジスタの作製が可能となる。
本発明の有機トランジスタを構成する各層について記載する。
基板3は、シリコン基板、ガラス基板や、ポリエチレンテレフタラート(PET)、ポリエチレンナフタレート(PEN)ポリカーボネートに代表されるプラスチック基板を用いることができる。基板材も同様に、これらに制限されるものではない。
ゲート電極4は、p型ドープシリコン、n型ドープシリコン、インジウム・錫酸化物(ITO)や、化学ドーピングにより高い導電性を示すポリチオフェン系、ポリアニリン系などの高分子といった導電性ポリマーや、金、銀、白金、クロム、チタン、アルミニウム、タンタルなどの金属を用いることができる。ゲート電極材も同様に、これらに制限されるものではない。
ゲート絶縁膜5は、絶縁性の高いものが望まれる。例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化タンタルなどの無機物や、ポリビニルアルコール(PVA)、ポリビニルフェノール(PVP)、ポリメチルメタクリレート(PMMA)、ポリスチレン、ジビニルテトラメチルジシロキサン−ビスベンゾシクロブテン(BCB)、シアノエチルプルラン、パリレン、ポリイミド、フッ素化高分子などの有機物を用いることができる。ゲート絶縁材も同様に、これらに制限されるものではない。
疎水表面6を形成する疎水材料はヘキサメチルジシラザン(HMDS)、オクチルトリクロロシランやデシルトリクロロシラン、オクタデシルトリクロロシランといった長鎖アルキルシラン、フッ素化オクチルトリクロロシランといったフルオロアルキルシラン、ベータ-フェネチルトリクロロシランなどのシランカップリング剤や、ポリスチレン、ポリエチレン、パリレン、ポリイミド、フッ素化高分子、ジビニル-テトラメチルシロキサン-ビスベンゾシクロブテン(BCB)などの水酸基を持たない高分子などを用いることができる。また。高分子絶縁膜を、水酸基を持たないゲート絶縁膜として用いることが出来る。この場合、高分子絶縁膜はゲート絶縁膜5と疎水表面6を兼ねている。
本発明の有機半導体層7は、可溶性の有機半導体材料として、ペンタセン・ルブレン・ポルフィリン類・フタロシアニン類、ポリチオフェン、オリゴチオフェン及びそれらの誘導体、フラーレン、C60MC12やPCBMといったフラーレン誘導体、フルオロアルキル基を有するフラーレン誘導体、ペリレン及びその誘導体によって、スピンコート、インクジェット、キャスト、ディッピング、スクリーン印刷などの印刷法により作製する。溶媒は、クロロホルム、ジクロロメタン、二硫化炭素、トルエン、キシレン、ジクロロベンゼン、トリクロロベンゼンなどを用いることができる。上記可溶性有機半導体材料及び溶媒は代表的な例を述べているものであって、有機半導体材料及び溶媒は、これらに限定されるものではない。
ソース電極8及びドレイン電極9は、真空蒸着法、スパッタ法、印刷法などにより形成する。電極材料としては、金、銀、白金、クロム、アルミニウム、インジウム、アルカリ金属(Li、Na、K、Rb、Cs)、アルカリ土類金属(Mg、Ca、Sr、Ba)、Agインク、化学ドーピングにより高い導電性を示すポリチオフェン系、ポリアニリン系などの高分子といった導電性ポリマーなどを用いることができる。電極材料も同様に、これらに制限されるものではない。
本発明の実施例を具体的に説明する。なお、以下に示す実施例は、本発明の理解を容易にするためのものであり、本発明はこれらの実施例に制限されるものではない。すなわち、本発明の技術思想の範囲内での変形、他の実施態様又は実施例は、全て本発明に含まれるものである。
(実施例1)
15mm×12mmサイズの厚さ300nmのシリコン酸化絶縁膜の付いたpドープシリコン基板をアルカリ性洗剤、純水、アセトン、エタノールでそれぞれ15分間超音波洗浄し、UV−03クリーナにて20分間オゾン洗浄を行い、その後HMDSに16時間浸潤し、疎水化処理を行った。
その後、2mm×12mm及び9mm×9mmのマスクを基板中央に設置し、酸化シリコンを真空蒸着することによって、図1(a)及び(b)に示されるような形状の親水部1及び疎水部2を有する基板を形成した。
一方、下記
Figure 0005392738
に示すn型有機半導体材料であるフラーレン誘導体C60MC12をクロロホルムに溶かし、10mg/mlの濃度に調整した。
この溶液を先に用意した親水部1及び疎水部2(以下、「親・疎水表面」という。)を有する基板に室温でスピンコート法によって製膜し、良質な均一膜を得た。
(実施例2)
実施例1で得た、図1(a)に示す基板上に製膜したC60MC12薄膜に、金電極をマスク蒸着し、有機トランジスタ素子を作製した。
図3に、実施例2で作製した有機トランジスタの素子構造の断面図(a)及び俯瞰図(b)を示す。なお、(b)の点線部の断面図が(a)である。図中、10はpドープシリコンであり、基板とゲート電極を兼ねている。11はシリコン酸化絶縁膜、12はHMDSによる疎水化膜、13は親水性の酸化シリコン膜、14は有機半導体層、15及び16は、金電極である。
作製した素子の金電極のチャネル長は20μm、チャネル幅は5mmである。
作成後、大気にさらさずに窒素雰囲気下のグローブボックス内で探針によって電極とコンタクトし、半導体パラメータアナライザ(ケースレー4200SCS)にて、トランジスタ特性を測定した。
図4に室温で測定した素子のドレイン電流―ドレイン電圧特性を示す。図4から明らかなように、良好なn−チャンネル−エンハンスメント型の特性を示しており、飽和領域(Vd=80V)から算出した電子移動度μは0.1cm/Vs、閾電圧は28.0Vを示した。
(実施例3)
実施例1と同様にして、図1(b)に示す親・疎水表面を作製するとともに、前記フラーレン誘導体C60MC12をクロロホルムに溶かし、10mg/mlの濃度に調整した。
スピンコート法によって製膜する際に、回転するまでの待機時間を挿入した。待機時間はそれぞれ0、30、60秒挿入した。
製膜した有機薄膜上に、図5の断面図(a)及び俯瞰図(b)に示すように、4つの金電極をマスク蒸着し有機トランジスタ素子を作製した。なお、(b)の点線部の断面図が(a)である。図中、10はpドープシリコンであり、基板とゲート電極を兼ねている。11はシリコン酸化絶縁膜、12はHMDSによる疎水化膜、13は親水性の酸化シリコン、14は有機半導体膜、15及び16は、金電極である。
作製したそれぞれの金電極のチャネル長は160、120、80、40μm、チャネル幅はそれぞれ4、3、2、1mmである。
作成後、大気にさらさずに窒素雰囲気下のグローブボックス内で探針によって電極とコンタクトし、半導体パラメータアナライザ(ケースレー4200SCS)にて、トランジスタ特性を測定した。
図6にチャネル長160μm、チャネル幅4mmにおける、室温で測定した素子のドレイン電流―ドレイン電圧特性を示す。図6から明らかなように、良好なn−チャンネル−エンハンスメント型の特性を示した。飽和領域(Vd=80V)から算出した移動度と閾電圧を表1に示す(移動度と閾電圧は4つの電極における平均値である)。
表1から明らかなように、待機時間を挿入することによって、移動度は約2倍向上した。これは待機時間によって微結晶グレインのサイズが成長し、薄膜中に良好な伝導パスが形成されたためと考えられる。
Figure 0005392738
本発明によって、良好な膜質の有機薄膜トランジスタの作製が可能である。さらに、薄膜太陽電池、光電変換素子、メモリー素子、発光素子、ダイオードなどの作製方法へ応用可能である。また、特に本発明によって製造された有機トランジスタは、液晶ディスプレイ、電子ペーパー、有機エレクトロルミネッセンス(EL)ディスプレイなどのフラットパネルディスプレイをアクティブマトリックス駆動するための薄膜トランジスタや、無線タグ、相補型MOS(CMOS)回路の一部として利用可能である。
本発明の実施の形態を示す基板表面の図 一般的な疎水処理された有機トランジスタの断面図 実施例2の有機薄膜トランジスタの断面図(a)及び俯瞰図(b) 実施例2のドレイン電流−ドレイン電圧特性を示す図 実施例3の有機薄膜トラジスタの断面図(a)及び俯瞰図(b) 実施例3の代表的なドレイン電流−ドレイン電圧特性を示す図
符号の説明
1 親水部
2 疎水部
3 基板
4 ゲート電極
5 ゲート絶縁膜
6 疎水処理表面
7 有機半導体層
8 ソース電極
9 ドレイン電極
10 p型ドープシリコン基板
11 シリコン酸化膜
12 HMDS(疎水表面)
13 酸化シリコン膜(親水表面)
14 C60誘導体層
15 ソース電極(金電極)
16 ドレイン電極(金電極)

Claims (8)

  1. 絶縁膜上に少なくとも一種の有機半導体材料を含む有機半導体層を有する有機トランジスタにおいて、
    該絶縁膜表面の少なくとも動作領域が疎水化された疎水性表面であって、その他の領域が疎水化処理された絶縁膜の上に形成された親水性層からなる親水性表面であり、
    前記有機半導体層は前記疎水性表面及び親水性表面の両表面上に形成されていることを特徴とする有機トランジスタ。
  2. 前記親水性表面が、前記疎水性表面を囲むように設けられていることを特徴とする請求項に記載の有機トランジスタ。
  3. 前記有機半導体層上にソース電極及びドレイン電極を有することを特徴とする請求項1又は2に記載の有機トランジスタ。
  4. 絶縁膜上に少なくとも一種の有機半導体材料を含む有機半導体層を有する有機トランジスタの製造方法において、
    絶縁膜表面を疎水化処理して疎水性表面を形成し、該疎水化処理した絶縁膜の上の少なくとも動作領域以外部分に親水性の層を形成することにより親水性表面とした後、
    塗布法により、前記疎水性表面及び親水性表面の両表面上に有機半導体層を形成することを特徴とする有機トランジスタの製造方法。
  5. 前記親水性表面を、前記疎水性表面を囲むように設けることを特徴とする請求項に記載の有機トランジスタの製造方法。
  6. 前記有機半導体層上にソース電極及びドレイン電極を有することを特徴とする請求項4又は5に記載の有機トランジスタの製造方法。
  7. 前記有機半導体層の形成が、スピン塗布法によるものであって、塗布液の滴下から回転開始までに、待機時間を挿入することを特徴とする請求項4〜6のいずれか1項に記載の有機トランジスタの製造方法。
  8. 前記待機時間が、温度0〜200℃において、1秒〜30分であることを特徴とする請求項に記載の有機トランジスタの製造方法。
JP2007228013A 2007-09-03 2007-09-03 塗布法による有機トランジスタ及びその製造方法 Active JP5392738B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007228013A JP5392738B2 (ja) 2007-09-03 2007-09-03 塗布法による有機トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007228013A JP5392738B2 (ja) 2007-09-03 2007-09-03 塗布法による有機トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009060032A JP2009060032A (ja) 2009-03-19
JP5392738B2 true JP5392738B2 (ja) 2014-01-22

Family

ID=40555475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007228013A Active JP5392738B2 (ja) 2007-09-03 2007-09-03 塗布法による有機トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP5392738B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR0016670A (pt) * 1999-12-21 2003-06-24 Plastic Logic Ltd Métodos para formar um circuito integrado e para definir um circuito eletrônico, e, dispositivo eletrônico
US20040263739A1 (en) * 2001-07-09 2004-12-30 Henning Sirringhaus Progressive aligned deposition
JP2003289178A (ja) * 2002-03-28 2003-10-10 Fuji Photo Film Co Ltd 導電性パターン形成方法
JP4629997B2 (ja) * 2003-06-02 2011-02-09 株式会社リコー 薄膜トランジスタ及び薄膜トランジスタアレイ
US6875661B2 (en) * 2003-07-10 2005-04-05 International Business Machines Corporation Solution deposition of chalcogenide films
JP2005079560A (ja) * 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ,表示装置、およびその製造方法
JP4934955B2 (ja) * 2004-10-27 2012-05-23 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法
JP4665545B2 (ja) * 2005-02-24 2011-04-06 凸版印刷株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JP2009060032A (ja) 2009-03-19

Similar Documents

Publication Publication Date Title
Kumatani et al. Solution-processed, self-organized organic single crystal arrays with controlled crystal orientation
KR101532759B1 (ko) 유기 박막 트랜지스터
US8847313B2 (en) Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates
Mannsfeld et al. Highly efficient patterning of organic single‐crystal transistors from the solution phase
Baeg et al. Improved performance uniformity of inkjet printed n-channel organic field-effect transistors and complementary inverters
JP6268162B2 (ja) 薄膜トランジスタ
US8860008B2 (en) Forming active channel regions using enhanced drop-cast printing
US20110186829A1 (en) Surface Treated Substrates for Top Gate Organic Thin Film Transistors
JP5950251B2 (ja) 有機半導体単結晶形成方法
TW200843118A (en) Ambipolar transistor design
US9070881B2 (en) Method of manufacturing an organic semiconductor thin film
Liu et al. Experimental study and statistical analysis of solution-shearing processed organic transistors based on an asymmetric small-molecule semiconductor
Chai et al. Solution-processed organic field-effect transistors using directed assembled carbon nanotubes and 2, 7-dioctyl [1] benzothieno [3, 2-b][1] benzothiophene (C8-BTBT)
KR101616190B1 (ko) 도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법
JP4767856B2 (ja) 電界効果トランジスタの製造方法
Park et al. High-performance n-type organic field-effect transistors fabricated by ink-jet printing using a C60 derivative
JP5392738B2 (ja) 塗布法による有機トランジスタ及びその製造方法
JP2006060169A (ja) 電界効果型トランジスタ及びその製造方法
KR101113166B1 (ko) 유기 광트랜지스터
JP5481893B2 (ja) 有機トランジスタアクティブ基板、有機トランジスタアクティブ基板の製造方法および有機トランジスタアクティブ基板を用いた電気泳動ディスプレイ
JP5464586B2 (ja) 有機薄膜の製造方法及びそれを用いた有機デバイス
JP4883410B2 (ja) 有機電界効果トランジスタ
KR100976572B1 (ko) 유기 박막 트랜지스터의 제조방법
Opoku et al. Solution processable nanowire field-effect transistors
KR102126526B1 (ko) 나노 구조를 이용한 유기 반도체 소자 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131009

R150 Certificate of patent or registration of utility model

Ref document number: 5392738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250