CN1950950A - 场效应晶体管及其制造方法和使用其的电子设备 - Google Patents

场效应晶体管及其制造方法和使用其的电子设备 Download PDF

Info

Publication number
CN1950950A
CN1950950A CNA2005800140580A CN200580014058A CN1950950A CN 1950950 A CN1950950 A CN 1950950A CN A2005800140580 A CNA2005800140580 A CN A2005800140580A CN 200580014058 A CN200580014058 A CN 200580014058A CN 1950950 A CN1950950 A CN 1950950A
Authority
CN
China
Prior art keywords
fine rule
effect transistor
semiconductor layer
electrode
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800140580A
Other languages
English (en)
Inventor
竹内孝之
川岛孝启
斋藤彻
奥泽智宏
北冈康夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1950950A publication Critical patent/CN1950950A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种场效应晶体管，其包括半导体层(14)、与半导体层(14)电连接的源电极(15)以及漏电极(16)、和用于对源电极(15)和漏电极(16)之间的半导体层(14)施加电场的栅电极(12)，半导体层(14)包括由无机半导体构成的多根细线和有机半导体材料。

Description

场效应晶体管及其制造方法和使用其的电子设备
技术领域
本发明涉及场效应晶体管及其制造方法和使用该场效应晶体管的电子设备。
背景技术
场效应晶体管(以下有时称作“FET”)用于有源矩阵型显示器等各种电子设备。通过在这样的电子设备中使用塑料基板，可得到重量轻且具有挠性的设备。但是，为了使用塑料基板，需要以低温形成半导体层。
作为以低温形成FET的半导体层的方法，提出了使用半导体纳米导线形成半导体层的方法。该方法例如记载于：段祥峰(xiangfeng duan)等、使用半导体纳米线和纳米带的高性能薄膜晶体管(High-Performance thin-film transistors using semiconductor nanowires and nanoribbons)、自然(Nature)、美国、2003年9月18日、Vol.425、p.274～278。该方法也记载于美国专利申请公开2005/0079659号公报。该方法还记载于国际公开文本WO2004/032193号中。
但是，在上述文献记载的方法中，纳米导线和电极之间的电接触、以及纳米导线彼此之间的电接触不充分，它们的偏差也很大。因此，由上述以往的方法得到的FET存在着阈值电压等的特性偏差大的问题。
发明内容
本发明考虑到上述的状况，其目的在于提供特性偏差小的场效应晶体管，尤其是提供特性偏差小且能够以低温形成的场效应晶体管。
为了达到上述目的，本发明的场效应晶体管包括：半导体层、与所述半导体层电连接的源电极以及漏电极、和用于向所述半导体层施加电场的栅电极，所述半导体层包括由无机半导体构成的多根细线和有机半导体材料。
而且，本发明的电子设备，包括基板和在所述基板上形成的场效应晶体管，所述晶体管是上述本发明的场效应晶体管。
并且，用于制造包括基板、在所述基板上形成的半导体层、和与所述半导体层电连接的源电极以及漏电极的场效应晶体管的本发明方法，包括：(i)在所述基板上生长由无机半导体构成的多根细线的工序；(ii)沿连接所述源电极和所述漏电极的方向上放倒所述细线的工序；和(iii)使有机半导体材料浸透于被放倒的所述细线的工序。
根据本发明的场效应晶体管，可得到特性偏差小的场效应晶体管。尤其由于本发明的场效应晶体管能够以低温形成，所以，即使在由高分子材料构成的挠性基板上也能够形成。本发明的电子设备由于使用本发明的场效应晶体管，所以能够实现具有重量轻、挠性、耐冲击性强、制造容易等特性。
附图说明
图1A～图1D是模式表示本发明的FET的例子的剖面图。
图2A以及图2B是模式表示本发明的FET的其他例子的剖面图。
图3A以及图3B是模式表示半导体层中的无机半导体细线的配置的一例的图。
图4A～图4H是模式表示本发明的FET的制造方法的一例的图。
图5A～图5E是模式表示本发明的FET的制造方法的其他例子的俯视图。
图6是模式表示本发明的有源矩阵型显示器的一例的局部分解立体图。
图7是模式表示驱动电路及其周边结构的立体图。
图8是模式表示无线ID标签的一例的结构的立体图。
图9是模式表示便携电视的一例的结构的立体图。
图10是模式表示通信终端的一例的结构的立体图。
图11是表示便携用医疗设备的一例的立体图。
具体实施方式
下面，对本发明的实施方式进行说明。本发明的场效应晶体管(薄膜晶体管)包括半导体层、与半导体层电连接的源电极以及漏电极、用于向半导体层施加电场的栅电极，半导体层包括由无机半导体构成的多根细线和有机半导体材料。栅电极是用于对半导体层中至少存在于源电极以及漏电极之间的部分施加电场的电极。关于包括由无机半导体构成的细线(无机半导体细线)和有机半导体材料的半导体层将在后面叙述其详细情况。
根据本发明的场效应晶体管，可以抑制电极与半导体层之间的电接触的偏差以及无机半导体细线彼此之间的电接触的偏差。因此，可得到特性的偏差小且响应速度快的场效应晶体管。尤其是在使用无机半导体细线的以往场效应晶体管中，存在着电极与半导体细线之间的电接触的偏差大的问题，但根据本发明，可以容易地减小该偏差。而且，在本发明的场效应晶体管中，由于能够以低温形成半导体层，所以，可以在由高分子材料等构成的挠性基板上形成场效应晶体管。并且，由于本发明的场效应晶体管的半导体层包括无机半导体细线，所以，与仅由有机半导体材料形成的半导体层相比，表现出高的移动度。另外，由于本发明的场效应晶体管的半导体层包括无机半导体细线，所以，可以形成仅由有机半导体材料难以形成的n型半导体层。
在本发明的场效应晶体管中，可以经由有机半导体材料来连接从源电极以及漏电极构成的组中选择出来的至少一个电极和无机半导体细线。根据该结构，可以降低无机半导体细线与电极之间的连接电阻，而且还可以降低该连接电阻的偏差。
在本发明的场效应晶体管中，无机半导体细线以及有机半导体材料可以一起作为p型半导体而发挥作用。另外，两者也可以一起作为n型半导体而发挥作用。
无机半导体细线以及有机半导体材料根据半导体层所要求的特性来选择。无机半导体细线可以使用从Si细线以及Ge细线构成的组中选择的至少一个。另外，有机半导体材料可以使用从聚(3-烷基噻吩)以及聚(9，9’-二辛基芴-共-并噻吩)(9，9’-dioctyfluorene-co-bithiophene)构成的组中选择的至少一个。作为无机半导体细线和有机半导体材料的组合，例如可以举出Si细线/聚(3-烷基噻吩)、Si细线/聚(9，9’-二辛基芴-共-并噻吩)、Ge细线/聚(3-烷基噻吩)以及Ge细线/聚(9，9’-二辛基芴-共-并噻吩)。在使用所述这些材料的情况下，优选使用铟锡氧化物(ITO)、镍、金、聚亚乙二氧基噻吩(PEDOT)等作为源电极以及漏电极的材料。
在本发明的场效应晶体管中，半导体层可以是以与连接源电极和漏电极的方向平行的条纹状而形成的层。换句话说，半导体层可以通过配置成条纹状的多个带状的半导体层而构成。该带状的半导体层被形成为在连接源电极和漏电极的方向延伸。例如可以通过形成具有条纹状的贯通孔的疏液膜并在该贯通孔的局部形成半导体层来形成所述的半导体层。疏液膜例如采用疏水性的单分子膜或疏油性的单分子膜。通过由该方法形成半导体层，可以使半导体层内的无机半导体细线在连接源电极和漏电极的方向上取向。
在本发明的场效应晶体管中，细线(无机半导体细线)的平均直径可以在100nm以下。这里，所谓“细线的平均直径”是指，用扫描型显微镜观察半导体层并任意选择100根半导体细线，将所观察到的细线的直径进行平均的值。
在本发明的场效应晶体管中，细线(无机半导体细线)可以在连接源电极和漏电极的方向上取向。根据该结构，可得到能提高在源电极和漏电极之间流动的载流子(carrier)的有效移动度、且响应速度快的场效应晶体管。
在本发明的场效应晶体管中，细线(无机半导体细线)可以从源电极以及漏电极选择的至少1个电极生长。根据该结构，可以减少电极和无机半导体细线之间的连接电阻。
本发明的电子设备是一种具有基板和形成在基板上的晶体管的电子设备，晶体管是上述本发明的场效应晶体管。
在本发明的电子设备中，基板可以是由高分子材料构成的基板。根据该结构，可以实现重量轻且具有挠性的电子设备。
本发明的电子设备可以是有源矩阵型显示器。而且，本发明的电子设备可以是无线ID标签。另外，本发明的电子设备还可以是便携用设备。
用于制造场效应晶体管的本发明的方法，包括在基板上生长由无机半导体构成的多根细线的工序(i)。在工序(i)中，使无机半导体细线相对于基板的表面在大致垂直的方向上生长。可以用公知的方法来生长无机半导体细线。接着，在连接源电极和漏电极的方向上放倒无机半导体细线(工序(ii))。接着，使有机半导体材料渗透到被放倒的无机半导体细线(工序(iii))。由此，形成了包括无机半导体细线和有机半导体材料的半导体层。
下面，举例说明本发明的实施方式。但是，本发明并非限定于下面的实施方式。另外，在下面说明的附图中有时省略一部分的剖面线。
(实施方式1)
下面，对本发明的FET的例子进行说明。图1A～图1D是模式表示本发明的FET的代表例的剖面图。如图1A～图1D所示，本发明的FET存在着各种各样的结构。图1A～图1D中的FET100a～100d包括：基板11、栅电极12、栅极绝缘层13、半导体层14、源电极15以及漏电极16。半导体层14的一部分作为沟道区域发挥作用。源电极15和漏电极16通常与半导体层14直接接触，但在两者的交界处也可以配置用于降低连接电阻的层等。
栅电极12通常隔着栅极绝缘层13与半导体层14对置。栅电极12是至少对沟道区域、即源电极15以及漏电极16之间的半导体层14施加电场的电极。通过由栅电极12而施加到半导体层14的电场，来控制在源电极15和漏电极16之间流动的电流。半导体层14包括上述的无机半导体细线(下面有时记载为“半导体细线”或“纳米导线”)以及有机半导体材料。半导体层14典型的结构是仅由半导体细线以及有机半导体材料构成，但根据需要也可以包括其他的材料。
本发明的FET也可以是图2A以及图2B那样的纵型FET。在图2A的FET100e以及图2B的FET100f中，源电极15和漏电极16在膜厚方向隔着半导体层14而对置。
对于构成基板11的材料没有特别限定。作为基板11，可通过使用由高分子材料构成的薄膜，例如聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚酰亚胺等构成的薄膜，从而得到具有挠性且重量轻的FET。但是，也可以使用玻璃基板或硅基板等由无机材料构成的基板。
栅电极12可以由导电性材料形成，例如可以由Ni等金属或导电性的高分子材料形成。栅电极12可以用公知的方法形成。例如，可以通过掩模蒸镀来形成栅电极12，也可以通过光刻-蚀刻(photolithography-etching)工序来形成栅电极12。另外，也可以通过采用喷墨法印刷导电性高分子来形成栅电极12。
源电极15以及漏电极16可以由导电性材料形成，例如可以用Au、Ag、Cu、Al、Pt、Pd等金属或导电性高分子材料形成。源电极15以及漏电极16可以用公知的方法形成。这些电极也可以用掩模蒸镀来形成。另外，还可以通过用光刻-蚀刻工序对采用溅射法或CVD法而形成的导电性材料的膜进行图案形成，来形成这些电极。蚀刻例如可以通过各向异性干法蚀刻来进行。抗蚀膜例如可以通过氧系等离子蚀刻来除去。另外，上述电极也可以通过用喷墨法印刷导电性高分子来形成。
栅极绝缘层13可以用绝缘性材料形成，例如可以用聚乙烯醇、聚乙烯酚、聚酰亚胺等有机材料，或者SiO2或Ta2O5等绝缘性的无机氧化物形成。栅极绝缘层13可以用旋涂法或蒸镀法等公知的方法来形成。
半导体层14由包括有机半导体材料和多根无机半导体细线的混合物构成。通过将有机半导体材料配置在多根无机半导体细线之间，可以降低无机半导体细线彼此之间连接电阻的偏差。而且，通过将有机半导体材料配置在无机半导体细线与电极之间，可以降低无机半导体细线与电极之间连接电阻的偏差。
半导体层14可以仅由有机半导体材料和无机半导体细线构成，但只要能得到本发明的效果，也可以包括其他的物质。通常，有机半导体材料和无机半导体细线合计重量在半导体层14的90重量％以上(例如为99重量％以上)。有机半导体材料和无机半导体细线的混合比没有特别限定，可以根据所用的材料或FET所要求的特性来选择。在一个例子中，可以将有机半导体材料和无机半导体细线的重量比设为“有机半导体材料”∶“无机半导体细线”＝20∶1～1∶2左右的范围(例如2∶1～1∶2的范围)。
有机半导体材料是表现出半导体性的有机材料，可以使用公知的有机分子。有机半导体材料也可以包括掺杂剂。有机半导体材料优选是可以分散或溶解在溶剂中的有机分子。作为优选的有机分子，例如可以举出聚(3-烷基噻吩)、聚(9，9’-二辛基芴-共-并噻吩)、聚乙炔、聚(2，5-亚噻嗯基亚乙烯基)等。从与无机半导体细线均匀地混合的观点出发，优选溶于溶剂的溶解性高的有机半导体材料。另外，从得到更高的晶体管特性的观点出发，有机半导体材料优选是其单独可以形成特性高的半导体层的材料。而且，从在电极和无机半导体细线之间、或无机半导体细线彼此之间对电荷接收进行中继的观点出发，有机半导体材料优选是与所使用的电极材料或无机半导体细线的接触电阻小的材料。
无机半导体细线可以采用在块状(bulk)状态下表现出半导体特性的材料而形成，例如可以用硅或锗等半导体形成。也可以在这些半导体中掺杂杂质(掺杂剂)，例如可以使用掺杂了磷(P)的硅、或掺杂了硼(B)的锗等。可以通过在生长细线时的原料中添加掺杂剂来进行掺杂，也可以通过在所形成的细线中离子注入掺杂剂来进行掺杂。
无机半导体细线的形状根据制造方法或制造条件而变化。无机半导体细线的平均直径通常在20nm左右以下，例如在1nm～100nm的范围内。无机半导体细线的平均长度没有特别限定，例如在0.1μm～50μm左右，通常为1μm～10μm左右。这里，所谓“半导体细线的平均长度”是指，用扫描型显微镜观察半导体层并任意选择出100根半导体细线，将所观察到的细线的长度进行平均的值。
无机半导体细线可以用公知的方法等各种各样的方法形成。无机半导体细线的形成方法例如记载于背景技术一栏中所举出的文献中。另外，无机半导体细线的形成方法也记载于科学(SCIENCE)、Vol.279(1998年)、p.208～211中。而且，也记载于人工晶体学报(journal of Crystal Growth)、254(2003年)p.14～22中。也记载于应用物理类期刊(APPLIED PHYSICSLETTERS)、Vol.84(2004年)p.4176～4178中。
通过VLS(Vapor-Liquid-Solid)生长机构可以由催化剂金属生长直径得到控制的细线(纳米导线)。细线的生长例如可以通过CVD法等气相生长法来进行。在生长Si纳米导线的情况下，例如只要供给硅烷气体(甲硅烷)或乙硅烷气体即可。另外，在生长Ge纳米导线的情况下，例如只要供给锗烷气体即可。
催化剂金属没有特别限定，例如可以使用金、铁、钴、镍那样的过渡金属或这些的合金。催化剂金属通常以微粒子的形态使用，但也可以在其他的形态下使用。催化剂金属的形成方法没有特别限定，例如可以在生长用基板之上堆积催化剂金属的薄膜，并通过进行热处理使金属凝聚来形成微粒子。另外，也可以在生长细线的表面上涂覆分散了催化剂金属的微粒子的液体之后使其干燥，从而将催化剂微粒子配置在规定的位置。由于该方法可以在低温的环境下配置催化剂微粒子，所以优选。
下面，对无机半导体细线的制造方法的一例进行说明。首先，在基板上配置催化剂微粒子。可以通过在基板上旋涂分散了催化剂微粒子的Au胶体溶液，之后除去溶剂，从而在基板上配置催化剂微粒子。接着，通过CVD法(也可以是通常的LP-CVD法)，由催化剂金属生长纳米导线。例如使用硅烷(气体流量50sccm左右)作为生长气体，以生长温度为450℃，生长时间为1小时左右来生长纳米导线。
半导体层14可以用各种各样的方法来形成。例如可以通过涂覆包括无机半导体细线和有机半导体材料及溶剂(或分散剂，以下同样)的液体而形成膜，之后除去溶剂，由此来形成半导体层14。此时，对于溶剂没有特别限定，例如可以使用三氯甲烷、甲苯、二甲苯、1，3，5-三甲基苯等。
另外，在形成了由无机半导体细线构成的膜后，也可以通过对该膜的表面供给有机半导体材料来形成半导体层14。被供给到由半导体细线构成的膜的表面的有机半导体材料渗透到该膜中，由此形成混合了半导体细线和有机半导体材料的半导体层14。例如在涂覆包含分散于溶剂的无机半导体细线的液体而形成涂膜之后，通过除去溶剂，可以形成由无机半导体细线构成的膜。而且，也可以从基板生长无机半导体细线。此时，通过在一方向上放倒生长的多根无机半导体细线，从而可以形成包括在特定方向上进行了取向的多根半导体细线的膜。另外，也可以从源电极15以及/或漏电极16的表面生长无机半导体细线。在该方法中，通过用掩模等仅将电极的规定部分(例如侧面)露出，可以仅从该部分生长半导体细线。由此，可以从一方的电极朝向另一方的电极生长半导体细线。有机半导体材料可以通过蒸镀法等供给，也可以通过涂覆包括有机半导体材料的液体来进行供给。
图3模式地表示了半导体层14中的无机半导体细线优选的取向的例子。半导体层14由无机半导体细线31和有机半导体材料32的混合物构成。在图3A的例子中，无机半导体细线31在与连接源电极15和漏电极16的方向A大致平行的方向上取向。作为如此取向的方法，例如有如下的方法，即：在按照仅使源电极15的侧面和漏电极16的侧面中相互对置的侧面露出的方式进行掩蔽的状态下，使无机半导体细线31生长。另外，在图3B所示的例子中，无机半导体细线31在从源电极15以及漏电极16的表面朝向另一方的电极、即与方向A大致平行地生长。根据这些结构，可以形成移动度更高的沟道区域。另外，在图3B的例子中，无机半导体细线31也可以仅从源电极15或漏电极16的任意一方生长。
此外，只要是能得到本发明的效果，对于FET的结构没有特别限定。下面，举例说明图1B的FET100b以及图1D的FET100d。
图1B的FET100b中，在基板11的一主面上形成有栅电极12，并按照覆盖栅电极12的方式形成有栅极绝缘层13。在栅极绝缘层13之上相互隔开距离而形成有源电极15以及漏电极16。半导体层14被形成为覆盖源电极15以及漏电极16与栅极绝缘层13的露出面。半导体层14是无机半导体细线和有机半导体材料的复合体。这样，在FET100b中，在基板11上层叠有栅电极12、栅极绝缘层13、2个电极以及半导体层14。
图1D的FET100d中，在基板11的一主面上相互隔开一定距离地形成有源电极15以及漏电极16。另外，根据需要，在基板11的表面形成由SiO2构成的绝缘层。半导体层14被形成为覆盖2个电极和基板11的露出面。栅极绝缘层13形成在半导体层14上。栅电极12位于栅极绝缘层13上，形成在至少与源电极15以及漏电极16之间的区域对应的位置。这样，在FET100d中，在基板11上层叠有2个电极、半导体层14、栅极绝缘层13以及栅电极12。
在本发明的FET中，源电极15和漏电极16之间的间隔L可以是半导体无机细线平均长度的2倍～10倍左右。在间隔L是半导体无机细线平均长度2倍以上的情况下，从源电极15向漏电极16移动的载流子通过多根细线。在本发明的FET中，由于细线与细线之间用有机半导体材料连接，所以，即使在所述的情况下也可以达到高的移动度。
下面，对本发明的FET的制造方法说明能够实施的例子。另外，下面所说明的各部分的材料以及形成方法仅是一例，本发明并非限定于下面的例子。
(第一制造方法)
下面，对图1B的FET100b的制造方法的一例进行说明。首先，在由聚对苯二甲酸乙二醇酯(PET)构成的基板11(厚度例如为100μm)上，通过掩模蒸镀形成由Ni构成的栅电极12(厚度例如为100nm)。接着，在通过旋涂法涂覆聚乙烯醇的水溶液后使其干燥，由此形成栅极绝缘层13(厚度例如为500nm)。接着，在栅极绝缘层13上通过掩模蒸镀，形成由Au构成的源电极15以及漏电极16(厚度分别例如为100nm)。
接着，通过上述的方法形成半导体层14。下面，对半导体层14的形成方法说明2个具体例子。
在第一方法中，首先在溶剂中混入适量(例如相同重量)的无机半导体细线和有机半导体材料，并充分地使其分散使得两者在溶剂中均匀，从而得到混合液。例如可以使用三氯甲烷、甲苯、二甲苯、1，3，5-三甲基苯等作为溶剂。无机半导体细线用上述的方法形成。接着，通过在涂覆了该混合液后并使其干燥，形成半导体层14(厚度例如为500nm)。混合液的涂覆例如可以通过旋涂法进行。
在第二方法中，首先将无机半导体细线分散在分散剂中来制作混合液。通过在所希望的位置涂覆了该混合液之后使其干燥(除去分散剂)，从而形成无机半导体细线的膜。例如可以使用乙醇、三氯甲烷、甲苯、二甲苯、1，3，5-三甲基苯等作为溶剂。对于该膜，在涂覆了包括有机半导体材料的液体后进行干燥。作为包括有机半导体材料的液体，可以使用在三氯甲烷、甲苯、二甲苯、1，3，5-三甲基苯等的溶剂中溶解有机半导体材料而得到的液体。通过该液体的涂覆，有机半导体材料浸透在无机半导体细线的膜中，形成了混有半导体细线和有机半导体材料的半导体层14。
(第二制造方法)
下面，对图1D的FET100d的制造方法的一例进行说明。首先，在硅基板的表面形成了氧化硅层之后，形成源电极以及漏电极。这些电极例如可以用钛形成。例如在采用溅射法形成了金属膜之后，通过光刻-蚀刻工序进行图案形成，由此形成这些电极。
接着，通过CVD法从源电极以及漏电极的表面生长由硅构成的无机半导体细线。例如可以使用硅烷或乙硅烷作为材料气体。另外，可以使用金等催化剂作为生长半导体细线的催化剂。
通过仅使源电极以及漏电极的表面中、尤其是侧面、具体而言是与另一方的电极对置的侧面露出，可以仅从该侧面生长无机半导体细线。生长无机半导体细线的部分以外的部分被抗蚀掩模等覆盖。根据该方法，可以从一方的电极朝向另一方的电极，使无机半导体细线与基板的表面平行地生长。
接着，采用旋涂法，按照覆盖源电极、漏电极以及无机半导体细线的方式涂覆包括有机半导体材料的液体，之后使所涂覆的液体干燥。接着，利用抗蚀剂掩蔽沟道区域的部分，通过光刻-蚀刻工序除去沟道区域以外部分的有机半导体层。由此，形成了半导体层14。
接着，在半导体层14上，用公知的方法形成栅极绝缘层13以及栅电极12。由此，可以制造FET100d。
(第三制造方法)
使用图4A～图4H来说明制造与FET100d同样的FET的方法的一例。图4A、4C、4E以及4G是俯视图，图4B、4D、4F以及4H表示它们的剖面图。
首先，在硅基板41的表面形成了氧化硅层42之后，形成源电极15以及漏电极16(参照图4A以及图4B)。这些电极通过与第二制造方法同样的方法来形成。
接着，通过CVD法，在氧化硅层42的表面生长由硅构成的无机半导体细线43(参照图4C以及4D)。使用硅烷作为材料气体。另外，作为生长纳米导线的催化剂使用金。通过用旋涂金胶体溶液的方法或者用喷镀法或蒸镀法堆积金属膜，并进行退火处理，以自组织化方式形成金微粒子的方法在氧化硅层的表面配置这些催化剂微粒子。
在该方法中，无机半导体细线43相对于基板表面在垂直的方向上生长。接着，在与连接源电极15以及漏电极16的方向大致平行的方向上压倒所生长的无机半导体细线43(参照图4E以及4F)。由此，可以大致在上述方向上使无机半导体细线取向。例如可以使用形成液晶的取向膜的研磨装置在一方向上压倒无机半导体细线43。由此，形成了无机半导体细线的膜。
接着，通过旋涂法，在按照覆盖源电极15、漏电极16以及无机半导体细线43的方式涂覆了包括有机半导体材料的液体之后，使所涂覆的液体干燥。接着，通过抗蚀剂掩蔽沟道区域附近的部分，通过光刻-蚀刻工序除去沟道区域附近以外部分的有机半导体层。由此，形成半导体层14(参照图4G以及4H)。
接着，用公知的方法在半导体层14上形成栅极绝缘层13以及栅电极12。由此可以制造FET100d。
(第四制造方法)
下面，对图1D的FET100d的制造方法说明其他的一例。首先，如图5A所示，在基板11的表面形成源电极15以及漏电极16。这些电极通过与第二制造方法同样的方法形成。
接着，如图5B所示，形成抗蚀膜51(在图5B中标有剖面线)。该抗蚀膜51以条纹状形成在源电极15与漏电极16之间。抗蚀膜51可以例如使用东京应化工业株式会社制的光致抗蚀剂(OFPR5000)来形成。
接着，在以覆盖抗蚀膜51的方式于基板上的整个面上形成了疏油膜后，除去抗蚀膜51。由此，如图5C所示，形成具有多个带状贯通孔52a的疏油膜52。贯通孔52a以条纹状形成在源电极15和漏电极16之间。疏油膜例如可以用以下的方法形成。首先，在干燥气体环境的手套式操作箱(glove box)内将基板浸渍在信越化学工业株式会社的单分子膜形成材料(X-24-9367C)的溶液中2分钟。此后，在手套式操作箱内，使用清洗液(例如住友3M株式会社制、Hydro Fluoro Ether HEF-7200)来清洗基板。由此，可以形成疏油膜。带状的贯通孔52a分别在连接源电极15和漏电极16的方向上延伸，具有0.5μm～5μm左右的宽度。另外，贯通孔52a彼此的间隔例如为0.5μm～10μm左右。
接着，如图5D所示，形成由多个带状的半导体层14a构成的半导体层14。半导体层14可以通过上述的方法形成。由于在源电极15以及漏电极16之间形成有疏油膜52，所以，将分散了无机半导体细线的液体涂覆在疏油膜52上后，该液体会被疏油膜52排斥而仅配置在带状的贯通孔52a内。配置在贯通孔52a内的无机半导体细线在连接源电极15和漏电极16的方向上取向。之后，与第二制造方法同样，通过涂覆包括有机半导体的液体并进行干燥，由此形成带状的半导体层14。
接着，用公知的方法在半导体层14上形成栅极绝缘层13以及栅电极12(参照图5E)。由此，可以制造FET100d。
另外，FET100a以及FET100c，只要改变各部分的形成顺序，可以用与FET100b以及FET100d相同的方法来形成。例如，在形成FET100a时，只要按照栅电极12、栅极绝缘层13、半导体层14、源电极15以及漏电极16的顺序在基板11上形成即可。在形成FET100c时，只要按照半导体层14、源电极15以及漏电极16、栅极绝缘层13、栅电极12的顺序在基板11上形成即可。
(实施方式2)
在实施方式2中，以具有实施方式1中所说明的本发明的FET的电子设备为例，对有源矩阵型显示器、无线ID标签、以及便携用设备进行说明。
作为有源矩阵型显示器的一例，对使用了有机EL作为显示部的显示器进行说明。图6是模式地表示显示器结构的局部分解立体图。
图6所示的显示器包括在塑料基板151上以阵列状配置的驱动电路150。驱动电路150包括本发明的FET，与像素电极连接。在驱动电路150之上配置有有机EL层152、透明电极153以及保护薄膜154。有机EL层152具有层叠了电子输送层、发光层以及空穴输送层等多个层的结构。与各FET的电极连接的源电极线155和栅电极线156分别与控制电路(未图示)连接。
图7表示驱动电路150以及其周边的一例的放大图。图7所示的FET的结构基本与图1C所示的FET100c的结构相同。在图7所示的FET中，在基板上层叠有：半导体层164、源电极165以及漏电极166、栅极绝缘层163、栅电极162。而且，漏电极166与有机EL的像素电极167电连接。另外，在连接有栅电极162的栅电极线156、与连接有源电极165的源电极线155相交叉的部分，形成有绝缘层168。半导体层164采用上述的半导体层14。
这样，通过使用实施方式1中所说明的FET来构成有源矩阵型的显示器，从而可以实现载流子移动度高、阈值电压的偏差小且稳定的FET。由此，可得到特性高且廉价的显示器。而且，通过使用本发明的FET，可以实现具有柔软性以及耐冲击性的宛如薄片的显示器。另外，通过提高载流子移动度，可以得到显示速度(响应速度)快的有源矩阵型的显示器。
此外，在本实施方式中对采用有机EL作为显示部的情况进行了说明，但本发明并非限定于此。本发明可以应用于具有包括FET的电路的其他有源矩阵型的显示器，并能得到同样的效果。
而且，驱动像素的驱动电路部的结构并非限定于本实施方式所示的结构。例如，为了驱动1个像素也可以采用将电流驱动用的FET和用于控制该FET的开关用FET进行组合的结构。并且，还可以采用将多个FET组合的结构。另外，可以取代图7所示的FET而采用本发明其他的FET，此时也能得到同样的效果。
接着，对将本发明的FET应用于无线ID标签的情况进行说明。图8模式地表示应用了本发明的FET的无线ID标签的一例的立体图。
无线ID标签170采用薄膜状的塑料基板171作为基板。在该基板171上设有天线部172和存储器IC部173。这里，存储器IC部173利用在实施方式1中所说明的本发明的FET而构成。由于无线ID标签170具有粘在基板背面的效果，所以，可以粘贴在食品袋或饮料罐等不平坦的物品上。另外，在无线ID标签170的表面根据需要设有保护膜。
由此，通过采用本发明的FET，得到了能够粘贴在各种材料的物品上的各种形状的无线ID标签。另外，通过采用载流子移动度高的本发明的FET，可得到响应速度(处理速度)快、通信频率高的无线ID标签。
此外，本发明的无线ID标签并不限定于图8所示的无线ID标签。因此，不限定于天线部以及存储器IC部的配置或结构。例如，也可以在无线ID标签中装入逻辑电路。
另外，在本实施方式中，对将天线部172和存储器IC部173形成在塑料基板171上的情况进行了说明，但本发明并不限定于该方式。例如，也可以使用喷墨印刷那样的方法，在对象物上直接形成天线部172和存储器IC部173。此时，通过形成本发明的FET，也能够以低成本制造包括载流子移动度以及阈值电压得到改善的FET的无线ID标签。
接着，对本发明的便携用设备进行说明，所述便携用设备具备包括本发明FET的集成电路。在便携用设备的集成电路中，使用了运算元件、存储元件、开关元件等利用了半导体特性的各种元件。通过采用本发明的FET作为这些元件的至少一部分，可以制造机械柔软性、耐冲击性、丢弃时的环保性、重量轻、价格价等特性优异的具有有机材料优点的便携用设备。
作为本发明的便携用电子设备的例子，图9～图11表示了3个便携用设备。图9所示的便携电视180包括显示装置181、接收装置182、侧面开关183、前面开关184、声音输出部185、输入输出装置186、记录介质插入部187。包括本发明的FET的集成电路被用作电路，该电路包括构成便携电视180的运算元件、存储元件、开关元件等元件。
图10表示的通信终端190包括：显示装置191、发送接收装置192、声音输出部193、照相部(camera)194、折叠用可动部195、操作开关196、声音输入部197。包括本发明的FET的集成电路被用作电路，该电路包括构成通信终端190的运算元件、存储元件、开关元件等元件。
图11所示的便携用医疗设备200包括：显示装置201、操作开关202、医疗处理部203、经皮接触部204。便携用医疗设备200例如被缠绕在手腕205等而携带。医疗处理部203是处理从经皮接触部204得到的生态信息、并根据该信息通过经皮接触部204进行给药等的医疗处理的部分。包括本发明的FET的集成电路被用作电路，该电路包括构成便携用医疗设备200的运算元件、存储元件、开关元件等元件。
另外，对应用了本发明的FET的电子设备的结构进行了举例说明，但本发明并非限定于此。另外，可以应用本发明的FET的电子设备并不限定于所例示的设备。本发明的FET优选应用于PDA终端、可佩戴的AV设备、便携式计算机、手表式的通信设备等，要求机械柔软性、耐冲击性、丢弃时的环保性、轻量性、廉价等特性的设备。
以上，对本发明的实施方式进行了举例说明，但本发明并非限定于上述实施方式，基于本发明的技术思想可以应用于其他的实施方式。
(工业上的可利用性)
本发明可以应用于场效应晶体管以及具有场效应晶体管的各种电子设备。

Claims (13)

1.一种场效应晶体管，包括：半导体层、与所述半导体层电连接的源电极以及漏电极、和用于向所述半导体层施加电场的栅电极，
所述半导体层包括由无机半导体构成的多根细线和有机半导体材料。
2.根据权利要求1所述的场效应晶体管，其特征在于，
从由所述源电极以及所述漏电极构成的组中选择出来的至少一个电极和所述细线经由所述有机半导体材料连接。
3.根据权利要求1所述的场效应晶体管，其特征在于，
所述细线以及所述有机半导体材料一起作为p型半导体而发挥作用。
4.根据权利要求1所述的场效应晶体管，其特征在于，
所述半导体层是以与连接所述源电极和所述漏电极的方向平行的条纹状而形成的层。
5.根据权利要求1所述的场效应晶体管，其特征在于，
所述细线的平均直径为100nm以下。
6.根据权利要求1所述的场效应晶体管，其特征在于，
所述细线在连接所述源电极和所述漏电极的方向取向。
7.根据权利要求1所述的场效应晶体管，其特征在于，
所述细线从由所述源电极以及所述漏电极构成的组中选择出来的至少一个电极生长。
8.一种电子设备，包括基板和在所述基板上形成的场效应晶体管，
所述晶体管是权利要求1所述的场效应晶体管。
9.根据权利要求8所述的电子设备，其特征在于，
所述基板是由高分子材料构成的基板。
10.根据权利要求8所述的电子设备，其特征在于，
该电子设备是有源矩阵型显示器。
11.根据权利要求8所述的电子设备，其特征在于，
该电子设备是无线ID标签。
12.根据权利要求8所述的电子设备，其特征在于，
该电子设备是便携用设备。
13.一种场效应晶体管的制造方法，该场效应晶体管包括：基板、在所述基板上形成的半导体层、和与所述半导体层电连接的源电极以及漏电极，
所述制造方法包括：
(i)在所述基板上生长由无机半导体构成的多根细线的工序；
(ii)沿连接所述源电极和所述漏电极的方向放倒所述细线的工序；和
(iii)使有机半导体材料浸透于被放倒的所述细线的工序。
CNA2005800140580A 2004-08-31 2005-08-30 场效应晶体管及其制造方法和使用其的电子设备 Pending CN1950950A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004251453 2004-08-31
JP251453/2004 2004-08-31

Publications (1)

Publication Number Publication Date
CN1950950A true CN1950950A (zh) 2007-04-18

Family

ID=36000005

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800140580A Pending CN1950950A (zh) 2004-08-31 2005-08-30 场效应晶体管及其制造方法和使用其的电子设备

Country Status (5)

Country Link
US (1) US20080035912A1 (zh)
JP (1) JP4767856B2 (zh)
KR (1) KR20070053157A (zh)
CN (1) CN1950950A (zh)
WO (1) WO2006025353A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329351A (ja) * 2006-06-08 2007-12-20 Sharp Corp 細線状構造物集合体およびそれを備えた電子デバイス、それらの製造方法、および細線状構造物の配向方法
JP2008010566A (ja) * 2006-06-28 2008-01-17 Ricoh Co Ltd 半導体デバイス
WO2009031681A1 (ja) * 2007-09-07 2009-03-12 Nec Corporation スイッチング素子及びその製造方法
US20100224862A1 (en) * 2007-09-07 2010-09-09 Hiroyuki Endoh Carbon nanotube structure and thin film transistor
CN103236442B (zh) * 2013-04-23 2016-12-28 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、电子装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108956A (en) * 1998-04-03 2000-08-29 Cormark, Inc. Tri-mount sign system
US6180956B1 (en) * 1999-03-03 2001-01-30 International Business Machine Corp. Thin film transistors with organic-inorganic hybrid materials as semiconducting channels
JP4635410B2 (ja) * 2002-07-02 2011-02-23 ソニー株式会社 半導体装置及びその製造方法
JP3804594B2 (ja) * 2002-08-02 2006-08-02 日本電気株式会社 触媒担持基板およびそれを用いたカーボンナノチューブの成長方法ならびにカーボンナノチューブを用いたトランジスタ
JP4340428B2 (ja) * 2002-09-20 2009-10-07 国立大学法人京都大学 半導体装置およびその製造方法
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor

Also Published As

Publication number Publication date
KR20070053157A (ko) 2007-05-23
US20080035912A1 (en) 2008-02-14
WO2006025353A1 (ja) 2006-03-09
JP4767856B2 (ja) 2011-09-07
JPWO2006025353A1 (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
CN1728404A (zh) Tft、有该tft的电子器件及有该tft的平板显示器件
US7378711B2 (en) TFT, flat panel display device having the same, method of manufacturing TFT, method of manufacturing flat panel display device, and method of manufacturing donor sheet
CN105742358B (zh) 电子器件及其制造方法
CN1551370A (zh) 场效应晶体管及其制造方法
US8847313B2 (en) Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates
JP6047533B2 (ja) 大面積ナノ可能マクロエレクトロニクス基板およびその使用
CN1979857B (zh) 具有电容器和场效应晶体管的电路装置和利用它的显示设备
CN1863954A (zh) 制备纳米线复合体的系统和方法及由此得到的电子衬底
CN1922720A (zh) 半导体纳米导线及包括该纳米导线的半导体装置
US7872254B2 (en) Wiring and organic transistor, and manufacturing method thereof
JP2014505324A (ja) アクティブマトリクス式希薄ソース使用可能縦型有機発光トランジスタ
JP2007184566A (ja) 半導体ナノワイヤを用いた半導体素子、それを用いた表示装置及び撮像装置
CN1909260A (zh) 平板显示器和平板显示器的制造方法
CN1823426A (zh) 场效应型晶体管及其制造方法
CN1950950A (zh) 场效应晶体管及其制造方法和使用其的电子设备
CN101051671A (zh) 晶体管、像素电极基板、电光装置、电子装置和半导体元件的制造方法
JP5022950B2 (ja) 有機薄膜トランジスタおよびその製造方法
CN1790727A (zh) 有机薄膜晶体管阵列板及其制造方法
JP2007158117A (ja) ナノワイヤ配列基板の製造方法及びこれを用いた電気素子の製造方法
JP4856900B2 (ja) 電界効果トランジスタの製造方法
Lim et al. All-inkjet-printed vertical heterostructure for wafer-scale electronics
JP4354953B2 (ja) 薄膜トランジスタおよびその製造方法
JP2007158120A (ja) ナノワイヤを用いた電気素子の製造方法及び製造装置
KR101499075B1 (ko) 유전막 표면 개질용 저전압 트랜지스터 및 이의 제조 방법
JP2007158118A (ja) ナノワイヤ溶液塗布方法及びナノワイヤ溶液塗布装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned