CN1551370A - 场效应晶体管及其制造方法 - Google Patents

场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN1551370A
CN1551370A CNA2004100434505A CN200410043450A CN1551370A CN 1551370 A CN1551370 A CN 1551370A CN A2004100434505 A CNA2004100434505 A CN A2004100434505A CN 200410043450 A CN200410043450 A CN 200410043450A CN 1551370 A CN1551370 A CN 1551370A
Authority
CN
China
Prior art keywords
conducting particles
material layer
semiconductor material
effect transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100434505A
Other languages
English (en)
Other versions
CN100420032C (zh
Inventor
��Ұ���
野田真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1551370A publication Critical patent/CN1551370A/zh
Application granted granted Critical
Publication of CN100420032C publication Critical patent/CN100420032C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32056—Deposition of conductive or semi-conductive organic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/20—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising components having an active region that includes an inorganic semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Abstract

场效应晶体管至少包括：建立在半导体层中的沟道形成区域；以及控制电极，它经由控制极绝缘薄膜而具有与该沟道形成区域的面对面关系，其中，该半导体层由半导体材料层和传导粒子的混合物制成。该场效应晶体管能够提高载体迁移率。

Description

场效应晶体管及其制造方法
发明背景
本发明涉及一种场效应晶体管及其制造方法。
包括薄膜晶体管(TFT)的场效应晶体管(FET)现在已被用于各种电子设备中，例如，这些电子设备由建立在硅半导体衬底或硅树脂半导体层上的沟道形成区域和源/漏极区域、建立在该硅半导体衬底或硅树脂半导体层的表面上并由SiO2制成的控制极绝缘层、以及通过该控制极绝缘薄膜而具有与该沟道形成区域的面对面关系的控制电极构成。作为选择，该晶体管可以由建立在衬底上的控制电极、建立在包括该控制电极的该衬底上的控制极绝缘层、以及建立在该控制极绝缘层上的沟道形成区域和源/漏极区域构成。关于具备这类结构的这些场效应晶体管的制造，一直使用一种非常昂贵的半导体装置，因此强烈地要求降低制造成本。
为了满足该要求，最近已注意研究和开发使用有机半导体材料的FET，这样，可以根据诸如旋涂法、印刷法、喷涂法等方法来制造FET，而无须采用真空技术。
由于要求将FET装配在包括显示器的许多电子设备中，因此，要求FET展示高速工作。例如，为实现该目的而必要的FET如此，以便在适当时将视频信号转换成数据，并且，可以按高速来执行开/关的切换操作。
如果使用有机半导体材料，则获得(例如)是TFT的特有表征的迁移率，作为有10-3～1cm2/Vs那么低的典型值(例如，见C.D.Dimitrapopoulos等人的Adv.Mater.(2002年)，14.99)。这个值低于非晶硅迁移率的几个cm2/Vs或大约是多晶硅迁移率的100cm2/Vs，这样，并没有按对显示器的TFT的要求那样达到1～3cm2/Vs这种迁移率。相应地，使用有机半导体材料的FET在如何提高迁移率方面存在很大问题。
使用有机半导体材料的FET的迁移率根据分子内部电荷转移和分子间电荷转移来加以确定。如果原子轨道被叠加于将单联结线夹在中间的邻近的多个结线之间，以致电子不予定位，从而形成共轭系统，则可能会发生分子内部电荷转移。通过起因于分子间联结或van der Waals力所产生的分子轨道叠加的电导，或通过分子间陷落层次的漂移电导，可以实现分子间电荷转移。
在这种情况下，当分子内部迁移率作为μintra、分子间联结迁移率作为μinter并且基于该分子间漂移电导的迁移率作为μhop时，建立以下关系。
μintra＞＞μinter＞μhop
利用有机半导体材料，该迁移率总体上局限于缓慢的分子间电荷转移，以致电荷迁移率很小。
为了提高使用有机半导体材料的FET的迁移率，已进行了广泛的研究。
例如，如果根据真空沉积技术来制作是一种有机半导体材料的并五苯薄膜，则在极大程度上抑制该沉积期间的沉积率，并且将该衬底温度设置为室温，从而改进分子的取向并达到0.6cm2/Vs的迁移率(见C.D.Dimitrakopoulos等人的IBM J.Res & Dev.(2001年)，45，11)。这个方法的目的是：通过改进材料的结晶度并抑制分子内部的漂移电导，来提高该迁移率。虽然该迁移率被提高，但是，如同其他类型的有机半导体材料，分子内部运动总体上会限制该迁移率。最终，无法实现令人满意的这样高的迁移率。
关于确实使用分子内部电荷转移的有机半导体晶体管，已提议Luscent技术公司的自装配的单层场效应晶体管(SAMFET)。在这个设备中，由单层制成的半导体层通过自装配而建立在源电极与漏极之间，从而实现具有控制极长度15nm的SAMFET。在这个SAMFET中，该沟道形成区域由沿连接该源电极和该漏极的方向而取向的该单层构成，以便该沟道形成区域内的电荷转移只局限于分子内部运动。结果，比多晶硅的迁移率高的迁移率290cm2/Vs已得到实现(见J.H.Schoen等人的Nature(2001年)，413，713；Appl.Phys.Lett(2002年)，80，847)。但是，这种沟道结构具有根据该单层薄膜的厚度来加以确定的控制极长度，以便该控制极长度变得只有几毫微米那么短。这造成该源区域与漏极区域之间所能承受的压力变得很低这个问题，从而无法实现高驱动电压。关于在破坏该单层薄膜的条件下在该单层薄膜上建立电极，该衬底温度应该冷却到-172℃～-30℃，这样，加工成本变得很高。因此，该处理没有什么实际的优点。
第2000-260999号公开的日本专利中已提议了使用混合的有机材料和无机材料的沟道材料。更具体地说，在第2000-260999号公开的日本专利中所揭示的该技术中，层结构由无机成分和有机成分构成，以便一方面利用该无机结晶固体的高载体迁移率特征，另一方面利用可协助该无机材料的自装配的该有机成分的能力，同时，允许在低温处理条件下将该材料沉积在衬底上。虽然已预期1～100cm2/Vs的迁移率，但是，实际上所实现的迁移率只有0.25cm2/Vs那么低。这个值高于通常根据旋涂技术来制作的有机半导体材料的值，并且与通过真空沉积或类似过程而制作的有机半导体材料的值处于相同的层次。从未获得过比非晶硅所实现的迁移率更高的迁移率。
发明概述
相应地，本发明的目的是：提供一种场效应晶体管，与使用已知的有机半导体材料的场效应晶体管比较，该场效应晶体管允许载体迁移率有急剧的提高。
本发明的另一个目的是：提供一种方法，用于制造上述类型的这种场效应晶体管。
根据本发明，可以由场效应晶体管来实现以上目的，该场效应晶体管至少包括：(a)建立在半导体层中的沟道区域，以及(b)通过控制极绝缘薄膜而具有与该沟道形成区域的面对面关系的控制电极，其中，该半导体层由半导体材料层和传导粒子的混合物制成。
在本发明的该场效应晶体管中，较佳的是：在该半导体层中如此建立源/漏极区域，以便将该沟道形成区域夹入其间。
此外，在本发明的该场效应晶体管中，较佳的是：该半导体材料层具有岛状物的形态，并且，该半导体层具有一种结构——其中，这些传导粒子用于缩短该半导体材料层的各个岛状物之中的间隙。
用于制造根据本发明的第一个实施例的场效应晶体管的方法是所谓的底部控制极类型的场效应晶体管的制造方法，它包括以下步骤：(a)在衬底上制作控制电极；(b)在包括该控制电极的该衬底上建立控制极绝缘薄膜；以及(c)在该控制极绝缘薄膜上建立至少构成沟道形成区域的半导体层，其中，该半导体层由该半导体材料层和传导粒子的混合物制成。
在根据本发明的这第一个实施例的该场效应晶体管的制造方法中，在步骤(c)中，可以在该半导体层中建立源/漏极区域，以便将该沟道形成区域夹入其间。
在本发明的制造方法中，较佳的是：在该控制极绝缘层上建立该半导体材料层的岛状物，并且，在步骤(c)中，将这些传导粒子制作为该半导体材料层的这些岛状物之中的中介物。此外，较佳的是：在该控制极绝缘层上制作这些传导粒子，并且，随后制作该半导体材料层的岛状物，以便这些传导粒子用作这些岛状物之中的中介物。
用于制造根据本发明的第二个实施例的场效应晶体管的方法是所谓的顶部控制极类型的场效应晶体管的制造方法，它包括以下步骤：(a)在衬底上建立至少构成沟道形成区域的半导体层；(b)在该半导体层上建立控制极绝缘层；以及(c)在该控制极绝缘层上制作控制电极，其中，该半导体层由半导体材料层和传导粒子的混合物制成。
在根据本发明的这第二个实施例的场效应晶体管的该制造方法中，较佳的是：在步骤(a)中，在该半导体层中建立源/漏极区域，以便将该沟道形成区域夹入其间。
此外，较佳的是：在该衬底上制作该半导体材料层的岛状物，并且，最后在步骤(a)中制作这些传导粒子，以用作该半导体材料层的这些岛状物之中的中介物。同样，较佳的是：在该衬底上制作这些传导粒子，并在步骤(a)中制作该半导体材料层的岛状物，以便这些传导粒子用作这些岛状物之中的中介物。
在本发明的该场效应晶体管以及根据本发明(一般可以只被称作“发明”)的这第一或第二个实施例的该场效应晶体管的该制造方法中，术语“半导体材料层”意味着其体积电阻率大约是10-4·m(10-6·cm)～1012·cm(1010·cm)的层。术语“传导粒子”意味着其体积电阻率大约不高于1012·m(1010·cm)的粒子。就该半导体层而言，它可以具有该半导体材料层和传导粒子的混合结构，其中，该半导体材料层与这些传导粒子之间的化学键接是不必要的。
在本发明的实践中，该半导体材料层最好应该由有机半导体材料制成。该有机半导体材料的例子包括2，3，6，7-二苯蒽(也被称作“并五苯”)、C9S9(苯并[1，2-c；3，4-c’；5，6-c”]三[1，2]二硫醇基-1，4，7-三硫烷(trithione))、C24H14S6(α-六硫代苯)、通常包括铜酞菁的酞菁染料、富勒烯(C60)、四硫代并四苯(C18H8S4)、四硒并四苯(C18H8Se4)、四碲并四苯(C18H8Te4)、聚(3，4-亚乙基二氧噻吩)/聚苯乙烯磺酸酯[PEDOT/PSS]和类似物。将会注意到：在本发明的实践中，该半导体材料层可以由无机半导体材料构成；并且，该无机半导体材料的特殊例子包括Si、Ge、Se和AgCl。
在本发明中，可以通过一些方法中的任何方法来制作该半导体材料层的这些岛状物，这些方法包括：物理气相沉积法(PVD法)，例如真空沉积法、溅射法和类似的方法；各种化学气相沉积法(CVD法)；旋涂法；印刷法，例如丝网印刷法、墨喷印刷法和类似的方法；涂敷法，例如气刀涂敷法、刀片涂敷法、杆涂敷法、刀涂敷法、挤压涂敷法、倒滚涂敷法、传递滚动涂敷法、照相凹板式涂敷法、轻触涂敷法、投射涂敷法、喷射涂敷法、裂口涂敷法和辊筒涂敷法；以及喷涂法。
在本发明的实践中，传导粒子可以由无机材料构成。该无机材料的粒子包括金属(例如，铂(Pt)、金(Au)、钯(Pd)、铬(Cr)、镍(Ni)、铝(Al)、银(Ag)、钽(Ta)、钨(W)、铜(Cu)和类似的金属)，以及这些金属的合金。作为选择，这些传导粒子可以由有机材料构成。该有机材料的例子包括碳(最好是石墨)、碳毫微管、碳毫微纤维、聚(3，4-亚乙基二氧噻吩)/聚苯乙烯磺酸酯(PEDOT/PSS)。这些传导粒子自然可以由以上所指出的该有机材料和无机材料的混合物构成。如果被用来建立半导体材料层的该有机半导体材料属于p类型(空穴传导)，则最好用具有很大功函数的传导材料来构成这些传导粒子，即，较佳的是：用于这些传导粒子的材料的费米能级没有达到p类型半导体的价带的上端处的能阶。对比而言，如果用于该半导体材料层的有机半导体材料属于n类型(电子传导)，则最好用具有很小功函数的传导材料来构成这些传导粒子，即，较佳的是：用于这些传导粒子的材料的费米能级超过该n类型半导体的导带的下端处的能阶。将要注意，关于传导粒子的形成，可以使用那些方法中的任何方法，包括：PVD法，例如真空沉积法和溅射法；各种CVD法；旋涂法；印刷法，例如丝网印刷法和墨喷印刷法；如上文所述的这类涂敷法；以及喷涂法。
关于本发明中所使用的该控制极绝缘层的材料不仅包括无机绝缘材料(例如，SiO2、SiN、旋涂玻璃(SOG)和高度电介质金属氧化物)，而且包括有机绝缘材料(例如，聚甲基丙烯酸甲酯(PMMA)和聚乙烯基苯吩(PVP)及其组合)。关于形成该控制极绝缘薄膜的方法，提及了那些方法，包括：PVD法，例如真空沉积法和溅射法；各种CVD法；旋涂法；印刷法，例如丝网印刷法和墨喷印刷法；如上文所述的这类涂敷法；浸渍法；浇铸法；以及喷涂法。
例如，关于本发明中所使用的该控制电极、源/漏极和各种配线的材料包括金属(例如，铂(Pt)、金(Au)、钯(Pd)、铬(Cr)、镍(Ni)、铝(Al)、银(Ag)、钽(Ta)、钨(W)、铜(Cu))、这些金属的合金和由以上所指出的这些金属制成的传导粒子，以及包含这些金属的各种合金。这些电极和布线可能具有包含如上所述的这类金属或合金的分层结构。关于用于该控制电极和源/漏极的这些材料，可以进一步提及诸如聚(3，4-亚乙基二氧噻吩)/聚苯乙烯磺酸酯[PEDOT/PSS]等有机材料。关于制作该控制电极、源/漏极和布线的方法，提及了一些方法中的任何方法，这些方法包括：PVD法，例如真空沉积法和溅射法；各种CVD法；旋涂法；印刷法，例如丝网印刷法和墨喷印刷法；如上文所述的这类涂敷法；剥离法；障板法；以及喷涂法。
在本发明的实践中，可以使用各种衬底，包括不同类型的玻璃衬底、石英衬底、硅衬底和类似的衬底。作为选择，由(例如)聚合物材料(例如，聚醚砜(PES)、聚酰亚胺、聚碳酸酯和聚对苯二甲酸乙二醇酯(PET))制成的塑料薄膜、塑料片和塑料衬底同样可以用作为该衬底。如果使用由如以上所指出的这类聚合物材料构成的软性衬底，则将可以把场效应晶体管装配或整体并入(例如)弯曲状显示器或电子设备。
在本发明中，由于构成沟道形成区域的该半导体层具有半导体材料层和传导粒子的混合结构，因此，与单单使用有机半导体材料的常规情况比较，可以急剧地提高载体迁移率。
附图简述
图1A～1D分别是支撑物和其他层的示意图(局部用截面表示)，用于展示制造根据本发明的实施例1的场效应晶体管的方法；
图2A～2C分别是该支撑物和其他层的示意图(局部用截面表示)，用于在图1D之后展示该场控晶体管的该制造方法；
图3A和3B分别是该支撑物和其他层的示意图(局部用截面表示)，用于在图2C之后展示该场控晶体管的该制造方法；
图4是该支撑物和其他层的局部截面示意图，用于在图3B之后展示该场控晶体管的该制造方法；
图5A和5B分别是表现半导体材料层的岛状物的平面示意图和表现传导粒子的平面示意图，这些传导粒子用作该半导体材料层的这些岛状物的中介物；
图6A～6C分别是支撑物和其他层的示意图(局部用截面表示)，用于展示制造根据本发明的第二个实施例的场效应晶体管的方法；
图7A～7D分别是支撑物和其他层的示意图(局部用截面表示)，用于展示制造根据本发明的第三个实施例的场效应晶体管的方法；以及，
图8是该支撑物和其他层的示意图(局部用截面表示)，用于在图7D之后展示该制造方法。
较佳实施例简述
参照这些附图来描述本发明的各个实施例。
(实施例1)
实施例1涉及场效应晶体管(在下文中只被称作“FET”)，也涉及用于制造根据本发明的第一个实施例的场效应晶体管的方法(在下文中被称作“用于制造FET的方法”)。
实施例1的该FET是如图4(是局部截面视图)中用示意方式示出的所谓底部控制极类型的FET，并且至少具有建立在半导体层17和控制电极12中的沟道形成区域18，半导体层17和控制电极12经由控制极绝缘层13而具有与沟道形成区域18的面对面关系。半导体层17由半导体材料层15和彼此混合的传导粒子16制成。更具体地说，如图5B中用示意方式所示，半导体材料层15制作为岛状物，并且，半导体层17具有一种结构——其中，传导粒子16用作半导体材料层15的这些岛状物之中的中介物，或者可缩短这些岛状物之中的间隙。
在实施例1中，半导体材料层15由有机半导体材料(例如，2，3，6，7-二苯蒽(可以被称作“并五苯”))制成，并且，传导粒子16由无机材料(例如，铂(Pt))制成。
参照图1A～1D、图2A～2C、图3A和3B以及图4(其中的每幅图都是该支撑物和其他层的示意图(局部用截面表示))，来描述根据实施例1的FET的该制造方法。
[步骤-100]
最初，在衬底上制作控制电极。更具体地说，按一种样式在其上建立与由硅衬底制成的支撑物10联接的、由聚醚砜(PES)制成的衬底11，用于通过使用保护层31来制作控制电极(见图1A)。
接下来，用作附着层的Ti层和用作控制电极12的Au层分别根据真空沉积法而被建立在衬底11和保护层31上(见图1B)。在该图中，没有示出该附着层。当执行该真空沉积时，与衬底11联接的支撑物10被安装在能够控制该温度的支架上，以便可以在该真空沉积的过程中抑制该维持温度的上升。这样，可以通过该真空沉积来建立这些层，同时将衬底11的变形减到最小。
其后，根据剥离法来除去保护层31，以获得控制电极12(见图1C)。
[步骤-110]
接下来，在包括控制电极12的表面的衬底11上建立控制极绝缘层13。更具体地说，根据溅射法，在控制电极12和衬底11上建立由SiO2制成的控制极绝缘层13。一形成控制极绝缘层13，如果控制电极12的一部分用硬掩模覆盖，则可以制作该控制电极的引线部分，而无须采用照相平版印刷处理。当建立控制极绝缘层13时，一直与衬底11联接的支撑物10被安装在能够控制温度的该支架上。这样，可以在SiO2的形成过程中抑制该维持温度的上升，并且，可以在形成该层的期间将该衬底的变形减到最小。
[步骤-120]
其后，源/漏极14被分别制作在控制极绝缘层13上。更具体地说，使用保护层32来建立一种样式，该样式被用来制作该源/漏极(见图2A)。
接下来，用作附着层的该Ti层和用作源/漏极14的该Au层根据真空沉积法而被建立在控制极绝缘层13和保护层32上(见图2B)。在该图中，没有示出该附着层。一发生真空沉积，一直与衬底11联接的支撑物10就被安装在能够控制温度的该支架上，这样，可以在该真空沉积的过程中抑制该维持温度的上升。最终，可以为该层的形成而将衬底11的变形减到最小。
其后，通过卸下法来除去保护膜32，以提供源/漏极14(见图2C)。
接下来，根据[步骤-130]和[步骤-140]的以下程序，将半导体层17建立在控制极绝缘层13上。
[步骤-130]
在用硬掩膜来覆盖控制电极12和源/漏极14的一部分的同时，根据真空沉积法，将并五苯的有机半导体材料制作在控制极绝缘薄膜13上(见图3A)。执行该并五苯沉积，以便：由于其上与衬底11联接的该支撑物安装在能够控制温度的该支架上，因此，可以将该真空沉积过程中的该维持温度可靠地控制在所需水平。在这些条件下，可以制作半导体材料层15(即岛状的并五苯薄膜)的岛状物，其中，其颗粒尺寸很大，这些颗粒之间的距离大，结晶度好(见图5A中的该平面示意图)。以下的表格1中指出该并五苯薄膜的形成条件。
表格1
[薄膜形成条件]
维持温度：0～200℃
薄膜形成速率：0.01nm/秒～1nm/秒
压力：10-5Pa～10-3Pa
[典型的薄膜形成条件]
维持温度：60℃
薄膜形成速率：0.05nm/秒
压力：1×10-4Pa
[步骤-140]
其后，传导粒子16被制作为缩短半导体材料层15的这些岛状物之中的间隙，或用作这些岛状物的中介物。更具体地说，在用该硬掩膜来覆盖控制电极12和源/漏极14的一部分的条件下，根据溅射法，在半导体材料层15和控制极绝缘层13上制作由铂(Pt)制成的传导粒子16。利用这种方法，可获得由半导体材料层15和传导粒子16的混合物制成的半导体层17，并且可以在控制极绝缘层13上建立构成沟道形成区域18的半导体层17。将会注意到：铂被制作地非常薄，以便该铂实际上没有被制成似薄膜一样，而是被制成似细粒一样，并且制作在这些并五苯颗粒上和这些并五苯颗粒之间(见图5B中的该平面示意图)。例如，以下的表格2中指出采用溅射法的、由铂制成的传导粒子16的各种形成条件，并且，以下的表格3中指出采用真空沉积法的各种形成条件。
[表格2]
维持温度：30℃
压力：0.5Pa
RF功率：100W
[表格3]
维持温度：60℃
压力：1×10-4Pa
形成速率：0.01nm/秒
[步骤-150]
接下来，在这整个表面上建立由SiO2制成的绝缘薄膜20，其后，在控制电极12和源/漏极14上的绝缘薄膜20中制作开口。在绝缘薄膜20(包括在这些开口的内部)上建立配线材料层，其后，为这个布线材料层制作布线图案，以建立与控制电极12连接的布线21A以及与源/漏极14连接的布线21B、21C(图4)。利用这种方式，可以获得实施例1的FET。
将要注意到：在制造实施例1的FET的该方法中，在控制极绝缘层13上建立传导粒子16，其后，可以制作半导体材料层15的这些岛状物，以便传导粒子16用作中介物。换言之，可以颠倒[步骤-130]和[步骤-140]的执行顺序。
在实施例1中，如图5B所示，FET具有这样一种结构，以便被制作在这些并五苯颗粒之中并由铂制成的这些传导粒子允许这些颗粒的相互电连接。有可能会发生这些颗粒之间的载体传递，从而确保FET的高速操作。
(实施例2)
实施例2是制造根据实施例1的FET的该方法的修改。在实施例2的该FET中，半导体层17中提供有源/漏极区域19，以便将沟道形成区域18夹入其间。现在参考图6A～6C(它们分别是支撑物和类似物的局部截面示意图)来描述制造实施例2的FET的方法。
[步骤-200]
最初，根据类似于实施例1的[步骤-100]的程序，在衬底11上制作控制电极12。接下来，利用与[步骤-110]中相同的方式，在衬底11(包括控制电极12的表面)上建立控制极绝缘层13。
[步骤-210]
其后，利用与实施例1的[步骤-130]中相同的方式，在控制极绝缘层13上建立半导体材料层15(见图6A)。更具体地说，在用硬掩膜来覆盖控制极绝缘电极12的一部分的同时，根据真空沉积法，在控制极绝缘层13上制作并五苯的有机半导体材料。该并五苯薄膜的形成条件类似于表格1中所指出的形成条件。
[步骤-220]
接下来，利用与实施例1的[步骤-140]中相同的方式，制作传导粒子16，以便它们用作半导体材料15的这些岛状物的中介物(见图6B)。更具体地说，用该硬掩膜来覆盖控制电极12的一部分，在此条件下，可在半导体材料层15和控制极绝缘层13中制作由铂(Pt)制成的传导粒子16。利用这种方式，可以获得由半导体材料层15和传导粒子16的混合物制成的半导体层17，这样，可以建立构成沟道形成区域18和源/漏极区域19的半导体层17。由铂制成的传导粒子16的形成条件类似于表格2和表格3中所指出的形成条件。
[步骤-230]
利用与实施例1的[步骤-120]中相同的方式，在源/漏极区域19上制作源/漏极14(见图6C)。
[步骤-240]
其后，利用与实施例1的[步骤-150]中相同的方式，在这整个表面上建立由SiO2制成的绝缘薄膜，其后，在控制电极12和源/漏极14上的绝缘薄膜20中建立开口。在绝缘薄膜20(包括这些开口的内部)上建立布线材料层，其后，为这个配线材料层制作布线图案，以建立与控制电极12连接的配线以及与源/漏极14连接的配线，从而获得实施例2的FET。
将要注意到：在制造实施例2的FET的该方法中，在控制极绝缘层13上制作传导粒子16，其后，可以制作半导体材料层15的这些岛状物，以便传导粒子16用作这些岛状物的中介物。换言之，可以颠倒[步骤-210]和[步骤-220]的执行顺序。在某种情况下，可以省略[步骤230]。
(实施例3)
实施例3涉及用于制造根据本发明的第二个实施例的FET的方法。在实施例3的FET中，源/漏极区域19被建立在半导体层17中，以便将沟道形成区域18夹入其间。更具体地说，如图8(是局部截面示意图)中特别所示，实施例1的FET是所谓的顶部控制极类型的FET，它具有建立在半导体层17和控制电极12中的沟道形成区域18和源/漏极区域19，半导体层17和控制电极12经由控制极绝缘层13而具有与沟道形成区域18的面对面关系。半导体层17由半导体材料层15和传导粒子16的混合物制成。更具体地说，如图5B的平面示意图中所示，半导体材料层15被制作为岛状物，并且，半导体层17具有一种结构——其中，传导粒子16单独地缩短半导体材料层15的这些岛状物之中的各个间隙。在实施例3中，半导体材料层15由有机半导体材料(尤其是2，3，6-7-二苯蒽(也可以被称作“并五苯”))制成，并且，传导粒子16由无机材料(尤其是铂(Pt))制成。
参照图7A～7D和图8(它们分别是支撑物和类似物的局部截面示意图)来描述制造实施例3的FET的该方法。
最初，根据下文所展示的[步骤-300]和[步骤-310]的各个程序来建立至少构成沟道形成区域(即，在实施例3中，构成沟道形成区域18和源/漏极区域19，沟道形成区域18和源/漏极区域19的建立用于将沟道形成区域18夹入其间)的半导体层17。
[步骤-300]
特别是，根据采用与实施例1的[步骤-130]相同的方式的真空沉积法，在与由硅衬底制成的支撑物10联接的聚醚砜(PES)衬底11上建立半导体材料层15(由并五苯的有机半导体材料制成)的岛状物(见图7A)。该并五苯薄膜的形成条件可能类似于表格1中所指出的形成条件。
[步骤-310]
接下来，利用与实施例1的[步骤-140]中相同的方式，根据溅射方法，在半导体材料层15的岛状物和衬底11上制作由铂(Pt)制成的传导粒子16，以便缩短半导体材料层15的这些岛状物之中的间隙(见图7B)。利用这种方法，可以获得由半导体材料层15和传导粒子16的混合物制成的半导体层17，并且可以在衬底11上建立构成沟道形成区域18和源/漏极区域19的半导体层17。由铂构成的这些传导粒子的形成条件可能类似于表格2或表格3中所指出的形成条件。
[步骤-320]
接下来，在半导体层17上建立控制极绝缘层。更具体地说，如同实施例1的[步骤-110]，根据溅射法，在半导体层17上建立由SiO2制成的控制极绝缘层13(图7C)。
[步骤-330]
其后，根据类似于实施例1的[步骤-100]的程序，在控制极绝缘层13上制作控制电极12，其后，从源/漏极区域19中除去控制极绝缘薄膜13(见图7D)。
[步骤-340]
接下来，在这整个表面上建立由SiO2制成的绝缘薄膜20，其后，在控制电极12和源/漏极区域19上的绝缘薄膜20中制作开口。在绝缘薄膜20(包括这些开口的内部)上建立布线材料层，其后，为这个配线材料层制作布线图案，以建立与控制电极12连接的配线21A以及与源/漏极区域19连接的配线21B、21C(图8)。利用这种方式，可以获得实施例3的FET。
将要注意到：在制造实施例3的FET的该方法中，在衬底11上制作传导粒子16，其后，可以制作半导体材料层15的岛状物，以便传导粒子16用作为此的中介物。换言之，可以颠倒[步骤-300]和[步骤-310]的执行顺序。
已根据其实施例来描述本发明，这些实施例不应该被解释为将本发明局限于此。在这些实施例中，已用铂来制作传导粒子16，并且，这些传导粒子可能由有机材料构成，或可能由有机材料和无机材料的混合物构成。这些传导粒子的制作不仅可以采用溅射法，而且可以采用真空沉积法、化学气相沉积法、旋涂法、印刷法和喷涂法中的任何方法。此外，半导体材料层的这些岛状物的形成不仅可以采用真空沉积法，而且可以采用溅射法、化学气相沉积法、旋涂法、印刷法和喷涂法中的任何方法。例如，通过旋涂法来用PEDOT/PSS建立半导体材料层的条件包括7000rpm和30秒的条件。
如果本发明的这些FET被应用于显示器和各种类型的电子设备中，则可以提供单块集成电路，其中，可以在衬底上整体地安装许多FET，或者，可以将单独的FET切成片状，以用作分立元件。
根据本发明的该场效应晶体管包括具有半导体材料层和传导粒子的混合结构的半导体层，以便不对归因于分子间电子转移的迁移率施加限制，该分子间电子转移已导致常规有机半导体材料的低迁移率。这样，与该常规有机半导体材料比较，可以获得急剧提高的载体迁移率，所以，可以提供能够进行高速操作的场效应晶体管。高温对于半导体层的形成而言是不必要的，并且，在一些情况下，可以通过诸如旋涂法、印刷法或喷涂法等方法来建立该半导体层，而无须采用任何真空技术。最终，可以在灵活衬底(例如，塑料薄膜、塑料片、塑料衬底或类似的衬底)上低成本地制作场效应晶体管。例如，这个场效应晶体管可以整体上被装配到弯曲状显示器或电子设备中。

Claims (12)

1.一种场效应晶体管，其特征在于至少包括：
建立在半导体层中的沟道形成区域，以及，
控制电极，它经由控制极绝缘层而具有与所述沟道形成区域的面对面关系，
其中，所述半导体层由半导体材料层和传导粒子的混合物制成。
2.根据权利要求1的场效应晶体管，其特征在于：其中，所述半导体材料层具有岛状物的形态，并且，所述半导体层具有一种结构——其中，所述传导粒子可缩短该半导体材料层的所述岛状物之中的间隙。
3.根据权利要求1的场效应晶体管，其特征在于：其中，所述半导体材料层由有机半导体材料制成。
4.根据权利要求3的场效应晶体管，其特征在于：其中，所述传导粒子由无机材料制成。
5.根据权利要求3的场效应晶体管，其特征在于：其中，所述传导粒子由有机材料制成。
6.根据权利要求3的场效应晶体管，其特征在于：其中，所述传导粒子由有机材料和无机材料的混合物制成。
7.一种用于制造场效应晶体管的方法，其特征在于包括以下步骤：
在衬底上制作控制电极；
在包括所述控制电极的所述衬底上建立控制极绝缘层；以及，
在所述控制极绝缘层上建立至少构成沟道形成区域的半导体层，
其中，所述半导体层由半导体材料层和传导粒子的混合物制成。
8.根据权利要求7的用于制造该场效应晶体管的方法，其特征在于：其中，在所述半导体层形成步骤中，所述半导体材料层在所述控制极绝缘层上被制作为岛状物，并且，制作所述传导粒子，以缩短该半导体材料层的所述岛状物之中的间隙。
9.根据权利要求7的用于制造该场效应晶体管的方法，其特征在于：其中，在所述半导体层形成步骤中，所述传导粒子被制作在所述控制极绝缘层上，并且，制作该半导体材料层的岛状物，以便所述传导粒子缩短该半导体材料层的所述岛状物之中的间隙。
10.一种用于制造场效应晶体管的方法，其特征在于包括以下步骤：
在衬底上建立至少构成沟道形成区域的半导体层；
在所述半导体层上建立控制极绝缘层；以及，
在所述控制极绝缘层上制作控制电极，
其中，所述半导体层由半导体材料层和传导粒子的混合物制成。
11.根据权利要求10的方法，其特征在于：其中，在所述半导体层形成步骤中，所述半导体材料层在所述衬底上被制作为岛状物，并且，制作所述传导粒子，以缩短该半导体材料层的所述岛状物之中的间隙。
12.根据权利要求10的方法，其特征在于：其中，在所述半导体层形成步骤中，所述传导粒子被制作在所述衬底上，并且，该半导体材料层被制作为岛状物，以便所述传导粒子缩短该半导体材料层的所述岛状物之中的间隙。
CNB2004100434505A 2003-05-07 2004-04-30 场效应晶体管及其制造方法 Expired - Fee Related CN100420032C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003-128861 2003-05-07
JP2003128861 2003-05-07
JP2003128861A JP4586334B2 (ja) 2003-05-07 2003-05-07 電界効果型トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
CN1551370A true CN1551370A (zh) 2004-12-01
CN100420032C CN100420032C (zh) 2008-09-17

Family

ID=33296739

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100434505A Expired - Fee Related CN100420032C (zh) 2003-05-07 2004-04-30 场效应晶体管及其制造方法

Country Status (6)

Country Link
US (1) US7141816B2 (zh)
EP (1) EP1487028A1 (zh)
JP (1) JP4586334B2 (zh)
KR (1) KR101023664B1 (zh)
CN (1) CN100420032C (zh)
TW (1) TWI249249B (zh)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228833B (en) * 2004-05-04 2005-03-01 Ind Tech Res Inst Method for enhancing the electrical characteristics of organic electronic devices
JP4431081B2 (ja) * 2004-08-30 2010-03-10 エルジー ディスプレイ カンパニー リミテッド 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法
JP4707996B2 (ja) * 2004-11-08 2011-06-22 共同印刷株式会社 フレキシブルディスプレイ及びその製造方法
JP4589830B2 (ja) * 2005-06-29 2010-12-01 共同印刷株式会社 フレキシブルディスプレイ及びその製造方法
JP2006261517A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP4639898B2 (ja) * 2005-03-29 2011-02-23 凸版印刷株式会社 パターン形成方法、並びに、これを用いた電気配線回路の形成方法および印刷トランジスタの形成方法
KR101223718B1 (ko) * 2005-06-18 2013-01-18 삼성디스플레이 주식회사 나노 도전성 막의 패터닝 방법
WO2007075965A2 (en) 2005-12-20 2007-07-05 Northwestern University Inorganic-organic hybrid thin-film transistors using inorganic semiconducting films
CN101401224B (zh) * 2006-01-09 2013-12-18 技术研究及发展基金有限公司 晶体管结构及其制造方法
WO2008018271A1 (fr) * 2006-08-08 2008-02-14 Konica Minolta Holdings, Inc. transistor organique en couche mince et SA méthode de fabrication
KR101063710B1 (ko) * 2006-09-26 2011-09-07 히다치 가세고교 가부시끼가이샤 이방 도전성 접착제 조성물, 이방 도전성 필름, 회로 부재의 접속 구조, 및 피복 입자의 제조 방법
JP4293467B2 (ja) * 2006-09-28 2009-07-08 国立大学法人京都大学 有機材料装置の製造方法
WO2008047600A1 (fr) * 2006-10-17 2008-04-24 Hitachi Chemical Company, Ltd. particule revêtue et son procédé de fabrication, composition adhésive conductrice anisotrope utilisant la particule revêtue et film adhésif conducteur anisotrope
CN101165937A (zh) * 2006-10-18 2008-04-23 清华大学 有机复合物p-n结及其制备方法以及应用该p-n结的有机复合物二极管
JP2008243911A (ja) * 2007-03-26 2008-10-09 Nippon Hoso Kyokai <Nhk> 有機薄膜トランジスタ及びディスプレイ
JP2010532095A (ja) * 2007-06-28 2010-09-30 スリーエム イノベイティブ プロパティズ カンパニー 界面導電性クラスターを組み入れた薄膜トランジスタ
JP5328122B2 (ja) * 2007-08-20 2013-10-30 ローム株式会社 有機薄膜トランジスタ
JP5148211B2 (ja) * 2007-08-30 2013-02-20 出光興産株式会社 有機薄膜トランジスタ及び有機薄膜発光トランジスタ
CN101458596B (zh) * 2007-12-12 2011-06-08 北京富纳特创新科技有限公司 触摸屏及显示装置
CN101419519B (zh) * 2007-10-23 2012-06-20 清华大学 触摸屏
CN101458605B (zh) * 2007-12-12 2011-03-30 鸿富锦精密工业（深圳）有限公司 触摸屏及显示装置
CN101458609B (zh) * 2007-12-14 2011-11-09 清华大学 触摸屏及显示装置
CN101655720B (zh) * 2008-08-22 2012-07-18 清华大学 个人数字助理
CN101458603B (zh) * 2007-12-12 2011-06-08 北京富纳特创新科技有限公司 触摸屏及显示装置
CN101470560B (zh) * 2007-12-27 2012-01-25 清华大学 触摸屏及显示装置
CN101458598B (zh) * 2007-12-14 2011-06-08 清华大学 触摸屏及显示装置
CN101458604B (zh) * 2007-12-12 2012-03-28 清华大学 触摸屏及显示装置
CN101458594B (zh) * 2007-12-12 2012-07-18 清华大学 触摸屏及显示装置
CN101464763B (zh) * 2007-12-21 2010-09-29 清华大学 触摸屏的制备方法
CN101458608B (zh) * 2007-12-14 2011-09-28 清华大学 触摸屏的制备方法
CN101656769B (zh) * 2008-08-22 2012-10-10 清华大学 移动电话
CN101458602B (zh) * 2007-12-12 2011-12-21 清华大学 触摸屏及显示装置
CN101470558B (zh) * 2007-12-27 2012-11-21 清华大学 触摸屏及显示装置
CN101458599B (zh) * 2007-12-14 2011-06-08 清华大学 触摸屏、触摸屏的制备方法及使用该触摸屏的显示装置
CN101419518B (zh) * 2007-10-23 2012-06-20 清华大学 触摸屏
CN101676832B (zh) * 2008-09-19 2012-03-28 清华大学 台式电脑
CN101620454A (zh) * 2008-07-04 2010-01-06 清华大学 便携式电脑
CN101458593B (zh) * 2007-12-12 2012-03-14 清华大学 触摸屏及显示装置
CN101458606B (zh) * 2007-12-12 2012-06-20 清华大学 触摸屏、触摸屏的制备方法及使用该触摸屏的显示装置
CN101458597B (zh) * 2007-12-14 2011-06-08 清华大学 触摸屏、触摸屏的制备方法及使用该触摸屏的显示装置
CN101470559B (zh) * 2007-12-27 2012-11-21 清华大学 触摸屏及显示装置
CN101458595B (zh) * 2007-12-12 2011-06-08 清华大学 触摸屏及显示装置
CN101458600B (zh) * 2007-12-14 2011-11-30 清华大学 触摸屏及显示装置
CN101470566B (zh) * 2007-12-27 2011-06-08 清华大学 触摸式控制装置
TWI345820B (en) * 2007-11-27 2011-07-21 Ind Tech Res Inst Intra-connection layout of array
CN101458975B (zh) * 2007-12-12 2012-05-16 清华大学 电子元件
CN101458601B (zh) * 2007-12-14 2012-03-14 清华大学 触摸屏及显示装置
CN101464757A (zh) * 2007-12-21 2009-06-24 清华大学 触摸屏及显示装置
CN101458607B (zh) * 2007-12-14 2010-12-29 清华大学 触摸屏及显示装置
CN101464766B (zh) * 2007-12-21 2011-11-30 清华大学 触摸屏及显示装置
CN101464765B (zh) * 2007-12-21 2011-01-05 鸿富锦精密工业（深圳）有限公司 触摸屏及显示装置
US8574393B2 (en) * 2007-12-21 2013-11-05 Tsinghua University Method for making touch panel
CN101470565B (zh) * 2007-12-27 2011-08-24 清华大学 触摸屏及显示装置
CN101464764B (zh) * 2007-12-21 2012-07-18 清华大学 触摸屏及显示装置
JP2009200315A (ja) * 2008-02-22 2009-09-03 Hitachi Ltd 半導体装置の製造方法
US7879678B2 (en) * 2008-02-28 2011-02-01 Versatilis Llc Methods of enhancing performance of field-effect transistors and field-effect transistors made thereby
CN101593699B (zh) * 2008-05-30 2010-11-10 清华大学 薄膜晶体管的制备方法
CN101587839B (zh) * 2008-05-23 2011-12-21 清华大学 薄膜晶体管的制备方法
CN101582446B (zh) * 2008-05-14 2011-02-02 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN101582445B (zh) * 2008-05-14 2012-05-16 清华大学 薄膜晶体管
CN101582450B (zh) * 2008-05-16 2012-03-28 清华大学 薄膜晶体管
CN101582447B (zh) * 2008-05-14 2010-09-29 清华大学 薄膜晶体管
CN101582444A (zh) * 2008-05-14 2009-11-18 清华大学 薄膜晶体管
CN101599495B (zh) * 2008-06-04 2013-01-09 清华大学 薄膜晶体管面板
CN101582382B (zh) * 2008-05-14 2011-03-23 鸿富锦精密工业（深圳）有限公司 薄膜晶体管的制备方法
CN101582451A (zh) * 2008-05-16 2009-11-18 清华大学 薄膜晶体管
CN101582449B (zh) * 2008-05-14 2011-12-14 清华大学 薄膜晶体管
CN101582448B (zh) * 2008-05-14 2012-09-19 清华大学 薄膜晶体管
TWI381530B (zh) * 2008-05-23 2013-01-01 Hon Hai Prec Ind Co Ltd 薄膜電晶體
TWI456767B (zh) * 2008-05-30 2014-10-11 Hon Hai Prec Ind Co Ltd 薄膜電晶體
US8237677B2 (en) * 2008-07-04 2012-08-07 Tsinghua University Liquid crystal display screen
US8390580B2 (en) * 2008-07-09 2013-03-05 Tsinghua University Touch panel, liquid crystal display screen using the same, and methods for making the touch panel and the liquid crystal display screen
CN101924816B (zh) * 2009-06-12 2013-03-20 清华大学 柔性手机
KR101108162B1 (ko) * 2010-01-11 2012-01-31 서울대학교산학협력단 고해상도 유기 박막 패턴 형성 방법
TW201304147A (zh) 2011-07-13 2013-01-16 Chunghwa Picture Tubes Ltd 薄膜電晶體及其製造方法
JP6232626B2 (ja) * 2013-10-31 2017-11-22 国立研究開発法人物質・材料研究機構 有機分子トランジスタ
GB201505743D0 (en) 2015-04-02 2015-05-20 Technion Res & Dev Foundation Field effect transistor device
JP6924621B2 (ja) 2017-06-12 2021-08-25 日立Astemo株式会社 電子制御装置、車載システム、および電源装置
CN113130620B (zh) * 2020-01-15 2023-07-18 清华大学 场效应晶体管

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2813428B2 (ja) * 1989-08-17 1998-10-22 三菱電機株式会社 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
JPH08107216A (ja) * 1994-10-04 1996-04-23 Fujitsu Ltd 半導体装置
US5731598A (en) * 1995-06-23 1998-03-24 Matsushita Electric Industrial Co. Ltd. Single electron tunnel device and method for fabricating the same
DE19757542A1 (de) * 1997-12-23 1999-06-24 Bayer Ag Siebdruckpaste zur Herstellung elektrisch leitfähiger Beschichtungen
US6180956B1 (en) * 1999-03-03 2001-01-30 International Business Machine Corp. Thin film transistors with organic-inorganic hybrid materials as semiconducting channels
WO2001017041A1 (en) * 1999-08-31 2001-03-08 E Ink Corporation Method for forming a patterned semiconductor film
US20020031602A1 (en) 2000-06-20 2002-03-14 Chi Zhang Thermal treatment of solution-processed organic electroactive layer in organic electronic device
WO2002071496A1 (en) 2001-03-05 2002-09-12 The Trustees Of Columbia University In The City Of New York Solid-state electric device
DE10143770B4 (de) 2001-09-06 2006-03-16 Infineon Technologies Ag Verstärkerschaltung
JP5061414B2 (ja) * 2001-09-27 2012-10-31 東レ株式会社 薄膜トランジスタ素子
JP4419425B2 (ja) * 2002-04-22 2010-02-24 コニカミノルタホールディングス株式会社 有機薄膜トランジスタ素子
DE10219121A1 (de) * 2002-04-29 2003-11-27 Infineon Technologies Ag Siliziumpartikel als Additive zur Verbesserung der Ladungsträgermobilität in organischen Halbleitern
JP4136482B2 (ja) 2002-06-20 2008-08-20 キヤノン株式会社 有機半導体素子、その製造方法および有機半導体装置
JP2004103905A (ja) * 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子

Also Published As

Publication number Publication date
JP4586334B2 (ja) 2010-11-24
KR101023664B1 (ko) 2011-03-25
CN100420032C (zh) 2008-09-17
TWI249249B (en) 2006-02-11
EP1487028A1 (en) 2004-12-15
KR20040095684A (ko) 2004-11-15
US20040251504A1 (en) 2004-12-16
TW200425513A (en) 2004-11-16
US7141816B2 (en) 2006-11-28
JP2004335688A (ja) 2004-11-25

Similar Documents

Publication Publication Date Title
CN1551370A (zh) 场效应晶体管及其制造方法
Sun et al. Inorganic semiconductors for flexible electronics
US8847313B2 (en) Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates
JP4163250B2 (ja) 異方性形状部材のマウント方法
JP5127155B2 (ja) 配線および有機トランジスタとその製法
JP4733767B2 (ja) 半導体装置とその製造方法および画像表示装置
JP2005520356A (ja) 高性能有機半導体デバイスの製造方法
CN1909260A (zh) 平板显示器和平板显示器的制造方法
TW200843118A (en) Ambipolar transistor design
US8288778B2 (en) Semiconductor device having semiconductor elements formed inside a resin film substrate
JP4723675B2 (ja) 半導体装置とその製造方法および画像表示装置
CN1790727A (zh) 有机薄膜晶体管阵列板及其制造方法
JP2007158117A (ja) ナノワイヤ配列基板の製造方法及びこれを用いた電気素子の製造方法
US9634271B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
JP4767856B2 (ja) 電界効果トランジスタの製造方法
TWI305684B (en) Organic semiconductor device and method of fabricating the same
CN1879223A (zh) 薄膜晶体管及其制造方法
CN1823425A (zh) 有机薄膜晶体管及其制造方法、以及使用了它的有源矩阵型显示器和无线识别标签
JP2005210107A (ja) 半導体装置及びその製造方法
JP2006261528A (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP2008140883A (ja) 有機薄膜トランジスタ
JP2008016832A (ja) 電界効果トランジスタ、ｔｆｔ駆動回路、パネルおよびディスプレイ
Zhou Carbon nanotube nanoelectronics and macroelectronics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080917

Termination date: 20180430

CF01 Termination of patent right due to non-payment of annual fee