JP2007158117A - ナノワイヤ配列基板の製造方法及びこれを用いた電気素子の製造方法 - Google Patents

Abstract

【課題】基板に対するナノワイヤの結合力を向上させることができ、簡便でパターンニング性に優れたナノワイヤ配列基板の製造方法を提供する。
【解決手段】表面に官能基２が付された基板３を用意し、ナノワイヤ１を含有する溶液と基板３の表面とを接触させて、ナノワイヤ１と基板３とを官能基２を介して結合させる。ナノワイヤ１は基板３の表面に沿って延びて基板３と結合せしめられる。官能基２を基板１の表面の一部の領域にのみ付することで、ナノワイヤ１を基板３の一部の領域に選択的に結合させることができる。
【選択図】図２

Description

本発明は、配列されたナノワイヤを有する基板の製造方法及びこの製造方法を用いた電気素子の製造方法に関する。

各種電子デバイスのスイッチング素子として電界効果型トランジスタ（ＦＥＴ）が用いられている。電界効果型トランジスタ（ＦＥＴ）技術としては、シリコン系トランジスタ（単結晶、多結晶、アモルファス）、化合物半導体トランジスタ（ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族、ＩＶ−ＩＶ族）、有機トランジスタ（低分子、高分子）等が知られている。

シリコン系トランジスタは半導体層にケイ素を用いたトランジスタであり、材料であるケイ素が地表に無尽蔵に存在する、ドーピングによりp型・n型の構造を得られる、良質な絶縁膜としてケイ素の酸化物であるSiO₂を利用できる、といった特徴を持つ。更に、この技術は、高いキャリア移動度（単結晶：〜10³cm²/Vs、多結晶：〜10²cm²/Vs、アモルファス：〜1cm²/Vs）により優れたトランジスタ性能を得ることが出来る、といった特徴を持つ。しかし素子形成プロセスにおいては、クリーンルームのような大規模な製造施設で、露光や転写などの複雑なプロセスが必要となり、低コスト化・プロセスの簡易化が課題となっている。

化合物半導体トランジスタは半導体層に複数の元素から成る化合物（GaAs、SiC等）を用いたトランジスタである。この技術は、シリコン系よりもはるかに高いキャリア移動度を持つほか、化合物の種類により、高周波数域での低電力駆動、光反応性、マイクロ波放出といった様々な特性を示す。しかし、材料が高価であるだけでなく、素子形成においてシリコン系トランジスタ同様の大規模・複雑なプロセスが必要になるため、その用途は限られている。

有機トランジスタは半導体層に有機物（低分子ではペンタセン等、高分子ではＰＥＤＯＴ等）を用いたトランジスタである。この技術は、特に高分子系において塗布製膜が可能であることから、インクジェット法やロール・トゥ・ロール法による簡易・大量・低コストな素子形成が可能である。しかし、トランジスタの性能を決めるキャリア移動度がシリコン系に比べて低く（〜0.1cm²/Vs）、各種電子デバイスへ応用するには材料面・製造プロセス面での飛躍的な発展が必要とされる。

これらの点から、高いトランジスタ性能を持ち、かつ簡易で低コストな素子形成プロセスにより大量製造可能なＴＦＴ技術の開発が望まれている。

このような次世代ＴＦＴ技術として、ナノワイヤＴＦＴが注目されている。ナノワイヤＴＦＴは、トランジスタチャネル部分にシリコンやゲルマニウムなどの半導体ナノワイヤ（ワイヤ径5〜30nm、ワイヤ長〜200μｍ）を用いた構造である。上記半導体ナノワイヤは、例えばVLS（Vapor-Liquid-Solid）法を用いて作製される。VLS法とは、基板上の金属微粒子と基板もしくは所望とする元素とが溶融化化合物合金を形成し、これがさらに原料ガスを分解することによりナノワイヤが成長する方法である。この方法は、ナノワイヤを始め、各種カーボンナノチューブ、酸化物ウィスカーの合成法として知られている。

このようにして得られたシリコンナノワイヤは軸方向の結晶性が非常に優れており、更に表面が自然酸化膜SiO₂絶縁層（厚さ30nm程度）で覆われた構造をとる。このため、ＦＥＴの半導体層として用いた場合、多結晶シリコン〜単結晶シリコン並みの高いトランジスタ性能を示す（例えば、非特許文献１参照）。また、素子形成においては基板上への塗布形成が可能であり、簡易・低コスト・大量生産といったプロセス面でのメリットも併せ持つ。

これらの特徴から、シリコンナノワイヤＴＦＴは、シリコン系ＴＦＴの高性能性と、有機ＴＦＴの簡易な形成プロセスという優位点を併せ持ち、従来のＴＦＴ素子を上回る性能や新たな応用用途が期待される。

その応用用途の一つの例として、フレキシブル基板へのシリコンナノワイヤＴＦＴ形成が挙げられる。シリコンナノワイヤＴＦＴは、上記のようにＴＦＴ性能に優れるだけでなく、ドライバ回路の同時形成が可能、曲げ耐性に優れる、完全溶液プロセスによる成型の可能性を持つといった特徴をもつ。そのため、プラスチック基板上に成型することで、高性能と簡易な形成プロセスを併せ持つ、フレキシブルな電子デバイスの形成が期待されている。例えば、液晶ディスプレイ、有機ＥＬディスプレイといったフラットパネルディスプレイ技術に、シリコンナノワイヤＴＦＴ技術を組み合わせることで、従来には無い高輝度・高画質・低電力駆動可能なフレキシブルディスプレイの実現が考えられる。

上記シリコンナノワイヤＴＦＴをより高性能化するための要素技術として、ナノワイヤ自体の構造制御（結晶性、径・サイズ、コア−シェル構造）、配向性・配列性に優れたナノワイヤ層（ナノワイヤパターン）の成膜の二点が重要となる。前者については、ナノワイヤ合成時の反応条件により径・サイズ、シェル厚などを制御することで構造制御が可能となる。一方、後者については、ナノワイヤ溶液を基板上に設けた流路に流すことにより配向・配列させる技術が報告されている（例えば、非特許文献１、特許文献１参照。）。

また、ナノワイヤ技術は、上記トランジスタ以外にもナノワイヤ配線やナノワイヤメモリなどの電気素子への応用が考えられており、従来のトップダウンプロセスによる限界を超えるナノサイズデバイスの実現に向けて非常に重要な要素技術となる。
米国特許第６８７２６４５号明細書 X. Duan et al., Nature, 425 (2003) 274.

しかしながら、非特許文献１および特許文献１に例示されているＴＦＴは、ナノワイヤと基板とが結合されていない。そのため、例えばＣＭＯＳ回路や有機ＥＬ用のＴＦＴ基板などのように複数の種類のトランジスタが混在する電気素子を製造する場合には、最初に配列したナノワイヤが流れてしまう恐れがある。

更に、非特許文献１および特許文献１に例示されている方法では、ナノワイヤのパターンニングを行う場合、基板一面にナノワイヤ配向膜を形成した後、一般的なフォトリソグラフィー技術を用いてパターンニングを行っている。しかるに、特にディスプレイ用のＴＦＴに上記ナノワイヤトランジスタを用いる場合には、ＴＦＴの形成される領域は基板全体に対して数％の面積にしかならない。このため、大量のナノワイヤを無駄にしてしまう。ナノワイヤは単結晶Ｓｉ基板上に形成するため、大量のナノワイヤを無駄にしてしまうと、高価なＳｉ基板をより多く必要としてしまい、コスト高に繋がってしまう。

また、特許文献１では、図３０に示す様に、ナノワイヤ溶液を流す流路５００に膨らみを持たせた部分５０１を設ける構成によりナノワイヤ５０２のパターンニングを行っている。しかし、この手法では、パターンニングの精度が悪く、またパターン間の不均一性も問題となってくる。

更に、非特許文献１および特許文献１に例示されている方法では、ナノワイヤの端部をそろえてソース・ドレイン間にナノワイヤを並べることが困難である。そのため、ソース・ドレイン間にナノワイヤの一端が存在してしまうこともあり、これが原因となりsubthresholdの低下に繋がる恐れもある。

また、ナノワイヤ配線やナノワイヤメモリなどのナノサイズデバイスへの利用を考えた場合においては、より少数のナノワイヤを、より高い制御性でパターンニングする必要がある。しかし非特許文献１および特許文献１に例示されているような方法では、単一の電気素子を作製することは可能であるが、多数の同一性能の電気素子を同一基板上に形成することは難しい。

本発明の目的は、このような技術的課題を解決することであり、基板に対するナノワイヤの結合力を向上させることができ、簡便でパターンニング性に優れたナノワイヤ配列基板の製造方法を提供することにある。また、本発明の他の目的は、そのようなナノワイヤ配列基板の製造方法を用いて簡易なプロセスで電気素子を製造する方法を提供することにある。更に、本発明は、そのような製造方法で得られる新規構造を持つナノワイヤトランジスタ等の電気素子を提供することをも目的とする。

本発明によれば、上記の目的を達成するために、
基板上にナノワイヤを配列してなるナノワイヤ配列基板を製造する方法であって、
ナノワイヤ及び基板を用意し、前記ナノワイヤを含有する溶液と前記基板の表面とを接触させて、前記ナノワイヤと基板とを官能基を介して結合させることを特徴とする、ナノワイヤ配列基板の製造方法、
が提供される。

この方法によりナノワイヤを配列させることで、基板とナノワイヤとは官能基を介して結合するため、容易に基板からナノワイヤが剥離することを防ぐことができる。

本発明の一態様においては、前記ナノワイヤを含有する溶液は溶媒を含んでおり、前記ナノワイヤと基板とを結合させる時または結合させた後に前記溶媒を蒸発させる。

本発明の一態様においては、前記基板の表面に付された官能基は前記基板の表面の一部の領域にのみ付されており、前記ナノワイヤを前記基板の一部の領域に選択的に結合させる。

官能基があらかじめ基板上に所望の形状にパターンニングされていれば、自己組織的にナノワイヤのパターンニングを行うことができるため、容易にナノワイヤのパターンニングを行うことができる。このためフォトリソグラフィーを用いる必要がなくなり、ナノワイヤの無駄を省くことができる。特に半導体ナノワイヤは、単結晶の基板上にナノワイヤを合成するため、ナノワイヤの合成のコストに占める基板の割合は大きくなる。そのためデバイスのコスト高に繋がってしまうが、本方法を用いることにより上記問題を解決することができる。官能基のパターンニングはマイクロコンタクトプリンティング法などのソフトリソグラフィー技術や、光により官能基がナノワイヤと結合性を有する状態に変化する官能基を用いて光パターンニングを行う方法などが挙げられる。

本発明の一態様においては、前記ナノワイヤは触媒粒子を用いるＶＬＳ法で作製され少なくとも一端に前記触媒粒子を有しており、前記ナノワイヤの表面に付された官能基は前記触媒粒子にのみ付されている。

この方法により、基板とナノワイヤとは点で結合するため、あらかじめ配向を気にせずにナノワイヤを結合しておき、その後、流力、電界、磁界、光などそれぞれの材料に応じた外部エネルギーによりナノワイヤを所望の方向へ配向させることが可能となる。

本発明の一態様においては、複数種の前記ナノワイヤを使用し、前記基板の表面に付された官能基は前記ナノワイヤに対応した複数種のものであり、これら複数種の官能基は種類ごとに前記基板の表面の互いに異なる領域に付されている。そして、前記ナノワイヤをその種類ごとに対応する前記基板の表面の領域に選択的に結合させる。

本発明の一態様においては、複数種の前記ナノワイヤのそれぞれの表面に、前記ナノワイヤの種類ごとに対応する前記基板表面の領域に付された官能基と選択的に結合可能な官能基が付されている。

このような方法により、複数のナノワイヤを一括してパターンニングすることが可能となる。そのため、例えばｐ型の半導体ナノワイヤとｎ型の半導体ナノワイヤを一括して基板上に配列させることができる。上記手法により、容易にＣＭＯＳ回路を形成することができ、金属ナノワイヤと半導体ナノワイヤとを同時に配列させることにより、各種半導体素子と金属配線とを一括して形成することも可能となる。

本発明の一態様においては、前記ナノワイヤは前記基板の表面に沿って延びて前記基板と結合せしめられる。

本発明の一態様においては、前記ナノワイヤを含有する溶液と前記基板の表面とを接触させる際に外部エネルギーを加えることで、前記ナノワイヤを前記基板の表面に沿った方向に配向させる。

また、本発明によれば、上記の目的を達成するために、
基板上に電気的機能要素を形成してなる電気素子を製造する方法であって、
上記の方法により前記ナノワイヤ配列基板を作製し、該ナノワイヤ配列基板を作製する前及び／または後に、前記基板またはナノワイヤ配列基板に前記電気的機能要素を形成することを特徴とする、電気素子の製造方法、
が提供される。

本発明の一態様においては、前記電気素子は前記電気的機能要素としてソース電極、ドレイン電極、ゲート電極、ゲート絶縁層及びチャネルを含んでなる電界効果型ナノワイヤトランジスタである。そして、前記基板上に配列されたナノワイヤにより前記チャネルを構成してなる。

更に、本発明によれば、
基板、ソース電極、ドレイン電極、ゲート電極、ゲート絶縁層及びチャネルを含んでなる電界効果型ナノワイヤトランジスタにおいて、
前記チャネルは半導体ナノワイヤからなり、該半導体ナノワイヤは前記基板、ソース電極、ドレイン電極、ゲート電極及びゲート絶縁層のうちの少なくとも１つと官能基を介して結合しており、前記ナノワイヤは前記基板の表面に沿って延びていることを特徴とする電界効果型ナノワイヤトランジスタ、
が提供される。

このような構成にすることにより、容易にナノワイヤがトランジスタから剥離することを防ぐことができる。特にこのような構成にすれば、フレキシブル基板を用いて柔軟性を持たせる場合において、ナノワイヤがトランジスタと密着しているため、より曲げに対して強いナノワイヤトランジスタを提供することができる。

本発明の一態様においては、前記ナノワイヤは触媒粒子を用いるＶＬＳ法で作製され少なくとも一端に前記触媒粒子を有している。そして、該触媒粒子は前記官能基を介して前記ゲート絶縁層または基板の前記ソース電極及びドレイン電極の少なくとも一方に対応する領域と結合している。

このような構成にすることにより、ナノワイヤの一端はソース電極もしくはドレイン電極に対応する領域で点で結合するため、あらかじめ配向を気にせずにナノワイヤを結合しておき、その後、流力、電界、磁界、光などそれぞれの材料に応じた外部エネルギーによりナノワイヤを所望の方向へ配向させることが可能となる。また、ナノワイヤの長さをソース・ドレイン間距離以上にすれば、ソース電極もしくはドレイン電極となる場所にナノワイヤの一端が存在していることとなる。このため、ソース・ドレイン間を橋渡ししていないナノワイヤの発生を防ぐことができ、より多くの電流をトランジスタに流すことが可能となり、さらにsub thresholdの低減を図ることも可能となる。

また、本発明のナノワイヤトランジスタでは、官能基を、基板表面、ゲート絶縁層表面、ゲート電極表面、ソース電極表面、ドレイン電極表面の少なくとも一つの上に所望の形状にパターンニングすることができる。このような構成にすることにより、あらかじめトランジスタ上に官能基のパターンニングを施すことが可能となり、自己組織的にナノワイヤのパターンニングを行うことができる。かくして、フォトリソグラフィーを用いる必要がなくなるため、ナノワイヤの無駄を大幅に省くことができる。特に半導体ナノワイヤは単結晶の基板上でナノワイヤを合成するため、ナノワイヤの合成のコストに占める基板の割合は大きくなるため、トランジスタの作製コストが高くなる傾向にある。しかし、本方法を用いることによりこの問題を解決することができる。

以上の様に、本発明によれば、基板に対するナノワイヤの結合力を向上させることができ、簡便でパターンニング性に優れたナノワイヤ配列基板の製造方法が提供される。また、本発明によればそのようなナノワイヤ配列基板の製造方法を用いて簡易なプロセスで電気素子を製造する方法が提供される。特に、本発明によれば、そのような製造方法で得られ、新規構造を持ち、高性能な電界効果型ナノワイヤトランジスタが提供される。

以下、図面を参照しながら、本発明の実施の形態を詳細に説明するが、これによって本発明が限定されるものではない。

図１、図２、図３に、本発明のナノワイヤ配列基板の製造方法の実施形態を説明するための模式図を示す。図１の実施形態では、ナノワイヤ１の表面上に官能基（Ｒ）２が付されており、ナノワイヤ１と基板３とを、官能基２を介して結合させる。図２の実施形態では、基板３の表面上に官能基（Ｒ）２が付されており、ナノワイヤ１と基板３とを、官能基２を介して結合させる。図３の実施形態では、ナノワイヤ１の表面に官能基２（Ｒ）が修飾されており、基板３の表面に官能基（Ｒ’）２’が修飾されており、官能基２と官能基２’との結合によりナノワイヤ１と基板３とを結合させる。

上記ナノワイヤ１の材質は、無機・有機を問わず、また金属、半導体、誘電体のいずれであっても良い。即ち、ナノワイヤ１としては、たとえば、金属ナノワイヤ、半導体ナノワイヤ、酸化物ナノワイヤ、カーボンナノチューブなどを例示することができる。ナノワイヤ１は、直径が、たとえば１ナノメートル〜１０００ナノメートル、たとえば数ナノメートル〜数百ナノメートル、たとえば５ナノメートル〜５００ナノメートル、たとえば１０ナノメートル〜１００ナノメートルである。ナノワイヤ１は、長さが、たとえば１００ナノメートル以上、たとえば１マイクロメートル以上、たとえば数マイクロメートル以上、たとえば５マイクロメートル以上である。また、長さは、たとえば１０００マイクロメートル以下、たとえば数百マイクロメートル以下、たとえば５００マイクロメートル以下、たとえば１００マイクロメートル以下である。このナノワイヤ１は、直径に対する長さの比率であるアスペクト比が、たとえば１０以上、たとえば５０以上、たとえば１００以上、たとえば５００以上である。

また、ナノワイヤを分散させてナノワイヤ溶液を作製するための溶媒は、特に制限されることはなく、ナノワイヤの表面の親水・疎水性等の表面状態の違いに合わせて、ナノワイヤが良好に分散する溶媒を適宜選択すれば良い。ナノワイヤ溶液と基板３の表面とを接触させるには、たとえばナノワイヤ溶液を基板表面に塗布したり、基板表面上にナノワイヤ溶液を流し込んだりすればよい。ナノワイヤ溶液と基板３の表面とを接触させてナノワイヤ１と基板３とを結合させる時または結合させた後に、溶媒を蒸発させる。

上記官能基２及び２’は、ナノワイヤ１と基板３とを相互に化学結合させることができるものであれば何でもよく、公知の全ての官能基から自在に選択される。例えば、官能基としては、カルボキシル基、ヒドロキシル基、チオール基、フェニル基、ニトロ基、フェノール基、アミド基、リン酸基、アウリ基、アセチル基、アセナフテニル基、アミノ基、アルセノソ基、イソオキサゾリル基、イソブチリデン基、イソプロポキシ基、イミダゾリニル基、ウレイド基、エチレン基、エポキシ基、オキソ基、カコジル基、カルボニル基、キノリル基、グリシル基、クロルメルクリ基、シアン基、シクロヘキセニレン基、ジシラザニルアミノ基、ジシルチアノキシ基、ジメチルベンゾイル基、シンナミリデン基、スチボ基、スルホニル基、セレノニル基、チオ基、テトラコシル基、テレフタロイル基、トリシラニル基、トリメチレン基、ナフチルメチレン基、ニトリロ基、バニリル基、ビニリデン基、ピリジル基、フェナシリデン基、その他多数の公知の官能基を挙げることができる。

上記基板３の材質は、特に制限されず、ガラス、金属、セラミックス、有機物など所望のものを用いることが可能である。

図１〜３に示されているように、ナノワイヤ１は基板３の表面に沿って延びている。これは、ナノワイヤ１の側面と基板３の表面とが官能基２，２’を介して結合され、且つこの結合がナノワイヤ１の長手方向に沿って多数の箇所で実質上同等な結合力でなされるからである。ナノワイヤ１の長手方向と基板３の表面とのなす角度は、５度以下であり、好ましくは３度以下、より好ましくは２度以下、更に好ましくは１度以下であり、最も好ましくは０．５度以下［即ち実質上０度］である。

本発明においては、基板３の表面に付される官能基２，２’を基板表面の一部の領域にのみ付することで、ナノワイヤ１を基板の一部の領域に選択的に結合させることができる。尚、このようにして選択的に一部の領域に結合したナノワイヤにより形成される当該一部の領域の形状のパターンを、ナノワイヤパターンという。即ち、基板３の表面に付される官能基２，２’をパターンニングすることで、ナノワイヤ１のパターンニングを自己組織的に容易に行うことができる。かくして、フォトレジストを用いなくともナノワイヤのパターンニングを行えるため、ナノワイヤの無駄な使用を大幅に省くことが可能となる。

ナノワイヤパターンニングの方法の具体例を図４に示す。ここでは、先ず、ナノワイヤ１との結合性を有しない状態の官能基（Ａ）４を基板３の全面に修飾する。次いで、基板３の上方に所望形状の開口を持つマスク５を配置し、該マスクを介して光（ｈν）などの外部エネルギーを照射して、マスク開口部に対応する基板表面領域にある官能基（Ａ）４を、ナノワイヤ１との結合性を有する官能基（Ｒ）２へと変化させる。その後、ナノワイヤ溶液を基板３の表面に接触させることで、官能基（Ｒ）２の存在する領域にのみ選択的にナノワイヤ１を配列させることができる。

ナノワイヤパターンニングの方法の他の具体例を図５に示す。ここでは、マイクロコンタクトプリンティング法を用いている。即ち、スタンプ６の所望形状パターンの転写凸部により官能基（Ｒ）２を保持し、転写凸部を基板３の表面に当接させた後に、スタンプ６を剥離することで、転写により基板３の所望領域にのみ官能基（Ｒ）２を付することができる。

また、本発明においては、ナノワイヤ溶液と基板の表面とを接触させる際に、流力、電界、磁界などの外部エネルギーを加えながらナノワイヤを配列させることにより、ナノワイヤを基板の表面に沿った所望の方向に配向させて配列することも可能である。

例えば流力すなわちナノワイヤ溶液が流れる際の運動エネルギーを用いる場合、図６にその一例を示すように、ナノワイヤ１を含む溶液７を官能基２が修飾されている基板３上で流す（流力８を印加する）ことにより基板３との密着性の高い高配向のナノワイヤ膜を作製することができる。流力による配向の方法としては、図６以外にも例えば図７に示す様に、基板を傾けた状態でナノワイヤ溶液７を流下させることによって流力８を生じさせることも可能である。

また、交流電界９を用いてナノワイヤ１を配向配列させる場合には、図８にその一例を示すように、基板３の両端縁に配置された２つの電極１０の間に交流電圧を印加することによってナノワイヤ１の配列を行う。尚、図７では交流電界９を印加しているが、直流電界であっても本発明への適用は可能である。また、磁性体ナノワイヤの場合もしくはナノワイヤが一部に磁性体を有している場合には、磁界を印加することによりナノワイヤ１を配向配列させることができる。この場合には、図９にその一例を示す様に、例えば基板３の両端部の下部にＮ極とＳ極とを近づけて磁界１１をナノワイヤ１に印加することによりナノワイヤ１の配向配列を行う。

さらに、本発明においては、図示はしないが、図４、図５に例示した方法により官能基２をパターンニングして、その上で外部エネルギー（外力）を加えながらナノワイヤを配向させることにより、高配向のナノワイヤ膜のパターンニングを行うことも可能である。

本発明においては、ナノワイヤの配列とは、必ずしも基板表面の一部の領域へのナノワイヤのパターン状の配置のみを意味するものではなく、基板表面に全体的にナノワイヤを配置することをも含むものである。また、本発明においては、「ナノワイヤと基板とを官能基を介して結合させる」とは、必ずしもナノワイヤの表面及び基板の表面のうちの少なくとも一方に付された官能基がそのまま残留して結合がなされることを意味するものではなく、ナノワイヤの表面及び基板の表面のうちの少なくとも一方に付された官能基がナノワイヤまたは基板若しくは他の官能基と反応することで新たな構成の結合構造を形成することをも意味するものである。上記の説明において結合に関与しない（即ち結合に関与する前の）官能基と結合後の（即ち結合構造が形成された後の）官能基とが同一の符号で示されているが、これは必ずしも同一の構造を持つものを意味しない。

また、ナノワイヤの合成方法としては金やニッケル、コバルトなどの触媒微粒子からＶＬＳ法を用いて気相成長させる方法があり、この方法で作製されたナノワイヤは図１０に示す様にナノワイヤ１３の一端に触媒粒子１２を有した構成となる。本発明では、この方法にて作製したナノワイヤ１３を用いることも可能である。特に、この方法で作製したナノワイヤ１３は少なくとも一端に触媒粒子１２を有しているため、図１１に示すように上記触媒粒子１２にのみ基板３との結合性を有する官能基（Ｒ）１４を設けたり、図１２に示すように触媒粒子１２のみと結合する官能基（Ｒ）１５を基板３に修飾することにより、ナノワイヤ１３と基板３とを結合させることができる。

更に、上記構成にすることにより、基板３とナノワイヤ１３とが点で結合するため、ナノワイヤ１３を回転自由度を有したまま基板３と結合させることができる。そのため、配向膜を作製する場合において、図１３に示す様にナノワイヤ１３が含まれる溶液中に外部エネルギーを印加することなく基板３を浸けて無配向なナノワイヤ膜を形成し、その後、流力や電界や磁界などの外部エネルギー１６によってナノワイヤを配向させることができる。

本発明においては、更に、複数種の官能基を用いることで、複数種のナノワイヤを同時にパターンニングすることが可能である。図１４にその一例を示す。第１の種類のナノワイヤ１７と第２の種類のナノワイヤ１９とを基板３の表面の互いに異なる領域に結合させる。そのために、第１の種類のナノワイヤ１７と結合性を有する即ち対応する第１の種類の官能基（Ａ）１８及び第２の種類のナノワイヤ１９と結合性を有する即ち対応する第２の種類の官能基２０を使用する。第１の種類の官能基（Ａ）１８と第２の種類の官能基２０とを、上記光パターンニングや上記マイクロコンタクトプリンティング法などを用いて、予め基板３の互いに異なる領域にパターンニングしておく。この状態で、基板３の表面に第１の種類のナノワイヤ１７と第２の種類のナノワイヤ１９とを含む溶液を接触させることで、第１の種類のナノワイヤ１７と第２の種類のナノワイヤ１９とを互いに異なる領域に配列する（パターニングする）即ち選択的に結合させることができる。

第１の種類のナノワイヤ１７の表面及び第２の種類のナノワイヤ１９の表面に、それぞれ、対応する基板表面領域に付される官能基１８及び２０と選択的に結合可能な官能基を付してもよい。この場合には、ナノワイヤ表面に付された官能基と基板表面に付された官能基とが結合する。

以上のようなナノワイヤ配列基板の製造方法を用いて電気素子を製造する本発明の方法の実施形態を、以下に説明する。本実施形態は、電気素子が、電気的機能要素としてソース電極、ドレイン電極、ゲート電極、ゲート絶縁層及びチャネルを含んでなる電界効果型ナノワイヤトランジスタである例を示す。但し、本発明の電気素子はこれに限定されるものではない。

図１５は本発明を用いたナノワイヤトランジスタの一例を示す。このナノワイヤトランジスタは、半導体ナノワイヤ１００、官能基１０１、基板１０２、ゲート絶縁層１０３、ゲート電極１０４、ソース電極１０５、ドレイン電極１０６を含んでなる。半導体ナノワイヤ１００がチャネルを構成している。

半導体ナノワイヤ１００の材質としては、たとえばＩＩ−ＶＩ族化合物半導体、ＩＩＩ−Ｖ族化合物半導体、Ｉ−Ｖ族化合物半導体、Ｉ−ＶＩ族化合物半導体、Ｉ−ＶＩＩ族化合物半導体、ＩＩ−Ｖ族化合物半導体を挙げることができる。更に、半導体ナノワイヤ１００の材質としては、ＩＩ−ＶＩＩ族化合物半導体、ＩＩＩ−ＶＩ族化合物半導体、ＩＶ−ＩＶ族化合物半導体などの化合物半導体、またはＶＩ族半導体などが挙げられる。具体例としては、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＡｌＧａＡｓ、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＧａＡｓ、ＧａＮ、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＩｎＮ、ＩｎＡｓ、カーボンナノチューブなどが例示される。

また、図１６に示すようにナノワイヤ１００を絶縁体１０７で被覆した構成のナノワイヤ１０８を用いれば、図１７に示す様にゲート絶縁層を設けなくともトランジスタを形成することができ、より簡単な構成にすることができる。絶縁体１０７は、絶縁性を有するものであれば特に限定されない。例えば、半導体ナノワイヤ表面を酸化・窒化させるたり、ＰＺＴやＹ_２Ｏ_３、ＺｒＯ_２、ＨｆＯ_２などの半導体ナノワイヤと異なる材料で被覆したりすることで、絶縁体１０７を形成することが可能である。

官能基１０１は上記半導体ナノワイヤ１００とゲート絶縁層１０３とを結合させるものであれば何でも良く、上記官能基２で例示したものと同様なものを用いることができる。

基板１０２の材料はガラス、セラミック、半導体、金属、プラスチックなど特に制限されることはないが、低コスト化が容易なガラス基板やプラスチック基板を用いることが好ましい。またプラスチック基板を用いる場合にはフレキシブルなトランジスタを提供することができるため、フレキシブルな表示装置を始めとする種々のフレキシブルデバイスを提供することが可能となる。

ゲート絶縁層１０３は絶縁性を有していれば材質は何でもよいが、誘電率が高く、導電率が低い材質が好ましい。ゲート絶縁層１０３の材質としては、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化チタン、酸化タンタルなどの無機酸化物や窒化物が挙げられる。更に、ゲート絶縁層１０３の材質としては、ポリアクリレート、ポリメタクリレート、ポリエチレンテレフタレート、ポリイミド、ポリエーテル、シロキサン含有ポリマー等の有機高分子が挙げられる。また、上記絶縁材料の中でも、表面の平滑性の高いものが好ましい。

ゲート電極１０４、ソース電極１０５、ドレイン電極１０６は、導電性材料であれば特に限定されず、白金、金、銀、ニッケル、クロム、銅、鉄、錫、アンチモン鉛、タンタル、インジウム、アルミニウム、亜鉛、マグネシウム、およびこれらの合金や、インジウム・錫酸化物等の導電性金属酸化物、あるいはドーピング等で導電率を向上させた無機および有機半導体、例えばシリコン単結晶、ポリシリコン、アモルファスシリコン、ゲルマニウム、グラファイト、ポリアセチレン、ポリパラフェニレン、ポリチオフェン、ポリピロール、ポリアニリン、ポリチエニレンビニレン、ポリパラフェニレンビニレン等が挙げられる。電極の作製方法としてはスパッタ法、蒸着法、溶液やペーストからの印刷法、インクジェット法などが例示される。

半導体ナノワイヤ１００の配列には、上記したナノワイヤ配列基板の製造方法を用いることが可能である。但し、図１５の実施形態では、基板１０２、ゲート絶縁層１０３及びゲート電極１０４により、上記ナノワイヤ配列基板製造方法でいう基板が構成される。図６〜９に示す様に外部エネルギーを用いて配列を行っても良いし、図１３に示す様に触媒粒子１２と基板３とを官能基１４を介して無配向状態で結合させた後、外部エネルギーを用いてナノワイヤの配向を行っても良い。特に、本発明では、図１８に示すようにソース電極及びドレイン電極のいずれか一方に対応する基板表面領域（ソース電極及びドレイン電極のいずれかの下部となる部分）１０９に、ナノワイヤの触媒粒子１２と結合する官能基１４を修飾することができる。これにより、図１９に示すようなソース・ドレイン間を橋渡ししていないナノワイヤの配列の発生を防ぐことができる。尚、この場合のナノワイヤ１０１の長さは図１８に示すＬ（ソース電極とドレイン電極との配列ピッチ）以上の長さであることが好ましい。

また、図２０に示す様に、複数のナノワイヤトランジスタを同一基板３上に形成する場合、図４もしくは図５に示すような手法により、ナノワイヤ１０１を配列させたい部分にあらかじめ官能基Ｒをパターンニングする。これにより、選択的にナノワイヤをパターンニングすることが可能となる。これにより、一度基板全体にナノワイヤを配列させてからエッチングによりパターンニングを行うよりもナノワイヤの無駄を大幅に削減することが可能となる。上記技術によると、例えば本発明を液晶ディスプレイや有機ＥＬディスプレイなどの各種表示装置のＴＦＴとして用いる場合、フォトレジストを用いなくともナノワイヤを容易にパターンニングできる。このため、大掛かりな装置も必要とせずに、低コストでディスプレイの作製を行うことができる。

更に本発明は、ＣＭＯＳ回路のように複数種の電界効果型トランジスタを混在させて形成することが必要な電気素子の製造にも適用することができる。この場合、トランジスタの種類ごとに異なる特性のチャネルを形成するために、複数種のナノワイヤを使用し、図１４のように複数種の官能基を用いて所望のナノワイヤを所望の領域に配列させるパターンニングを容易に行うことができる。即ち、複数種のナノワイヤを同一の溶液中に含有させてナノワイヤ配列を行えば、複数種のナノワイヤを一括で配列させることが可能であり、簡単にナノワイヤの配列を行うことができる。

以下、本発明の実施例を説明するが、本発明はこれらの実施例に限定されるものではない。

<実施例１>
本実施例は、ＯＨ基を介してＳｉナノワイヤと基板とを結合させ、電界を印加することによりＳｉナノワイヤを配向させる方法である（図２１参照）。

無アルカリガラスを基板２００として用い、これをオルトケイ酸ナトリウムと水酸化ナトリウムの水溶液中に浸すことにより、基板の表面をＯＨ基で修飾する。

一方、Ｓｉナノワイヤ２０１はＶＬＳ法を用いて合成する。すなわち、Ｓｉ基板上に粒径１５〜２０ｎｍの金微粒子を形成し、これをＳｉＨ_４雰囲気で４５０℃で加熱することにより合成する。上記方法で得られるナノワイヤは直径約１５〜２０ｎｍ、長さ５０μｍ〜１００μｍであり、図１６に示す様に表面の数ナノメートルはＳｉＯ_２膜で覆われている。上記方法で作製したＳｉナノワイヤを超音波によりＳｉ基板から剥離しエタノール中に分散させることによりＳｉナノワイヤ溶液を得る。

上記方法で得られたＳｉナノワイヤ溶液を、ＯＨ基で修飾されたガラス基板２００上に滴下し、その後１０Ｖ、５ＭＨｚの交流電界２０２を印加し、ナノワイヤを配向させた後、ナノワイヤ溶液を乾燥させる。これによって、基板２００とＳｉナノワイヤ２０１とが結合した状態で配向配列しているナノワイヤ配列基板が作製される。

本実施例によると、上記手法で作製されたナノワイヤ配列基板は、ナノワイヤと基板との密着性が高いため、ナノワイヤの基板からの剥離を防止することができ、尚且つ配向度の高いナノワイヤ膜を得ることができる。また、ナノワイヤの長手方向と基板の表面とのなす角度は実質上０度である。

<実施例２>
本実施例は、ナノワイヤの触媒粒子と基板とを結合させたのち、電界印加によりＳｉナノワイヤを配向させる方法である（図２２参照）。

基板２００に無アルカリガラスを用い、その表面にチオール基を修飾させるために３−メルカプトプロピルトリメトキシシラン（（ＣＨ_３Ｏ）_３ＳｉＣ_３Ｈ_６ＳＨ）２０３を基板２００上にコーティングする。コーティングは１vol％の酢酸水溶液に１vol％の濃度になるように３−メルカプトプロピルトリメトキシシランを加え、その溶液に基板を浸すことで行う。このようにして得られた基板は、図２２上段図に示されるような状態になっている。

一方、Ｓｉナノワイヤ溶液は実施例１と同様な方法で作製し、上記方法で処理した基板２００上に滴下する。このようにすることにより、金微粒子２０４と基板２００上のチオール基とが結合し、これによりナノワイヤ２０１と基板２００とが結合する。この状態では、図２２中段図に示されるように基板２００とＳｉナノワイヤ２０１とは点で結合しているため、回転自由度を有している。そのため、上記処理の後、実施例１と同様の条件で交流電界２０２を基板に印加することで図２２下段図に示すようにナノワイヤ配向膜を作製することができる。

本実施例によると、上記手法で作製されたナノワイヤ配列基板は、ナノワイヤの基板に対する結合と配向とを独立に行うことができるため、溶媒の乾燥速度なども気にすることなく容易にナノワイヤを配向配列させることができる。また、ナノワイヤの長手方向と基板の表面とのなす角度は実質上０度である。

<実施例３>
本実施例は、基板上にあらかじめ官能基のパターンニングを施すことによりＳｉナノワイヤのパターンニングを行う方法である（図２３参照）。

フェニルトリクロロシラン（Ｃ_６Ｈ_５ＳｉＣｌ_３）２０５に紫外線を照射すると、フェニル基が脱離し、周囲から供給される水蒸気との反応でＯＨ基に変化することが知られている。本実施例ではこの現象を用いてＳｉナノワイヤのパターンニングと配列とを同時に行うものである。

基板２００に無アルカリガラスを用い、実施例１と同様な方法でＯＨ基を修飾する。次にフェニルトリクロロシラン（Ｃ_６Ｈ_５ＳｉＣｌ_３）２０５を１vol％含む無水トルエン溶液中に、上記基板を浸す。この方法により基板を処理することによって図２３上段図のような状態の基板を得ることができる。このようにして得られた基板上に図２３中段図のようにフォトマスク２０６を配置し、ＵＶ照射を行うことにより選択的にＯＨ基のパターンニングを行う。

その後、上記処理を行った基板上に実施例１と同様な方法でＳｉナノワイヤ２０１を配列させることにより、パターンニングされたＳｉナノワイヤ膜が作製される（図２３下段図）。

本実施例によると、上記手法で作製されたナノワイヤ配列基板は、ナノワイヤの配列とパターンニングとを同時に行うことができるため、フォトレジストなどを用いた手法と比較して、容易に且つナノワイヤを無駄にすることなくナノワイヤの配列及びパターンニングを行うことができる。また、ナノワイヤの長手方向と基板の表面とのなす角度は実質上０度である。

<実施例４>
本実施例はｐ型のＳｉナノワイヤとｎ型のＳｉナノワイヤの２種類を同一基板上に配列させるものである。

本実施例に用いるｐ型Ｓｉナノワイヤは、実施例１と同様にＶＬＳ法で作製されるが、本実施例では触媒粒子のＡｕ微粒子表面にドデカンチオール（ＣＨ_３(ＣＨ_２)_１１ＳＨ）を被覆する。また、ナノワイヤの表面は実施例１のナノワイヤと同様にシリカ被覆されている。

一方、ｎ型Ｓｉナノワイヤについては、Ｐをドープすることによりｎ型にする。このｎ型ＳｉナノワイヤはＶＬＳ法で作製され、触媒粒子としてＡｕ微粒子を用い、Ｐドープを行う為にＰＨ_３ガスを混合させて合成を行う。また、ｎ型ナノワイヤの表面はシリカ膜が被覆されており、さらにその上に図２４に示す様にフェニルトリクロロシラン（Ｃ_６Ｈ_５ＳｉＣｌ_３）２０７が被覆されている。フェニルトリクロロシランの修飾方法は、フェニルトリクロロシラン（Ｃ_６Ｈ_５ＳｉＣｌ_３）を１vol％含む無水トルエン溶液中に、上記ナノワイヤを分散させることにより行う。上記方法で得られるｐ型、ｎ型の両ナノワイヤは直径約１５〜２０ｎｍ、長さ５０μｍ〜１００μｍである。

基板２００には実施例１と同様な方法でＯＨ基修飾を行った無アルカリガラスを用いる。ｐ型ＳｉナノワイヤはOH基を介して基板２００と結合させ、ｎ型Ｓｉナノワイヤはチオール基を介して基板２００と結合させるようにする。このため、基板の表面にてOH基及びＳＨ基をパターニングする。それぞれの官能基のパターンニング法は図２５に示すようにマイクロコンタクトプリンティング法（μ−CP法）によって行う。ｐ型Ｓｉナノワイヤとの結合のための領域では、フェニルトリクロロシランのパターンニングの後にUV照射を行うことによりOH基修飾をする。ｎ型Ｓｉナノワイヤとの結合のための領域では、３−メルカプト−１−プロパノールをコーティングすることでＳＨ基を表面修飾する。

上記方法により図２６に示す様に官能基のパターンニングを行った後、それぞれのナノワイヤを同一エタノール溶媒に混合し、実施例1と同様の方法で電界を印加する。これにより、図２７に示す様にｐ型Ｓｉナノワイヤ２０８とｎ型Ｓｉナノワイヤ２０９とを、同時に基板２００上の所定領域（官能基のパターンに対応した領域）に配列することができる。また、ナノワイヤの長手方向と基板の表面とのなす角度は実質上０度である。

<実施例５>
本実施例は、半導体ナノワイヤが基板と結合しているナノワイヤトランジスタに関するものである。

本実施例は、図１５において半導体ナノワイヤ１００にはＢドープのｐ型Ｓｉナノワイヤを、官能基１０１にはＯＨ基を、基板１０２にはＰＥＴを、ゲート絶縁層１０３にはシリカ膜を用いる。また、ゲート電極１０４にはＡｕを、ソース電極１０５及びドレイン電極１０６にはＴｉ／Ａｕを用いる。ＢドープＳｉナノワイヤは実施例１と同様にＶＬＳ法により作製するが、本実施例ではＢドープを行うため反応ガス中にＢ_２Ｈ_６ガスを混合させて合成を行う。また、上記ナノワイヤは実施例１と同様にシリカ被覆がされている。

トランジスタの作製方法は、先ずＡｕゲート電極を形成したＰＥＴ基板上に、シラザンをスピンコートにより塗布し１００℃でのオゾン処理によってゲート絶縁層であるシリカ膜を形成する。その後、実施例１と同様な方法でゲート絶縁体層上にＯＨ基修飾処理を行い、ＢドープＳｉナノワイヤを基板（ゲート絶縁体層）に結合させる。この際のナノワイヤの配向手段は図６に示すように流力を用いる。ナノワイヤをゲート絶縁層上に配列させた後、ソース・ドレイン電極と接触する部分のナノワイヤのシリカ膜を６％のフッ酸水溶液で処理し取り除き、電極とナノワイヤとの接触抵抗を低減させるようにする。そして最後に、ソース・ドレイン電極をＴｉ／Ａｕを蒸着により形成する。

上記方法で得られたナノワイヤトランジスタは、基板とナノワイヤとが結合しているため、物理的にナノワイヤを押さえつけなくともトランジスタからのナノワイヤの剥離を防ぐことができ、特に本実施例のようにフレキシブルなトランジスタを提供する場合に効果的である。

<実施例６>
本実施例は、半導体ナノワイヤの触媒粒子がソース電極と結合しているナノワイヤトランジスタである。

本実施例は、実施例５と同様な方法によりゲート電極、ゲート絶縁層を形成しその上に実施例３と同様な方法により、フェニルトリクロロシランを修飾する。そしてその後、ソース電極の下部となる部分（即ちソース電極に対応する領域）にのみＵＶ光を照射し、ＯＨ基を形成させる。

一方、半導体ナノワイヤは実施例５と同様な方法によりｐ-型Ｓｉナノワイヤを合成する。そして、上記ナノワイヤを１mMの３−メルカプト−１−プロパノール（ＯＨＣ_３Ｈ_６ＳＨ）を含むエタノール溶液中に分散させることにより、Ａｕ触媒粒子に図２８に示す様に３−メルカプト−１−プロパノール２１０を修飾する。その後、上記処理基板を上記ナノワイヤ溶液中に浸すことにより、ナノワイヤをゲート絶縁膜とＯＨ基を介して結合させ、その上からエタノールを流すことによりナノワイヤの配向を行う。最後にソース・ドレイン電極と接触する部分のシリカ膜を６％のフッ酸水溶液で処理し取り除き、電極とナノワイヤとの接触抵抗を低減させるようにした後、ソース・ドレイン電極をＴｉ／Ａｕを蒸着により形成する。

上記方法で得られたナノワイヤトランジスタは、ナノワイヤのゲート絶縁層に対する結合と配向処理とを別のプロセスで行うことが可能である為、それぞれを独立に制御でき製造プロセスが容易になる。また、ソース電極下部のみでナノワイヤとゲート絶縁層とが結合しているため、全てのナノワイヤがソース・ドレイン電極間を橋渡ししており、電流値の向上や閾値性の向上が可能となる。

<実施例７>
本実施例は、アクティブマトリクス型の有機ＥＬ素子において、ＴＦＴにナノワイヤトランジスタを用いる場合である。

図２９にその構成の一例を示す。スイッチング用ナノワイヤトランジスタ（ＴＦＴ）２１１、駆動用ナノワイヤトランジスタ（ＴＦＴ）２１２、データ線２１３、電源供給線２１４、走査線２１５、ＥＬ素子２１６、キャパシタ２１８、駆動回路２１９が含まれている。スイッチング用ナノワイヤトランジスタ（ＴＦＴ）２１１及び駆動用ナノワイヤトランジスタ（ＴＦＴ）２１２は、いずれもＳｉナノワイヤ２１７を含んでいる。

作製方法は、先ずＰＥＴ基板上にＴＦＴのゲート電極をＡｕ蒸着により形成した後、実施例５と同様な方法によりＴＦＴのシリカゲート絶縁層を形成する。その後、実施例３と同様な方法により、シリカゲート絶縁層のナノワイヤと結合する部分にのみＯＨ基を修飾し、ナノワイヤ２１７のパターンニングを行う。尚、ナノワイヤ２１７は実施例６と同様にして作製したものである。ソース・ドレイン電極は、ナノワイヤ２１７のパターニング後にＴｉ／Ａｕを蒸着することにより形成する。

ＥＬ素子２１７は、正極にＩＴＯを、正孔輸送層にはＰＥＤＯＴ／ＰＳＳを、発光層にはポリ［２−メトキシ−５−（２’−エチル−ヘキシロキシ）−１，４−フェニレンビニレン（ＭＥＨ−ＰＰＶ）を、負極にはＣａ／Ａｌを用いる。正孔輸送層、発光層はインクジェット法を用いてパターンニングを行い、ＩＴＯはスパッタ法により、Ｃａ／Ａｌは蒸着法により形成する。

上記手法により形成される有機ＥＬ素子は、高移動度のナノワイヤトランジスタを用いているため、低電圧で大電流を流すことが可能であり素子の高効率化に繋がる。

<実施例８>
本実施例はｐ型Ｓｉナノワイヤとｎ型Ｓｉナノワイヤの２種類を用いてＣＭＯＳ回路の形成を行うものである。

ｐ型Ｓｉナノワイヤとｎ型Ｓｉナノワイヤは実施例４と同様な方法を用いてＰＥＴ基板上に配列させる。

そして、その後ソース・ドレイン電極をＴｉ／Ａｕ蒸着により形成し、ｐ型トランジスタ及びn型トランジスタを結線することによりＣＭＯＳ回路を形成する。

本実施例によると、フォトリソグラフィーを用いずに自己組織的に高移動度を有する高性能のＣＭＯＳ回路を形成できるので、低コストで高性能のＣＭＯＳ回路を作製することができる。更にナノワイヤと基板とが強く結合しているため、本実施例の様にＰＥＴ基板などのフレキシブルな基板に回路を形成する場合においても、曲げに対する性能の劣化を防ぐことができる。

本発明のナノワイヤ配列基板の製造方法の実施形態を説明するための模式図。 本発明のナノワイヤ配列基板の製造方法の実施形態を説明するための模式図。 本発明のナノワイヤ配列基板の製造方法の実施形態を説明するための模式図。 ナノワイヤのパターンニング方法の一例を示す模式図。 マイクロコンタクトプリンティング法による官能基のパターンニング方法の一例を示す模式図。 流力によるナノワイヤの配列方法の一例を示す模式図。 流力によるナノワイヤの配列方法の一例を示す模式図。 電界によるナノワイヤの配列方法の一例を示す模式図。 磁界によるナノワイヤの配列方法の一例を示す模式図。 ＶＬＳ法により作製されたナノワイヤの一例を示す模式図。 本発明のナノワイヤ配列基板の製造方法の実施形態を説明するための模式図。 本発明のナノワイヤ配列基板の製造方法の実施形態を説明するための模式図。 本発明のナノワイヤ配列基板の製造方法の実施形態を説明するための模式図。 本発明のナノワイヤ配列基板の製造方法の実施形態を説明するための模式図。 ナノワイヤトランジスタの一例を示す模式図。 絶縁層被覆ナノワイヤを示す模式図。 ナノワイヤトランジスタの一例を示す模式図。 ナノワイヤの配列を説明するための模式図。 ナノワイヤの配列を説明するための模式図。 同一基板上での複数のナノワイヤトランジスタの形成を説明するための模式図。 実施例１のナノワイヤの配列方法を示す模式図。 実施例２のナノワイヤの配列方法を示す模式図。 実施例３のナノワイヤの配列方法を示す模式図。 フェニルトリクロロシラン被覆のナノワイヤを示す模式図。 マイクロコンタクトプリンティング法による官能基のパターンニング方法を示す模式図。 官能基のパターンニングが施されたナノワイヤトランジスタ基板を示す模式図。 ｐ型ナノワイヤ及びｎ型Ｓｉナノワイヤを用いて同一基板上に形成されたナノワイヤトランジスタの配列を示す模式図。 メルカプト−１−プロパノール被覆ナノワイヤを示す模式図。 ナノワイヤトランジスタＴＦＴを用いた有機ＥＬ素子を示す模式図。 従来のナノワイヤのパターンニング方法を示す模式図。

符号の説明

１・・・ナノワイヤ
２、２’・・・官能基
３・・・基板
４・・・官能基（基板と結合性を有さない）
５・・・マスク
６・・・スタンプ
７・・・ナノワイヤ含有溶液
８・・・流力
９・・・電界
１０・・・電極
１１・・・磁界
１２・・・触媒粒子
１３・・・ナノワイヤ
１４・・・官能基
１５・・・官能基
１６・・・外部エネルギー
１７・・・第１のナノワイヤ
１８・・・官能基
１９・・・第２のナノワイヤ
２０・・・官能基
１００・・・半導体ナノワイヤ
１０１・・・官能基
１０２・・・基板
１０３・・・ゲート絶縁層
１０４・・・ゲート電極
１０５・・・ソース電極
１０６・・・ドレイン電極
１０７・・・絶縁体
１０８・・・ナノワイヤ
１０９・・・ソース・ドレイン電極下部
２００・・・基板
２０１・・・Ｓｉナノワイヤ
２０２・・・交流電界
２０３・・・３−メルカプトプロピルトリメトキシシラン
２０４・・・金微粒子
２０５・・・フェニルトリクロロシラン
２０６・・・フォトマスク
２０７・・・フェニルトリクロロシラン
２０８・・・ｐ型Ｓｉナノワイヤ
２０９・・・ｎ型Ｓｉナノワイヤ
２１０・・・メルカプト−１−プロパノール
２１１・・・スイッチング用ナノワイヤトランジスタ
２１２・・・駆動用ナノワイヤトランジスタ
２１３・・・データ線
２１４・・・電源供給線
２１５・・・走査線
２１６・・・ＥＬ素子
２１７・・・ナノワイヤ
２１８・・・キャパシタ
２１９・・・駆動回路
５００・・・流路
５０１・・・流路中の膨らみ部分
５０２・・・ナノワイヤ

Claims (12)

1. 基板上にナノワイヤを配列してなるナノワイヤ配列基板を製造する方法であって、
   ナノワイヤ及び基板を用意し、前記ナノワイヤを含有する溶液と前記基板の表面とを接触させて、前記ナノワイヤと基板とを官能基を介して結合させることを特徴とする、ナノワイヤ配列基板の製造方法。
2. 前記ナノワイヤを含有する溶液は溶媒を含んでおり、前記ナノワイヤと基板とを結合させる時または結合させた後に前記溶媒を蒸発させることを特徴とする、請求項１に記載のナノワイヤ配列基板の製造方法。
3. 前記基板の表面に付された官能基は前記基板の表面の一部の領域にのみ付されており、前記ナノワイヤを前記基板の一部の領域に選択的に結合させることを特徴とする、請求項１〜２のいずれかに記載のナノワイヤ配列基板の製造方法。
4. 前記ナノワイヤは触媒粒子を用いるＶＬＳ法で作製され少なくとも一端に前記触媒粒子を有しており、前記ナノワイヤの表面に付された官能基は前記触媒粒子にのみ付されていることを特徴とする、請求項１〜３のいずれかに記載のナノワイヤ配列基板の製造方法。
5. 複数種の前記ナノワイヤを使用し、前記基板の表面に付された官能基は前記ナノワイヤに対応した複数種のものであり、これら複数種の官能基は種類ごとに前記基板の表面の互いに異なる領域に付されており、前記ナノワイヤをその種類ごとに対応する前記基板の表面の領域に選択的に結合させることを特徴とする、請求項１〜４のいずれかに記載のナノワイヤ配列基板の製造方法。
6. 複数種の前記ナノワイヤのそれぞれの表面に、前記ナノワイヤの種類ごとに対応する前記基板表面の領域に付された官能基と選択的に結合可能な官能基が付されていることを特徴とする、請求項５に記載のナノワイヤ配列基板の製造方法。
7. 前記ナノワイヤは前記基板の表面に沿って延びて前記基板と結合せしめられることを特徴とする、請求項１〜６のいずれかに記載のナノワイヤ配列基板の製造方法。
8. 前記ナノワイヤを含有する溶液と前記基板の表面とを接触させる際に外部エネルギーを加えることで、前記ナノワイヤを前記基板の表面に沿った方向に配向させることを特徴とする、請求項７に記載のナノワイヤ配列基板の製造方法。
9. 基板上に電気的機能要素を形成してなる電気素子を製造する方法であって、
   請求項１〜８のいずれかに記載の方法により前記ナノワイヤ配列基板を作製し、該ナノワイヤ配列基板を作製する前及び／または後に、前記基板またはナノワイヤ配列基板に前記電気的機能要素を形成することを特徴とする、電気素子の製造方法。
10. 前記電気素子は前記電気的機能要素としてソース電極、ドレイン電極、ゲート電極、ゲート絶縁層及びチャネルを含んでなる電界効果型ナノワイヤトランジスタであり、前記基板上に配列されたナノワイヤにより前記チャネルを構成してなることを特徴とする、請求項９に記載の電気素子の製造方法。
11. 基板、ソース電極、ドレイン電極、ゲート電極、ゲート絶縁層及びチャネルを含んでなる電界効果型ナノワイヤトランジスタにおいて、
    前記チャネルは半導体ナノワイヤからなり、該半導体ナノワイヤは前記基板、ソース電極、ドレイン電極、ゲート電極及びゲート絶縁層のうちの少なくとも１つと官能基を介して結合しており、前記ナノワイヤは前記基板の表面に沿って延びていることを特徴とする電界効果型ナノワイヤトランジスタ。
12. 前記ナノワイヤは触媒粒子を用いるＶＬＳ法で作製され少なくとも一端に前記触媒粒子を有しており、該触媒粒子は前記官能基を介して前記ゲート絶縁層または基板の前記ソース電極及びドレイン電極の少なくとも一方に対応する領域と結合していることを特徴とする、請求項１１に記載の電界効果型ナノワイヤトランジスタ。