JP4729095B2 - 整列したナノ構造物を含む回路基板 - Google Patents

整列したナノ構造物を含む回路基板 Download PDF

Info

Publication number
JP4729095B2
JP4729095B2 JP2008310521A JP2008310521A JP4729095B2 JP 4729095 B2 JP4729095 B2 JP 4729095B2 JP 2008310521 A JP2008310521 A JP 2008310521A JP 2008310521 A JP2008310521 A JP 2008310521A JP 4729095 B2 JP4729095 B2 JP 4729095B2
Authority
JP
Japan
Prior art keywords
molecular layer
linear
layer pattern
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008310521A
Other languages
English (en)
Other versions
JP2010056511A (ja
Inventor
ホン・スンフン
リ・ミンベク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SNU R&DB Foundation
Original Assignee
Seoul National University R&DB Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul National University R&DB Foundation filed Critical Seoul National University R&DB Foundation
Publication of JP2010056511A publication Critical patent/JP2010056511A/ja
Application granted granted Critical
Publication of JP4729095B2 publication Critical patent/JP4729095B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0242Shape of an individual particle
    • H05K2201/026Nanotubes or nanowires
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/734Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/882Assembling of separate components, e.g. by attaching
    • Y10S977/883Fluidic self-assembly, FSA
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application

Description

電気に関する。
背景
近年、カーボンナノチューブおよびナノワイヤ等のナノ構造物に基づく新しいデバイスに関心が高まっている。ナノ技術を利用するこれらのデバイスは、例えば、電子工学、機械、光学および生物工学といった様々な分野で用いられている。金属酸化物ナノワイヤ(例えば、ZnO、In、Fe等)は、有機導電性材料よりも可動性が優れているため、可撓性回路デバイスにおける導電性材料として金属酸化物ナノワイヤが注目されている。
電極間にナノワイヤが形成されたチャネルを有する回路の場合には、チャネルの幅より短い長さのナノワイヤが、チャネル中に、不規則に分配される。ナノワイヤを、チャネルに整列させずに不規則に分配すると、回路の接触抵抗が増大し、電気的移動度と回路の導電率が低下する可能性がある。
概要
一つの実施の形態において、回路基板は、基板と、基板に配置された極性分子層パターンおよび非極性分子層パターンと、基板に配置された第1の電極および第2の電極と、極性分子層パターンに配置され、線状ナノ構造物を含む1つ以上のチャネルとを含む。1つ以上のチャネルが、第1の電極を第2の電極に電気的に結合するのを促し得る。
他の実施の形態において、回路基板は、基板と、基板に配置された非極性分子層パターンと、基板に配置された第1の電極および第2の電極と、非極性分子層パターンにカバーされていない基板の露出領域に配置された、線状ナノ構造物を含む1つ以上のチャネルとを含む。1つ以上のチャネルが、第1の電極を第2の電極に電気的に結合するのを促し得る。
さらに他の実施の形態において、回路基板を製造する方法は、基板を提供すること、基板に、線状ナノ構造物を含む複数のチャネルを形成すること、および基板に、第1の電極および第2の電極を形成し、そして1つ以上のチャネルによって、第1の電極を第2の電極に電気的に結合することが促されることを含む。
上記の概要は、選択した概念を単純化した形態で示すためのものであり、これについて、詳細な説明で、さらに後述する。上記の概要は、主張される主題の主要な特徴または必須の特徴を特定するためのものではなく、主張される主題の範囲を判断する補助として用いることを意図するものでもない。
回路基板の例示的な実施の形態の斜視図である。 図1に示した回路基板の平面図(a)と断面図(b)である。 単一の線状パターンが、回路基板の電極間に配置された場合(a)と、1つ以上の線状パターンが、回路基板の電極間に配置された場合(b)とを示す例示的な実施の形態である。 回路基板の他の例示的な実施の形態の斜視図である。 図4に示した回路基板の平面図(a)と断面図(b)である。 回路基板のさらに他の例示的な実施の形態の概略図である。 回路基板のさらに他の例示的な実施の形態の平面図(a)と断面図(b)である。 回路基板を製造する方法の例示的な実施の形態のフローチャートである。 基板に1つ以上のチャネルを形成する方法の例示的な実施の形態のフローチャートである。 基板に1つ以上のチャネルを形成する方法の他の例示的な実施の形態のフローチャートである。 回路基板を製造するための例示的な実施の形態の平面図(a)と断面図(b)である。 回路基板を製造するための例示的な実施の形態の平面図(a)と断面図(b)である。 回路基板を製造するための例示的な実施の形態の平面図(a)と断面図(b)である。 回路基板を製造するための例示的な実施の形態の平面図(a)と断面図(b)である。 回路基板を製造するための例示的な実施の形態の平面図(a)と断面図(b)である。 回路基板を製造するための例示的な実施の形態の平面図(a)と断面図(b)である。 回路基板を製造するための他の例示的な実施の形態の平面図(a)と断面図(b)である。 回路基板を製造するための他の例示的な実施の形態の平面図(a)と断面図(b)である。 回路基板を製造するための他の例示的な実施の形態の平面図(a)と断面図(b)である。 回路基板を製造するための他の例示的な実施の形態の平面図(a)と断面図(b)である。
詳細な説明
以下の詳細な説明において、その一部を形成する添付の図面を参照する。図面において、特に断りのない限り、同様の符号は、典型的に、同様の構成要素を示す。詳細な説明に記載された例示の実施の形態、図面、請求項は、限定されるものではない。ここに示した主題の趣旨または範囲から逸脱することなく、他の実施の形態を用い、その他変更を行うことができる。概して、ここに記載され、図面に例示された本開示の構成要素は、全て、明白に予測され、この開示内容の一部を形成する、様々な異なる構成で構成、置換、結合および設計できることが容易に考えられる。要素または層が、他の要素または層「に」または「に接続」と言及されるとき、その要素または層は、他の要素または層の直上にあるか、または他の要素または層に直に接続されていてもよく、または介在する要素または層が存在していてもよいことも考えられる。
図1は、回路基板100の例示的な実施の形態の斜視図である。図2に、例えば、回路基板100の平面図(a)と断面図(b)を示す。例示的な断面図(b)は、例示的な平面図(a)の線A−A’に沿ったものである。図1および2を参照すると、回路基板100は、基板111、第1の電極112、第2の電極113、極性分子層パターン120、非極性分子層パターン121、および線状ナノ構造物114を含むチャネル130を含む。基板111としては、これらに限られるものではないが、金属(例えば、金、アルミニウム)基板、半導体(例えば、シリコン、シリコン−オン−インシュレータ)基板、ガラス基板または酸化物(例えば、SiO)基板が挙げられる。
極性分子層パターン120および非極性分子層パターン121が、基板111に配置されている。基板111の上面は、極性分子層パターン120の領域と、非極性分子層パターン121の領域とに分割してよい。
第1の電極112および第2の電極113が、基板111に配置されている。第1の電極112および第2の電極113は、例えば、金属またはドープされたポリシリコンで形成された導体であり得る。第1の電極112および第2の電極113はそれぞれ、単層構造、または図2に示すような、金層122およびパラジウム層123を備えた多層構造であってもよい。
一つの実施の形態において、極性分子層パターン120は、1つ以上の線状パターンを有していてもよい。一例において、極性分子層パターン120は、非極性分子層パターン121と交互に配置された1つ以上の線状パターンを含む。1つ以上の線状パターンは、第1の電極112と第2の電極113との間で、互いに平行に配置されてもよい。線状パターンは、例えば、各幅(w)を有することができる。非極性分子層パターン121は、極性分子層パターン120の線状パターン間に配置されていてもよい。線状パターンの幅(w)は、例えば、数ナノメートル(nm)〜数マイクロメートル(μm)であり得る。かかる幅を有する線状パターンは、例えば、フォトリソグラフィーまたは電子ビームリソグラフィー等の微細加工プロセスを用いて製造することができる。線状ナノ構造物114を、線状パターンの長手方向(L)に整列させるには、線状パターンの幅(w)を、例えば、線状ナノ構造物114の長さに応じて選択してもよい。線状パターンの幅対線状ナノ構造物114の平均長さの比率が小さくなるにつれて、線状ナノ構造物114が、線状ナノ構造物114の長手方向(L)に整列する可能性が増大する。例えば、線状パターンの幅(w)は、線状ナノ構造物114の平均長さの1/2未満であり得る。ある実施の形態において、回路基板100に形成された線状パターンの幅は、互いに等しくても異なっていてもよい。
図1および2に示すとおり、一つの実施の形態において、極性分子層パターン120の線状パターンにある線状ナノ構造物114は、チャネル130を形成し、第1の電極112を第2の電極113に電気的に接続または結合し得る。線状ナノ構造物114は、例えば、静電引力等の力により、極性分子層パターン120の表面に接合し得る。加えて、線状ナノ構造物114は、極性分子層パターン120の1つ以上の線状パターンの内側に実質的に閉じ込められ得る。1つ以上の線状パターンの内側に実質的に閉じ込められているとは、例えば、極性分子層パターン120に付着した線状ナノ構造物114の各本体の一部でさえも、近接する非極性分子層パターン121の領域に侵入しない、というよりもむしろ、線状ナノ構造物114の各本体が、ほとんど完全に、極性分子層パターン120の1つ以上の線状パターンの内側に位置しているという意味である。
一つの実施の形態において、極性分子層パターン120は、用いる材料によって、正電気か負電気で帯電し得る。酸化物ナノ構造物を、線状ナノ構造物114の一例として用いると、酸化物ナノ構造物は、通常、正か負の表面電荷を有する。例えば、酸化亜鉛(ZnO)ナノワイヤは、正の表面電荷を有し、酸化バナジウム(V)ナノワイヤは、負の表面電荷を有し得る。正か負の表面電荷を有する酸化物ナノ構造物を、極性分子層パターン120に与えると、酸化物ナノ構造物は、酸化物ナノ構造物と極性分子層パターン120との間の静電相互作用により、極性分子層パターン120の表面に接合し得る。
一つの実施の形態において、基板111が金で形成されているときは、極性分子層パターン120は、例えば、カルボキシル基末端(−COOH/−COO)を備えた化合物を有する自己組織化単層(SAM)であり得る。この場合は、極性分子層パターン120には、負電気が帯電する。カルボキシル基を有する化合物は、例えば、16−メルカプトヘキサデカン酸(MHA)であり得る。他の実施の形態において、基板111が金で形成されているときは、極性分子層パターン120は、例えば、アミノ基末端(−NH/−NH )を備えた化合物、または2−メルカプトイミダゾール(2−MI)を有するSAMであり得る。この場合は、極性分子層パターン120には、正電気が帯電し得る。アミノ基末端を備えた化合物は、例えば、システアミンであり得る。さらに、他の実施の形態において、基板111がシリカ(SiO)で形成されているときは、極性分子層パターン120は、例えば、アミノプロピルトリエトキシシラン(APTES)を有するSAMであり得る。この場合は、極性分子層パターン120には、正電気が帯電し得る。
非極性分子層パターン121は、例えば、正電気か負電気で帯電しておらず、中性であり得る。したがって、酸化物ナノ構造物は、非極性分子層パターン121に付着しない場合がある。酸化物ナノ構造物が、非極性分子層パターン121に付着しても、酸化物ナノ構造物は、極性分子層パターン120に付着した酸化物ナノ構造物に比べて、比較的容易に、非極性分子層パターン121から剥離しうる。非極性分子層パターン121は、例えば、メチル末端を備えた化合物を有するSAMであり得る。一つの実施の形態において、基板111が金で形成されているときは、非極性分子層パターン121を形成するのに好適な材料は、例えば、1−オクタデカンチオール(ODT)等のチオール化合物であり得る。他の実施の形態において、基板111がシリカ、シリコンまたはアルミニウムで形成されているときは、非極性分子層パターン121を形成するのに好適な材料は、例えば、オクタデシルトリクロロシラン(OTS)、オクタデシルトリメトキシシラン(OTMS)またはオクタデシルトリエトキシシラン(OTE)等のシラン化合物であり得る。極性分子層パターン120および非極性分子層パターン121は、例えば、ディップペンナノリソグラフィー(DPN)法、マイクロコンタクトプリンティング法(μCP)またはフォトリソグラフィー法により形成され得る。
一つの実施の形態において、チャネル130は、線状ナノ構造物114を含み得る。チャネル130のうち1つのチャネルは、例えば、極性分子層パターン120の線状パターンで形成され得、第1の電極112を第2の電極113に電気的に接続または接触するのを促し得る。チャネル130はそれぞれ、線状ナノ構造物114のうち少なくとも1つを有し得る。
図示するとおり、線状ナノ構造物114は、第1の電極112および第2の電極113に接続されている。線状ナノ構造物114を、第1の電極112および第2の電極113に接続するのは、各線状ナノ構造物114が、第1の電極112および第2の電極113に直接接続されている場合に限らない。これについて詳述すると、ナノ構造物114の1つの線状ナノ構造物の一部が、第1の電極112に電気的に結合してもよく、ナノ構造物114の他の線状ナノ構造物の一部が、第2の電極113に電気的に結合してもよく、1つの線状ナノ構造物と他の線状ナノ構造物が互いに電気的に結合していてもよい。加えて、線状ナノ構造物114の1つの線状ナノ構造物の一部が、第1の電極112に電気的に結合してもよく、線状ナノ構造物114の他の線状ナノ構造物の一部が、第2の電極113に電気的に結合してもよく、1つの線状ナノ構造物と他の線状ナノ構造物は、線状ナノ構造物114のさらに他の線状ナノ構造物を介して、互いに電気的に結合していてもよい。
一つの実施の形態において、線状ナノ構造物114としては、これらに限られるものではないが、ナノチューブ、ナノワイヤまたはナノロッドが挙げられる。ナノチューブは、例えば、カーボンナノチューブであり得る。ナノワイヤおよびナノロッドは、例えば、導電性ポリマー、酸化バナジウム、酸化インジウム、酸化亜鉛、酸化錫、酸化カドミウム、シリコン、ゲルマニウム、窒化ガリウムまたはこれらの組み合わせを含む様々な材料で形成されていてもよい。
一つの実施の形態において、線状ナノ構造物114は、極性分子層パターン120の1つ以上の線状パターンの長手方向Lに整列し得る。線状ナノ構造物114の長手方向Lにおける整列とは、線状ナノ構造物114の全てが、長手方向Lに整列していることを意味するものではない。線状ナノ構造物114の長手方向Lにおける整列は、線状ナノ構造物114が任意に配置されている場合は除く。長手方向Lにおける線状ナノ構造物114の整列とは、線状ナノ構造物114が、長手方向Lに意図的に整列していることを意味し得る。例えば、長手方向Lに対して45度以下の角度を有するナノ構造物の数が、長手方向Lに対して45度を超える角度を有するナノ構造物の数の少なくとも2倍であるときは、線状ナノ構造物114は、長手方向Lに整列していると判断できる。線状ナノ構造物114が、長手方向Lに整列しているときは、第1の電極112と第2の電極113との間の抵抗が、線状ナノ構造物114が任意に配置されている場合に比べて、低減し得る。これについて、図3を参照して後述する。
一つの実施の形態において、線状ナノ構造物114は、第1の電極112を第2の電極113に電気的に結合するための導線として用いられ得る。例えば、線状ナノ構造物114は、DNAセンサまたはトランジスタに適用され得る。
回路基板100は、基板111に形成された閉回路を必ずしも含まない。すなわち、回路基板100は、閉回路なしで、基板111に形成された第1の電極112、第2の電極113、および第1と第2の電極を電気的に結合する線状ナノ構造物114を含み得る。
図3は、単一の線状パターンが、回路基板の電極312と313との間に配置された場合(a)と、1つ以上の線状パターンが、回路基板の電極312と313との間に配置された場合(b)を示す例示的な実施の形態である。図3の(a)を参照すると、一つの実施の形態において、極性分子層パターン320および非極性分子層パターン321が基板(図示せず)に配置されている。極性分子層パターン320が、例えば、幅(W)を有する単一線状パターンで形成され、第1の電極312と第2の電極313との間に配置されているときは、線状ナノ構造物314は、極性分子層パターン320に不規則に分配されている。幅(W)が、線状ナノ構造物314の平均長さより大きいときは、例えば、線状ナノ構造物314は整列されない可能性がある。したがって、電子が、第1の電極312から出発すると、電荷担体としての電子は、電子が第2の電極313に達するまで、多数の接合点を通過する。上述した接合部とは、線状ナノ構造物314間に形成された接合部を指す。接合部の数が増えるにつれて、線状ナノ構造物314で形成されたチャネルの電子の移動度および導電率が劣化し得る。
一方、図3の(b)を参照すると、一つの実施の形態において、極性分子層パターン120および非極性分子層パターン121が、基板(図示せず)に配置されている。図3の(a)の線状パターンより狭い幅の1つ以上の線状パターンを有する極性分子層パターン120が、第1の電極112と第2の電極113との間に配置されているときは、例えば、線状パターンに配置された線状ナノ構造物114は、線状パターンの長手方向に整列し得る。
一つの実施の形態において、図3の(a)および(b)に示すとおり、w1、w2、w3およびw4の幅を有する線状パターンは、第1の電極112と第2の電極113との間で互いに平行に配置されており、線状パターンの幅の合計は、図3の(a)に示す線状パターンに等しいか、または狭い(すなわち、w1+w2+w3+w4≦W、w1〜w4は互いに等しいか、または異なっていてよい)。この場合、図3の(b)に示す線状パターンの幅は、図3の(a)に示す線状パターンより比較的狭い。このように、一つの実施の形態において、狭い線状パターンだと、線状ナノ構造物114が、狭い線状パターンに沿ってより整列され得る。したがって、狭い線状パターンだと、電子が、第1の電極112から出発すると、電荷担体としての電子は、電子が第2の電極113に達するまで、少数の(少ない)接合点を通過し得る。上述した接合部とは、線状ナノ構造物114間に形成された接合部を指す。接合部の数が減るにつれて、例えば、線状ナノ構造物114で形成されたチャネルの電子の移動度および導電率が改善され得る。
4つのチャネルが回路基板に形成された図1〜4に図示したが、4つより多い、または少ないチャネルを用いてもよい。例えば、チャネルの数は、電極112と113との間の抵抗値を維持するように決められてもよい。複数のチャネルの場合は、1つのチャネルの場合よりも小さい。この場合、複数のチャネルの幅の合計は、1つのチャネルの幅に等しくても、少なくてもよい。
図4は、回路基板の他の例示的な実施の形態の斜視図である。図5は、図4に示した回路基板の平面図(a)および断面図(b)である。断面図は、平面図のA−A’に沿ったものである。図4および5を参照すると、回路基板400は、基板411、第1の電極412、第2の電極413、非極性分子層パターン421および線状ナノ構造物414を含むチャネル430を含む。
基板411は、金属(例えば、金、アルミニウム)基板、半導体(例えば、シリコン、シリコン−オン−インシュレータ)基板、ガラス基板または酸化物(例えば、SiO)基板であり得る。非極性分子層パターン421が、基板411に配置されている。基板411の上面は、基板411の露出領域と、非極性分子層パターン421の領域とに分割され得る。すなわち、基板411の露出領域は、非極性分子層パターン421によりカバーされていない領域を示す。
第1の電極412および第2の電極413が、基板411に配置されている。第1の電極412および第2の電極413は、例えば、金属またはドープされたポリシリコンで形成された導体であり得る。第1の電極412および第2の電極413はそれぞれ、単層構造、または図5に示すような、金層422およびパラジウム層423を備えた多層構造であってもよい。
一つの実施の形態において、基板411の露出領域は、非極性分子層パターン421が交互に配置された1つ以上の線状パターンを含み得る。線状パターンは、第1の電極412と第2の電極413との間で、互いに平行に配置され得る。線状パターンは、例えば、各幅(w)を有し得る。非極性分子層パターン421は、例えば、線状パターン間に配置されていてもよい。線状パターンの幅(w)は、例えば、数nm〜数μmであり得る。かかる幅を有する線状パターンは、例えば、フォトリソグラフィーまたは電子ビームリソグラフィー等の微細加工プロセスを用いて製造され得る。線状ナノ構造物414を、線状パターンの長手方向(L)に整列させるには、線状パターンの幅(w)を、線状ナノ構造物414の長さに応じて選択し得る。線状パターンの幅対線状ナノ構造物414の平均長さの比率が小さくなるにつれて、線状ナノ構造物414が、各線状ナノパターンの長手方向(L)に整列する可能性が増大し得る。例えば、線状パターンの幅(w)は、線状ナノ構造物414の平均長さの1/2未満であり得る。ある実施の形態において、回路基板400に形成された線状パターンの幅は、互いに等しくても異なっていてもよい。
図4および5に示すとおり、一つの実施の形態において、基板411の露出領域の線状パターンにある線状ナノ構造物414は、チャネル430を形成し、第1の電極412を第2の電極413に電気的に接続または結合する。線状ナノ構造物414は、例えば、静電引力等の力により、基板411の露出領域に接合し得る。加えて、線状ナノ構造物414は、基板411の露出領域の1つ以上の線状パターンの内側に実質的に閉じ込められ得る。1つ以上の線状パターンの内側に実質的に閉じ込められているとは、例えば、基板411の露出領域に付着した線状ナノ構造物414の各本体の一部でさえも、近接する非極性分子層パターン421の領域に侵入しない、というよりもむしろ、線状ナノ構造物414の各本体は、ほとんど完全に、1つ以上の線状パターンの内側に位置しているという意味である。
一つの実施の形態において、非極性分子層パターン421、複数のチャネル430、線状ナノ構造物414および回路基板400は、図1および2を参照して説明した、非極性分子層パターン121、複数のチャネル130、線状ナノ構造物114および回路基板100と実質的に同じであるため、その詳細な説明は簡略のために省く。上述したように、線状ナノ構造物414は、基板411の露出領域に付着している。基板411の表面は、元々分極していて、基板411の表面が、極性分子層パターン120と同様に作用できるようになっている。すなわち、線状ナノ構造物414は、非極性分子層パターン421に付着せずに基板411の露出領域に付着していてもよく、その結果、線状ナノ構造物414が、露出領域の各線状パターンの長手方向に整列できる。
電極412と413との間の抵抗値は、線状パターンの幅を狭めることにより下がり得る。図4および5に示すとおり、例えば、比較的狭い幅の複数の線状パターンであると、線状ナノ構造物414の整列が改善され得る。線状パターンの幅の合計が、単一の線状パターンの幅と等しくても、電極412と412との間の抵抗値は下がり得る。例えば、チャネル430の数は、電極412と413との間の抵抗値を維持するように決められてもよい。複数のチャネル430の場合は、1つのチャネルの場合よりも小さい。この場合、チャネル430の幅の合計は、1つのチャネルの幅に等しくても、少なくてもよい。
図6は、回路基板600のさらに他の例示的な実施の形態の概略図である。図1および4を参照して説明した回路基板100および400と同様に、回路基板600は、電極612と613および線状ナノ構造物614を含むチャネル630を含む。チャネル630は、極性分子層パターン620の1つ以上の線状パターンに、または非極性分子層パターン621にカバーされていない基板611の露出領域の1つ以上の線状パターンに配置され得る。
一つの実施の形態において、回路基板600は、近接する線状パターンを互いに接続する少なくとも1つの追加の線状パターンをさらに含み得る。図6を参照すると、本例においては、回路基板600は、複数のチャネル630に加えて、近接するチャネルを互いに接続する少なくとも1つの追加のチャネル635をさらに含み得る。少なくとも1つの追加のチャネル635は、線状ナノ構造物614を含み得る。少なくとも1つの追加のチャネル635は、複数のチャネル630の2つ以上の近接するチャネルと交差していてもよく少なくとも1つの追加のチャネル635が、2つ以上の近接するチャネルに接続されるようになっていてもよい。複数のチャネル630と少なくとも1つの追加のチャネル635との間の角度は、例えば、90度以下であり得る。
一つの実施の形態において、電極612と613を接続するチャネル630は、線状ナノ構造物614のネットワークを含み得る。複数のチャネル630のうちいくつかのチャネルが、回路基板600の製造プロセス中、または操作中に壊れると、その欠陥によって、電極612と613との間の抵抗が増大し得る。しかしながら、図6に示すとおり、少なくとも1つの追加のチャネル635があると、欠陥があっても、電流が、少なくとも1つの追加のチャネル635に電気的に接続された他の近接するチャネルへ迂回し得る。
図7は、回路基板のさらに他の例示的な実施の形態の平面図(a)と断面図(b)である。断面図は、平面図の線A−A’に沿ったものである。図1および4を参照して説明した回路基板100および400と同様に、回路基板700は、電極712と713および線状ナノ構造物714を含むチャネル730を含む。図7に示すとおり、複数のチャネル730は、極性分子層パターン720に、または非極性分子層パターン721にカバーされていない基板710の露出領域(図示せず)に配置され得る。追加の極性分子層パターン720’および追加の非極性分子層パターン721’が、複数のチャネル730に配置され得る。さらに、第1の電極712を第2の電極713に電気的に接続する複数の追加のチャネル730’が、追加の極性分子層パターン720’に配置されている。複数の追加のチャネル730’は、その間に配置された追加の極性分子層パターン720’と追加の非極性分子層パターン721’により、複数のチャネル730から電気的に分離されている。より信頼性よく電気的に分離するには、絶縁層(図示せず)を、複数のチャネル730の層と、追加の極性分子層パターン720’および追加の非極性分子層パターン721’の層との間に介挿してもよい。複数の追加のチャネル730’は、追加のナノ構造物714’を含む。
ある実施の形態において、複数の追加のチャネルは、上述した方法を用いた、2つ以上のスタック層を含む多層構造を有し得る。図7の回路基板700は、回路基板700の移動度および導電率を高める複数の追加のチャネル730’のそれぞれに整列した線状ナノ構造物714’を有する。さらに、複数の追加のチャネル730’を、3次元で形成すると、第1の電極712と第2の電極713との間に2次元で形成されたチャネルによる限られた空間を克服することができる。
図8は、回路基板を製造する方法の例示的な実施の形態のフローチャートである。ブロック810で始まり、一つの実施の形態において、回路基板を製造するための基板が提供される。例えば、基板は、金属(例えば、金、アルミニウム)基板、半導体(例えば、シリコン、シリコン−オン−インシュレータ)基板、ガラス基板または酸化物(例えば、SiO)基板であり得る。
ブロック820で、一つの実施の形態において、線状ナノ構造物を有する複数のチャネルが基板に形成される。この場合、線状ナノ構造物のアセンブリが、チャネルを形成し、チャネルは複数、基板に形成されてもよい。線状ナノ構造物としては、例えば、ナノチューブ、ナノワイヤまたはナノロッドが挙げられる。ナノチューブは、例えば、カーボンナノチューブであり得る。ナノワイヤおよびナノロッドは、導電性ポリマー、酸化バナジウム、酸化インジウム、酸化亜鉛、酸化錫、酸化カドミウム、シリコン、ゲルマニウム、窒化ガリウムまたはこれらの組み合わせを含む様々な材料で形成されていてもよい。回路基板は、基板に回路を形成するとき、閉回路を必ずしも含まず、閉回路なしで基板に第1の電極、第2の電極および線状ナノ構造物を有してもよい。
ブロック830で、一つの実施の形態において、第1の電極および第2の電極が、基板に形成されて、チャネルが第1の電極を第2の電極に電気的に接続する。第1の電極および第2の電極は導体であり得、線状ナノ構造物を有するチャネルと接触し得る。このようにして、回路基板が製造される。
図9は、基板に複数のチャネルを形成する方法の例示的な実施の形態のフローチャートである。ブロック821で、極性分子層パターンおよび非極性分子層パターンを基板に形成する。極性分子層パターンは、複数の線状パターンを有するように形成され得る。極性分子層パターンは、正電気または負電気で帯電されてよく、正電荷または負電荷を有する線状ナノ構造物を引き付けることができる。一方、非極性分子層パターンは、正電気または負電気で帯電されず、中性であり得る。
ブロック822で、一つの実施の形態において、線状ナノ構造物は、極性分子層パターンで自己組織化されて、複数のチャネルを形成する。線状ナノ構造物は、極性分子層パターンの1つ以上の線状パターンで自己組織化されて、複数のチャネルを形成し得る。線状ナノ構造物の表面は、正電気または負電気で帯電されてもよく、したがって線状ナノ構造物は、静電相互作用により、極性分子層で自己組織化され得る。線状ナノ構造物は、極性分子層の1つ以上の線状パターンから1つの線状パターンに沿って形成されるため、線状ナノ構造物を有する複数のチャネルを形成することができる。
図10は、基板に複数のチャネルを形成する方法の他の例示的な実施の形態のフローチャートである。ブロック823で、一つの実施の形態において、非極性分子層パターンが基板に形成される。非極性分子層パターンでカバーされていない領域である基板の露出領域は、図9で説明した極性分子層パターンのように、正電気または負電気で帯電されてもよく、正電荷または負電荷を有する線状ナノ構造物を引き付けることができる。一方、非極性分子層パターンは、正電気または負電気で帯電されず、中性であり得る。
ブロック824で、一つの実施の形態において、線状ナノ構造物は、非極性分子層パターンでカバーされていない基板の露出領域で自己組織化されて、複数のチャネルを形成し得る。線状ナノ構造物の表面は、正電気または負電気で帯電されて、したがって線状ナノ構造物は、静電相互作用により、基板表面の露出領域で自己組織化され得る。線状ナノ構造物は、露出した基板表面の1つ以上の線状パターンに沿って形成されるため、線状ナノ構造物を有する複数のチャネルを形成することができる。
さらに他の実施の形態において、ブロック822および824で線状ナノ構造物の自己組織化によりチャネルを形成するとき、近接するチャネルを互いに接続する少なくとも1つの追加のチャネルを、基板にさらに形成してもよい。少なくとも1つの追加のチャネルについては、図6を参照して説明してある。
図11〜16は、回路基板を製造する例示的な実施の形態の平面図(a)と断面図(b)である。各図の断面図(b)は、平面図の線A−A’に沿ったものである。図11を参照すると、一つの実施の形態において、基板1111が提供される。様々な種類の基板を、基板1111として用いてよく、例えば、金属(例えば、金、アルミニウム)基板、半導体(例えば、シリコン、シリコン−オン−インシュレータ)基板、ガラス基板または酸化物(例えば、SiO)基板である。
図12を参照すると、一つの実施の形態において、極性分子層パターン1120および非極性分子層パターン1121が、基板1111に形成される。極性分子層パターン1120および非極性分子層パターン1121の形成後、基板1111の上面が、極性分子層パターン1120の領域と非極性分子層パターン1121の領域に分割され得る。極性分子層パターン1120は、非極性分子層パターン1121と交互に配置された複数の線状パターンを含み得る。複数の線状パターンは、第1の電極1112と第2の電極1113との間に互いに平行に配置され得る。
一つの実施の形態において、極性分子層パターン1120は、用いた材料に従って、正電気または負電気で帯電され得る。表面電荷を通常有するナノ構造物の一例として、酸化物ナノ構造物が、極性分子層パターン1120に提供されると、酸化物ナノ構造物は、酸化物ナノ構造物と極性分子層パターン1120との間の静電相互作用により、極性分子層パターン1120の表面に接合する。一つの実施の形態において、基板1111が金で形成されているときは、極性分子層パターン1120は、例えば、カルボキシル基末端(−COOH/−COO)を備えた化合物を有する自己組織化単層(SAM)であり得る。この場合は、極性分子層パターン1120には、負電気が帯電する。カルボキシル基末端を有する化合物は、例えば、16−メルカプトヘキサデカン酸(MHA)であり得る。他の実施の形態において、基板1111が金で形成されているときは、極性分子層パターン1120は、例えば、アミノ基末端(−NH/−NH )を備えた化合物、または2−メルカプトイミダゾール(2−MI)を有するSAMであり得る。この場合は、極性分子層パターン1120には、正電気が帯電し得る。アミノ基末端を備えた化合物は、例えば、システアミンであり得る。さらに他の実施の形態において、基板1111がシリカ(SiO)で形成されているときは、極性分子層パターン1120は、例えば、アミノプロピルトリエトキシシラン(APTES)を有するSAMであり得る。この場合は、極性分子層パターン120には、正電気が帯電し得る。
一つの実施の形態において、非極性分子層パターン1121は、正電気か負電気で帯電しなくてもよく、中性であり得る。したがって、酸化物ナノ構造物は、非極性分子層パターン1121に付着しなくてもよい。酸化物ナノ構造物が、非極性分子層パターン1121に付着しても、極性分子層パターン1120に付着した酸化物ナノ構造物に比べて、比較的容易に、非極性分子層パターン1121から剥離し得る。非極性分子層パターン1121は、例えば、メチル基末端を備えた化合物を有するSAMであり得る。一つの実施の形態において、基板1111が金で形成されているときは、非極性分子層パターン1121を形成するのに好適な材料は、例えば、1−オクタデカンチオール(ODT)等のチオール化合物であり得る。他の実施の形態において、基板1111がシリカ、シリコンまたはアルミニウムで形成されているときは、非極性分子層パターン1121を形成するのに好適な材料は、例えば、オクタデシルトリクロロシラン(OTS)、オクタデシルトリメトキシシラン(OTMS)またはオクタデシルトリエトキシシラン(OTE)等のシラン化合物であり得る。極性分子層パターン1120および非極性分子層パターン1121は、例えば、ディップペンナノリソグラフィー(DPN)法、マイクロコンタクトプリンティング法(μCP)またはフォトリソグラフィー法により形成され得る。
図13を参照すると、一つの実施の形態において、線状ナノ構造物1114が、極性分子層パターン1120で自己組織化される。一つの実施の形態において、図14に示すとおり、線状ナノ構造物1114は、基板1111を、線状ナノ構造物1114を含む溶液1130に浸すことにより、極性分子層パターン1120で自己組織化し得る。他の実施の形態において、図15に示すとおり、線状ナノ構造物1114は、線状ナノ構造物1114を含む溶液1130に浸し、溶液1130と基板1111との間にバイアス電圧を印加することにより、極性分子層パターン1120で自己組織化し得る。一実施例において、バイアス電圧を、溶液1130と基板1111との間に印加すると、線状ナノ構造物1114は、改善された速度で、極性分子層パターン1120で自己組織化し得る。例えば、負(−)のバイアスを基板1111に印加すると、負電気で帯電された極性分子層パターン1120が形成され、正電気で帯電された線状ナノ構造物1114の少なくとも1つのナノ構造物が、高速で、極性分子層パターン1120で自己組織化し得る。一方、正(+)のバイアスを基板1111に印加すると、正電気で帯電された極性分子層パターン1120が形成され、負電気で帯電された線状ナノ構造物1114の少なくとも1つのナノ構造物が、高速で、極性分子層パターン1120で自己組織化し得る。
線状ナノ構造物1114、例えば、カーボンナノチューブを含む溶液1130は、カーボンナノチューブを、1,2−ジクロロベンゼンに入れ、超音波をそこにかけることにより形成され得る。さらに、ナノワイヤを含む溶液は、ナノワイヤを脱イオン水または有機溶剤に入れ、超音波をそこにかけることにより形成され得る。
線状ナノ構造物1114が酸化物そのものでなくても、その表面が、空気中で酸化され、正電気または負電気で帯電されてもよい。したがって、上述したように、基板1111を、帯電した線状ナノ構造物1114を含む溶液1130に浸漬すると、線状ナノ構造物1114は、極性分子層パターン1120と線状ナノ構造物1114との間の静電相互作用により、極性分子層パターン1120に吸着され得る。
線状ナノ構造物1114と極性分子層パターン1120との間の静電相互作用は、電荷−電荷相互作用、または双極子駆動力等のファンデルワールス力であり得る。一つの実施の形態において、酸化亜鉛(ZnO)は、酸素空孔の存在のために正電荷を示し、酸化亜鉛で形成されたナノ構造物は、負電気で帯電された極性分子層パターン1120の表面に強く吸着され得る。他の実施の形態において、酸化バナジウム(V)は負電荷を示し、正電気で帯電された極性分子層パターン1120の表面に吸着され得る。さらに他の実施の形態において、カーボンナノチューブは、正電気で帯電された極性分子層パターン1120の表面ばかりでなく、負電気で帯電された極性分子層パターン1120の表面にも吸着され得る。
図16を参照すると、一つの実施の形態において、第1の電極1112と第2の電極1113が、極性分子層パターン1120に形成される。第1の電極1112と第2の電極1113は、導体であり得ってもよく、例えば、アルミニウム(Al)、パラジウム(Pd)、チタン(Ti)または金(Au)等の金属、あるいはドープされたポリシリコンであり得る。第1の電極1112と第2の電極1113は、それぞれ、単層構造または多層構造(例えば、Au/PdおよびAu/Ti)である。図16に示すとおり、例えば、第1の電極1112と第2の1113は、それぞれ、金(Au)層1122とパラジウム(Pd)層1123を有する多層構造を有する。第1の電極1112と第2の1113のパターニングは、例えば、フォトリソグラフィープロセスおよびリフトオフプロセスにより実施され得る。図12〜16を参照すると、一つの実施の形態において、線状ナノ構造物1114は、第1の電極1112と第2の1113が形成される前に、極性分子層パターン1120に付着する。あるいは、線状ナノ構造物1114は、第1の電極1112と第2の1113が形成された後に、極性分子層パターン1120に付着し得る。線状ナノ構造物1114が、極性分子層パターン1120で自己組織化されると、線状ナノ構造物1114は、極性分子層パターン1120の線状パターンの長手方向(L)に整列し得る。例えば、線状パターンの幅w1〜w4が狭くなるにつれて、線状ナノ構造物1114が長手方向(L)に整列される程度が増大し得る。例えば、各線状パターンの幅は、線状ナノ構造物1114の平均長さの1/2未満であり得る。
図17〜20は、回路基板を製造する他の例示的な実施の形態の平面図(a)と断面図(b)である。各図の断面図(b)は、平面図の線A−A’に沿ったものである。
図17を参照すると、一つの実施の形態において、基板1711が提供される。金属(例えば、金、アルミニウム)基板、半導体(例えば、シリコン、シリコン−オン−インシュレータ)基板、ガラス基板または酸化物(例えば、SiO)基板等の様々な種類の基板を、基板1711として用いてよい。
図18を参照すると、一つの実施の形態において、非極性分子層パターン1721が、基板1711に形成される。図12を参照して説明した、非極性分子層パターン1121に適用された様々な種類の材料を、非極性分子層パターン1721に用いてよい。非極性分子層パターン1721を基板1711に形成する際、非極性分子層パターン1721を形成して、図面に示すとおり、基板1711の上面の一部を露出する。非極性分子層パターン1721でカバーされていない基板1711の露出領域は、非極性分子層パターン1721と交互に配置された複数の線状パターンを含み得る。線状パターンは、第1の電極1712と第2の電極1713との間で、互いに平行に配置され得る。
図19を参照すると、一つの実施の形態において、線状ナノ構造物1714が、基板1711の露出領域で自己組織化される。一つの実施の形態において、線状ナノ構造物1714は、基板1711を、線状ナノ構造物1714を含む溶液1730に浸すことにより、露出領域で自己組織化され得る。他の実施の形態において、線状ナノ構造物1714は、線状ナノ構造物1714を含む溶液1730に浸し、溶液1730と基板1711との間にバイアス電圧を印加することにより、露出領域で自己組織化され得る。かかる浸漬は、図14および15に示したものと同様であるため、その詳細な説明は省く。
図20を参照すると、一つの実施の形態において、第1の電極1712と第2の電極1713が、基板1711に形成される。図16を参照して説明した第1の電極1112と第2の電極1113に適用された様々な種類の材料を、第1の電極1712と第2の電極1713に適用してよい。図中、第1の電極1712と第2の電極1713は、それぞれ、金(Au)層1722とパラジウム(Pd)層1723を有する多層構造を有する。
図18〜20を参照すると、一つの実施の形態において、線状ナノ構造物1714は、第1の電極1712と第2の1713が形成される前に、基板1711の露出領域に付着する。あるいは、線状ナノ構造物1714は、第1の電極1712と第2の1713が形成された後に、基板1711の露出領域に付着し得る。線状ナノ構造物1714が、露出領域で自己組織化されると、線状ナノ構造物1714は、露出領域の線状パターンの長手方向(L)に整列し得る。例えば、線状パターンの幅w1〜w4が狭くなるにつれて、線状ナノ構造物1714が長手方向(L)に整列される程度が増大し得る。例えば、各線状パターンの幅は、線状ナノ構造物1714の平均長さの1/2未満であり得る。
一つの実施の形態において、線状ナノ構造物1714は、非極性分子層パターン1721が形成されていない基板1711の領域に付着する。基板1711の表面は自然に分極して、極性分子層パターン1720と同様に機能することができる。すなわち、線状ナノ構造物1714は、非極性分子層パターン1720には付着しないが、基板1711の露出領域には付着し、そして露出領域の線状パターンの長手方向に整列し得る。
以上から、本開示の様々な実施の形態を、説明のために本明細書に記載してきたこと、および本開示の範囲および精神から逸脱することなく、様々な修正を行えることは認識されよう。したがって、ここに開示した様々な実施の形態は、限定されるものではなく、その真の範囲および精神は、添付の特許請求の範囲により示される。
100 回路基板
111 基板
112 第1の電極
113 第2の電極
114 線状ナノ構造物
120 極性分子層パターン
121 非極性分子層パターン
122 金層
123 パラジウム層
130 チャネル
312 電極
313 電極
314 線状ナノ構造物
320 極性分子層パターン
321 非極性分子層パターン
400 回路基板
411 基板
412 第1の電極
413 第2の電極
414 線状ナノ構造物
421 非極性分子層パターン
422 金層
430 パラジウム層
600 回路基板
611 基板
612 電極
613 電極
614 線状ナノ構造物
620 極性分子層パターン
621 非極性分子層パターン
630 チャネル
635 チャネル
700 回路基板
710 基板
712 電極
713 電極
714 線状ナノ構造物
714’ ナノ構造物
720 極性分子層パターン
720’ 極性分子層パターン
721 非極性分子層パターン
721’ 非極性分子層パターン
730 チャネル
730’ チャネル
810 ブロック
820 ブロック
821 ブロック
822 ブロック
823 ブロック
824 ブロック
830 ブロック
1111 基板
1112 第1の電極
1113 第2の電極
1114 線状ナノ構造物
1120 極性分子層パターン
1121 非極性分子層パターン
1122 金層
1123 パラジウム層
1130 溶液
1711 基板
1712 第1の電極
1713 第2の電極
1714 線状ナノ構造物
1721 非極性分子層パターン
1722 金層
1723 パラジウム層

Claims (13)

  1. 基板と、
    前記基板に配置された、複数の線状極性分子層パターンおよび複数の線状非極性分子層パターンと、
    前記基板に配置された、第1の電極および第2の電極と、
    前記複数の極性分子層パターンに配置され、線状ナノ構造物を含む複数のチャネルと
    を含む回路基板であって
    前記複数のチャネルが、前記第1の電極を前記第2の電極に電気的に結合するのを促
    前記複数の極性分子層パターンのそれぞれが、アミノ基末端またはカルボキシル基末端を備えた化合物を有する単層パターンであり、
    前記極性分子層パターン、及び前記非極性分子層パターンが、前記基板に交互に配置されている、
    回路基板であって、
    近接する前記極性分子層パターンを結合する少なくとも1つの追加の極性分子層と、
    前記少なくとも1つの追加の極性分子層に配置された少なくとも1つの追加のチャネルと、
    を更に含む回路基板
  2. 前記非極性分子層パターンが、メチル末端を備えた化合物を有する単層パターンである請求項1に記載の回路基板。
  3. 前記線状ナノ構造物が、ナノチューブ、ナノワイヤまたはナノロッドのうち1つを含む請求項1又は2に記載の回路基板。
  4. 前記線状ナノ構造物が、前記複数の線状極性分子層パターンの内側に実質的に閉じ込められている請求項1乃至3のいずれか1項に記載の回路基板。
  5. 前記線状ナノ構造物が、前記複数の線状極性分子層パターンの長手方向に整列している請求項1乃至4のいずれか1項に記載の回路基板。
  6. 前記複数の線状極性分子層パターンの一つの線状極性分子層パターンの幅が、前記線状ナノ構造物の平均長さの1/2未満である請求項1乃至5のいずれか1項に記載の回路基板。
  7. 前記チャネルの数は、前記第1の電極と前記第2の電極との間の抵抗値を維持することに基づいて決められる請求項1乃至6のいずれか1項に記載の回路基板。
  8. 前記複数のチャネルに配置された、追加の極性分子層パターンおよび追加の非極性分子層パターンと、
    前記追加の極性分子層パターンに配置され、前記第1の電極を前記第2の電極に電気的に結合する1つ以上の追加のチャネルと
    をさらに含む請求項1乃至7のいずれか1項に記載の回路基板。
  9. 基板を提供すること、
    前記基板に、複数の線状極性分子層パターンおよび複数の線状非極性分子層パターンを形成すること、
    前記複数の極性分子層パターンに、線状ナノ構造物を含む複数のチャネルを形成すること、および
    前記基板に、第1の電極および第2の電極を形成し、そして前記複数のチャネルによって、前記第1の電極を前記第2の電極に電気的に結合することが促されること
    を含む、回路基板を製造する方法であって、
    前記複数の極性分子層パターンのそれぞれが、アミノ基末端またはカルボキシル基末端を備えた化合物を有する単層パターンであり、
    前記極性分子層パターン、及び前記非極性分子層パターンが、前記基板に交互に配置されており、
    近接する前記極性分子層パターンを結合する少なくとも1つの追加の極性分子層を形成することと、
    前記少なくとも1つの追加の極性分子層に配置された少なくとも1つの追加のチャネルを形成することと、
    を更に含む回路基板を製造する方法
  10. 前記線状ナノ構造物が、ナノチューブ、ナノワイヤまたはナノロッドのうち1つを含む請求項に記載の方法。
  11. 前記基板に、前記線状ナノ構造物を含む前記複数のチャネルを形成することが、前記線状ナノ構造物の自己組織化により、前記極性分子層パターンに、前記複数のチャネルを形成することを含む請求項9又は10に記載の方法。
  12. 前記線状ナノ構造物の自己組織化により、前記極性分子層パターンに前記複数のチャネルを形成することが、前記基板を、前記線状ナノ構造物を含む溶液に浸漬することを含む請求項11に記載の方法。
  13. 前記線状ナノ構造物の自己組織化により、前記極性分子層パターンに前記複数のチャネルを形成することが、前記溶液と前記基板との間にバイアス電圧を印加することを含む請求項12に記載の方法。
JP2008310521A 2008-08-26 2008-12-05 整列したナノ構造物を含む回路基板 Expired - Fee Related JP4729095B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/198,744 US8178787B2 (en) 2008-08-26 2008-08-26 Circuit board including aligned nanostructures
US12/198,744 2008-08-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010253555A Division JP5546424B2 (ja) 2008-08-26 2010-11-12 整列したナノ構造物を含む回路基板

Publications (2)

Publication Number Publication Date
JP2010056511A JP2010056511A (ja) 2010-03-11
JP4729095B2 true JP4729095B2 (ja) 2011-07-20

Family

ID=41723643

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008310521A Expired - Fee Related JP4729095B2 (ja) 2008-08-26 2008-12-05 整列したナノ構造物を含む回路基板
JP2010253555A Expired - Fee Related JP5546424B2 (ja) 2008-08-26 2010-11-12 整列したナノ構造物を含む回路基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010253555A Expired - Fee Related JP5546424B2 (ja) 2008-08-26 2010-11-12 整列したナノ構造物を含む回路基板

Country Status (4)

Country Link
US (2) US8178787B2 (ja)
JP (2) JP4729095B2 (ja)
CN (1) CN101662883B (ja)
DE (1) DE102008060645A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101071325B1 (ko) * 2008-08-05 2011-10-07 재단법인서울대학교산학협력재단 정렬된 나노구조물을 구비한 회로 기판 및 그 제조 방법
US8178787B2 (en) * 2008-08-26 2012-05-15 Snu R&Db Foundation Circuit board including aligned nanostructures
KR101243837B1 (ko) * 2009-10-23 2013-03-20 한국전자통신연구원 다층 배선 연결 구조 및 그의 제조 방법
CN106276778B (zh) * 2015-05-21 2018-08-14 清华大学 一种金属纳米线膜的制备方法以及导电元件
US10316424B2 (en) * 2016-02-23 2019-06-11 Samsung Electronics Co., Ltd. Flexible electrically conductive structure, flexible wiring board, production method thereof, and electronic device includng the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158117A (ja) * 2005-12-06 2007-06-21 Canon Inc ナノワイヤ配列基板の製造方法及びこれを用いた電気素子の製造方法
JP2007329351A (ja) * 2006-06-08 2007-12-20 Sharp Corp 細線状構造物集合体およびそれを備えた電子デバイス、それらの製造方法、および細線状構造物の配向方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1234567A (en) * 1915-09-14 1917-07-24 Edward J Quigley Soft collar.
US6027958A (en) 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
JP3015763B2 (ja) * 1996-08-30 2000-03-06 三洋電機株式会社 半導体装置の製造方法
KR100383498B1 (ko) 1996-08-30 2003-08-19 산요 덴키 가부시키가이샤 반도체 장치 제조방법
US6346189B1 (en) * 1998-08-14 2002-02-12 The Board Of Trustees Of The Leland Stanford Junior University Carbon nanotube structures made using catalyst islands
WO2002080360A1 (en) * 2001-03-30 2002-10-10 California Institute Of Technology Pattern-aligned carbon nanotube growth and tunable resonator apparatus
US8154093B2 (en) * 2002-01-16 2012-04-10 Nanomix, Inc. Nano-electronic sensors for chemical and biological analytes, including capacitance and bio-membrane devices
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US7067867B2 (en) 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
AU2003295889A1 (en) 2002-11-22 2004-06-18 Florida State University Depositing nanowires on a substrate
US7052588B2 (en) 2002-11-27 2006-05-30 Molecular Nanosystems, Inc. Nanotube chemical sensor based on work function of electrodes
US6918284B2 (en) 2003-03-24 2005-07-19 The United States Of America As Represented By The Secretary Of The Navy Interconnected networks of single-walled carbon nanotubes
US8044472B2 (en) * 2003-03-25 2011-10-25 Kulite Semiconductor Products, Inc. Nanotube and graphene semiconductor structures with varying electrical properties
US20050156157A1 (en) * 2003-07-21 2005-07-21 Parsons Gregory N. Hierarchical assembly of interconnects for molecular electronics
US7232771B2 (en) 2003-11-04 2007-06-19 Regents Of The University Of Minnesota Method and apparatus for depositing charge and/or nanoparticles
EP1578173A1 (en) 2004-03-18 2005-09-21 C.R.F. Società Consortile per Azioni Light emitting device comprising porous alumina and manufacturing process thereof
JP3682057B1 (ja) * 2004-05-31 2005-08-10 雅勤 安次富 ナノチューブの位置制御方法、ナノチューブ位置制御用流路パターン及びナノチューブを用いた電子素子
JP2006165254A (ja) * 2004-12-07 2006-06-22 Sony Corp 電子装置、半導体装置およびそれらの製造方法
DE102005038121B3 (de) * 2005-08-11 2007-04-12 Siemens Ag Verfahren zur Integration funktioneller Nanostrukturen in mikro- und nanoelektrische Schaltkreise
KR100873765B1 (ko) 2005-09-29 2008-12-15 파나소닉 주식회사 전자 회로 구성 부재의 마운트 방법 및 마운트 장치
JP2007158119A (ja) * 2005-12-06 2007-06-21 Canon Inc ナノワイヤを有する電気素子およびその製造方法並びに電気素子集合体
KR100842886B1 (ko) 2006-04-04 2008-07-02 재단법인서울대학교산학협력재단 나노선을 이용한 식품 첨가물 l-글루타민산나트륨 검출용바이오센서 및 이의 제조 방법
KR20070112733A (ko) 2006-05-22 2007-11-27 재단법인서울대학교산학협력재단 자기조립법을 이용한 나노구조의 정렬방법 및 그 응용방법
CN1886030A (zh) * 2006-07-06 2006-12-27 复旦大学 一种基于纳米TiO2光催化性质的印制电路板布线工艺
JP2010500558A (ja) 2006-08-07 2010-01-07 エスエヌユー アール アンド ディービー ファウンデーション ナノ構造物センサー
KR100829573B1 (ko) 2006-11-02 2008-05-14 삼성전자주식회사 전자소자 및 전계효과 트랜지스터와 그 제조방법
EP2089418B1 (en) * 2006-12-04 2016-11-09 Ramot at Tel-Aviv University Ltd. Formation of organic nanostructure array
KR101071325B1 (ko) * 2008-08-05 2011-10-07 재단법인서울대학교산학협력재단 정렬된 나노구조물을 구비한 회로 기판 및 그 제조 방법
US8178787B2 (en) * 2008-08-26 2012-05-15 Snu R&Db Foundation Circuit board including aligned nanostructures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158117A (ja) * 2005-12-06 2007-06-21 Canon Inc ナノワイヤ配列基板の製造方法及びこれを用いた電気素子の製造方法
JP2007329351A (ja) * 2006-06-08 2007-12-20 Sharp Corp 細線状構造物集合体およびそれを備えた電子デバイス、それらの製造方法、および細線状構造物の配向方法

Also Published As

Publication number Publication date
CN101662883A (zh) 2010-03-03
US9596762B2 (en) 2017-03-14
JP2010056511A (ja) 2010-03-11
US8178787B2 (en) 2012-05-15
US20100051320A1 (en) 2010-03-04
CN101662883B (zh) 2011-10-26
US20120135136A1 (en) 2012-05-31
JP5546424B2 (ja) 2014-07-09
DE102008060645A1 (de) 2010-04-15
JP2011035424A (ja) 2011-02-17

Similar Documents

Publication Publication Date Title
Nagahara et al. Directed placement of suspended carbon nanotubes for nanometer-scale assembly
US8245393B2 (en) Method for fabricating a circuit board including aligned nanostructures
JP5546424B2 (ja) 整列したナノ構造物を含む回路基板
JP5606905B2 (ja) 配向させたナノワイヤーおよび他の電気的素子をプリントするための方法およびシステム
US20030194940A1 (en) Method of selectively aligning and positioning nanometer-scale components using AC fields
US20100035186A1 (en) Manufacturing a graphene device and a graphene nanostructure solution
KR20090090911A (ko) 화학적 자기조립 방법을 이용한 나노선 혹은탄소나노튜브의 적층 및 패턴형성 방법과, 이를 적용한액정표시장치의 제조방법
KR101039630B1 (ko) 기판 상에 나노구조체를 선택적으로 위치시키는 방법 및 이에 의해 형성된 나노구조체를 포함하는 나노-분자 소자
CN105097428B (zh) 碳纳米管复合膜
KR101197037B1 (ko) 나노와이어 소자를 임의 형태로 프린팅하여 나노 소자를 제조하는 방법 및 상기 방법에 사용되는 중간체 빌딩 블록
JP4755827B2 (ja) 回路及び自己組織化構造体
KR101682915B1 (ko) 투명전극 기반의 유전영동 소자 제조 방법
JP2008258532A (ja) 薄膜トランジスタの製造方法及びその製造方法により製造された薄膜トランジスタ。
KR101029995B1 (ko) 대전된 물질을 이용한 1 차원 또는 2 차원 전도성 나노선의 고집적 방법 및 그에 의한 전도성 집적 나노선
KR20140110493A (ko) 기판 상에 탄소나노튜브층을 형성하는 방법 및, 이러한 방법을 이용하여 바이오 센서를 제조하는 방법
US20130228364A1 (en) Method And System To Position Carbon Nanotubes Using AC Dielectrophoresis
CN109946340B (zh) 一种二维层状材料样品电学测试微电极的制备方法
JP2004235618A (ja) カーボンナノチューブを用いた配線、単一電子トランジスタおよびキャパシタ
JP2004230545A (ja) カーボンナノチューブを含む接合体
JP4862950B2 (ja) 半導体装置及びその製造方法
JP2010162673A (ja) ナノ構造体の配列方法、ナノデバイスの作製方法及びナノデバイス作製用基板
KR20140083627A (ko) 투명전극 기반의 유전영동 소자 및 그 제조 방법
Masoumi et al. Design of Explosives Detector Sensors Based on GFETs
Dattoli et al. Hierarchical 3D Nanostructure Organization for Next-Generation Devices
KR20050095582A (ko) 전자 회로의 자가-형성 방법 및 이 방법에 의해 형성된회로

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100812

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110415

R150 Certificate of patent or registration of utility model

Ref document number: 4729095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees