JP2008258532A - 薄膜トランジスタの製造方法及びその製造方法により製造された薄膜トランジスタ。 - Google Patents

Abstract

【課題】帯電膜を用いて、カーボンナノチューブを特定位置に集積させ、カーボンナノチューブが架橋し易い薄膜トランジスタの製造方法及びその製造方法により製造された薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタ１０は、基板２の上面には、ゲート電極３を覆うようにしてゲート絶縁層４が設けられ、ゲート絶縁層４の上面には、ソース電極５及びドレイン電極６が所定のチャネル長の離間幅をもって各々設けられている。ソース電極５とドレイン電極６との間には、互いに離間して形成された溝を埋めるように、自己組織化単分子膜（ＳＡＭ膜）からなる帯電膜８をマイクロコンタクトプリント（ＭＣＰ）法等で形成している。また、帯電膜８と、ソース電極５及びドレイン電極６の少なくとも一部、又は、全部を覆うように、半導体層７が設けられている。この半導体層７の材質は、シングルウォールのカーボンナノチューブから構成されている。
【選択図】図１

Description

本発明は、薄膜トランジスタの製造方法及びその製造方法により製造された薄膜トランジスタに関し、詳細には、カーボンナノチューブと界面活性剤とを含む水溶液からなる分散液を使用して半導体層を形成する薄膜トランジスタの製造方法及びその製造方法により製造された薄膜トランジスタに関する。

従来、高い周波数のデジタル信号やアナログ電気信号を制御あるいは増幅するためには、高周波特性に優れる電界効果トランジスタが使用されている。また、有機ＥＬやフィルム液晶、電子ペーパ等の明るくて見やすいフレキシブルディスプレイを実現するために、フレキシブルディスプレイの各画素には、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）として電界効果トランジスタを備えたアクティブ駆動回路が埋め込まれて使用されている。

このような電界効果トランジスタでは、近年の情報処理量の増大や通信の高速化に伴い、ガリウム砒素を材料とする電界効果トランジスタで処理できる周波数よりもさらに高い周波数のデジタル信号やアナログ電気信号を制御あるいは増幅する電子デバイスが必要となって来た。このために、荷電粒子が走行するチャネルと、それぞれチャネルの一部に接続されるソース電極及びドレイン電極と、チャネルと電磁的に結合するゲート電極からなる電界効果トランジスタにおいて、チャネルがカーボンナノチューブで構成される電界効果トランジスタが提案されている（例えば、特許文献１参照）。

この特許文献１に記載の電界効果トランジスタの製造方法では、基板上にカーボンナノチューブを配列させる方法としては、自己組織化単分子膜を使っている。具体的には、基板の一部分をアミノプロピルエトキシシラン分子膜で覆い、他の部分はヘキサメチルジシラザン分子膜で覆って、カーボンナノチューブは負に帯電するので、クーロン力により正に帯電するアミノプロピルエトキシシラン分子膜に吸着させるようにしている。また、この分子膜のパタン形成は、電子ビーム露光や光露光の方法により行っている。
特開２００３−１７５０８号公報

しかしながら、上記特許文献１に記載の電界効果トランジスタの製造方法では、分子膜上にいかなる方法で、カーボンナノチューブを付着させるかは開示されていない。また、分子膜のパタン形成は、電子ビーム露光や光露光の方法を用いると、製造工程が複雑になるという問題点があった。

本発明は、上述の課題を解決するためになされたものであり、帯電膜を用いて、カーボンナノチューブを簡便な方法で、ソース電極及びドレイン電極間の特定位置に集積させ、カーボンナノチューブが架橋し易い薄膜トランジスタの製造方法及びその製造方法により製造された薄膜トランジスタを提供することを目的とする。

上記目的を達成するために、請求項１に係る発明の薄膜トランジスタの製造方法は、基板上にゲート電極を形成するゲート電極形成工程と、前記ゲート電極形成工程で形成された前記ゲート電極を覆うように前記基板上にゲート絶縁層を形成するゲート絶縁層形成工程と、前記ゲート絶縁層形成工程で形成された前記ゲート絶縁層上に、ソース電極及びドレイン電極を互いに離間して形成するソース・ドレイン電極形成工程と、前記ソース・ドレイン電極形成工程で形成されたソース電極及びドレイン電極間の前記ゲート絶縁層上に帯電膜を形成する帯電膜形成工程と、少なくともカーボンナノチューブと界面活性剤とを含む水溶液からなる分散液を前記帯電膜上に塗布し、その後、乾燥することでカーボンナノチューブを定着させる半導体層形成工程とを備えたことを特徴とする。

また、請求項２に係る発明の薄膜トランジスタの製造方法は、基板上にゲート電極を形成するゲート電極形成工程と、前記ゲート電極形成工程で形成された前記ゲート電極を覆うように前記基板上にゲート絶縁層を形成するゲート絶縁層形成工程と、前記ゲート絶縁層形成工程で形成された前記ゲート絶縁層上に、帯電膜を形成する帯電膜形成工程と、前記帯電膜上又は前記帯電膜両端の前記ゲート絶縁膜上に、ソース電極及びドレイン電極を互いに離間して形成するソース・ドレイン電極形成工程と、少なくともカーボンナノチューブと界面活性剤とを含む水溶液からなる分散液を前記帯電膜上に塗布し、その後、乾燥することでカーボンナノチューブを定着させる半導体層形成工程とを備えたことを特徴とする。

また、請求項３に係る発明の薄膜トランジスタの製造方法は、基板上にゲート電極を形成するゲート電極形成工程と、前記ゲート電極形成工程で形成された前記ゲート電極を覆うように前記基板上にゲート絶縁層を形成するゲート絶縁層形成工程と、前記ゲート絶縁層形成工程で形成された前記ゲート絶縁層上に、帯電膜を形成する帯電膜形成工程と、少なくともカーボンナノチューブと界面活性剤とを含む水溶液からなる分散液を前記帯電膜上に塗布し、その後、乾燥することでカーボンナノチューブを定着させる半導体層形成工程と、当該半導体層形成工程で形成されたカーボンナノチューブ上にソース電極及びドレイン電極を互いに離間して形成するソース・ドレイン電極形成工程とを備えたことを特徴とする。

また、請求項４に係る発明の薄膜トランジスタの製造方法は、基板上にソース電極及びドレイン電極を互いに離間して形成するソース・ドレイン電極形成工程と、前記ソース・ドレイン電極形成工程で形成されたソース電極及びドレイン電極間の前記基板上に帯電膜を形成する帯電膜形成工程と、少なくともカーボンナノチューブと界面活性剤とを含む水溶液からなる分散液を前記帯電膜上に塗布し、その後、乾燥することでカーボンナノチューブを定着させる半導体層形成工程と、前記半導体層形成工程で形成された前記半導体層を覆うように、前記基板上にゲート絶縁層を形成する絶縁層形成工程と、前記絶縁層形成工程で形成された前記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程とを備えたことを特徴とする。

また、請求項５に係る発明の薄膜トランジスタの製造方法は、請求項１乃至４の何れかに記載の発明の構成に加え、前記半導体層形成工程では、前記分散液をインクジェット法により塗布することを特徴とする。

また、請求項６に係る発明の薄膜トランジスタの製造方法は、請求項１乃至５の何れかに記載の発明の構成に加え、前記界面活性剤は、正もしくは負の表面電位を持つ界面活性剤であり、前記帯電膜形成工程で、前記分散液のｐＨ下において、前記界面活性剤の表面電位と逆の電位を持つ帯電膜を前記ゲート絶縁層上、又は前記基板上に形成し、当該帯電膜により、その静電気力を利用して前記ソース電極及び前記ドレイン電極間に連続的にカーボンナノチューブを配置することを特徴とする。

また、請求項７に係る発明の薄膜トランジスタの製造方法は、請求項１乃至６の何れかに記載の発明の構成に加え、前記帯電膜をマイクロコンタクトプリント法で形成することを特徴とする。

また、請求項８に係る発明の薄膜トランジスタの製造方法は、請求項１乃至７の何れかに記載の発明の構成に加え、前記帯電膜は、自己組織化単分子膜であることを特徴とする。

また、請求項９に係る発明の薄膜トランジスタの製造方法は、請求項１乃至８の何れかに記載の発明の構成に加え、前記ソース電極及び前記ドレイン電極間以外の領域に、前記分散液のｐＨ下において前記界面活性剤と同極性の表面電位をもつ帯電膜を形成することを特徴とする。

また、請求項１０に係る発明の薄膜トランジスタの製造方法は、請求項１乃至９の何れかに記載の発明の構成に加え前記ソース電極及び前記ドレイン電極間に、前記分散液のｐＨ下において界面活性剤と逆の表面電位を持つ帯電膜を形成し、それ以外の領域に界面活性剤と同極性の表面電位を持つ帯電膜を形成することを特徴とする。

また、請求項１１に係る発明の薄膜トランジスタの製造方法は、請求項１乃至１０の何れかに記載の発明の構成に加え、前記帯電膜は、前記ソース電極及びドレイン電極間のチャネルと同じ幅、又は、それより狭い幅のパターンを形成することを特徴とする。

また、請求項１２に係る発明の薄膜トランジスタの製造方法は、請求項１乃至１１の何れかに記載の発明の構成に加え、前記半導体層形成工程の後に、前記界面活性剤を除去する洗浄工程を設けたことを特徴とする。

また、請求項１３に係る発明の薄膜トランジスタは、請求項１乃至１２の何れかに記載の発明の薄膜トランジスタの製造方法により製造されたことを特徴とする。

本発明の請求項１に係る発明の薄膜トランジスタの製造方法では、ボトムゲートタイプの薄膜トランジスタにおいて、帯電膜形成工程により、ソース電極及びドレイン電極間のゲート絶縁層上に帯電膜を形成し、半導体層形成工程で少なくともカーボンナノチューブと界面活性剤とを含む水溶液からなる分散液を前記帯電膜上に塗布し、その後、乾燥することでカーボンナノチューブを定着させているので、ソース電極及びドレイン電極間に欠陥なく連続的にカーボンナノチューブを配置することができる。また、帯電膜形成部にカーボンナノチューブが選択的に付着するため、カーボンナノチューブの集積度を向上することができる。これにより薄膜トランジスタの性能が向上する。

請求項２に係る発明の薄膜トランジスタの製造方法では、ボトムゲートタイプの薄膜トランジスタにおいて、帯電膜形成工程により、ゲート絶縁層上に帯電膜を形成し、ソース・ドレイン電極形成工程で、帯電膜上又は前記帯電膜両端の前記ゲート絶縁膜上に、ソース電極及びドレイン電極を互いに離間して形成し、半導体層形成工程で少なくともカーボンナノチューブと界面活性剤とを含む水溶液からなる分散液を前記帯電膜上に塗布し、その後、乾燥することでカーボンナノチューブを定着させているので、ソース電極及びドレイン電極間に欠陥なく連続的にカーボンナノチューブを配置することができる。また、帯電膜形成部にカーボンナノチューブが選択的に付着するため、カーボンナノチューブの集積度を向上することができる。これにより薄膜トランジスタの性能が向上する。

請求項３に係る発明の薄膜トランジスタの製造方法では、ボトムゲートタイプの薄膜トランジスタにおいて、帯電膜形成工程により、ゲート絶縁層上に帯電膜を形成し、ソース・ドレイン電極形成工程で、帯電膜上又は前記帯電膜両端の前記ゲート絶縁膜上に、半導体層形成工程で少なくともカーボンナノチューブと界面活性剤とを含む水溶液からなる分散液を前記帯電膜上に塗布し、その後、乾燥することでカーボンナノチューブを定着させ、当該形成されたカーボンナノチューブ上にソース電極及びドレイン電極を互いに離間して形成しているので、ソース電極及びドレイン電極間に欠陥なく連続的にカーボンナノチューブを配置することができる。また、帯電膜形成部にカーボンナノチューブが選択的に付着するため、カーボンナノチューブの集積度を向上することができる。これにより薄膜トランジスタの性能が向上する。

請求項４に係る発明の薄膜トランジスタの製造方法では、トップゲートタイプの薄膜トランジスタにおいて、基板上に形成されたソース電極及びドレイン電極間の基板上に帯電膜形成工程により帯電膜を形成し、半導体層形成工程で少なくともカーボンナノチューブと界面活性剤とを含む水溶液からなる分散液を前記帯電膜上に塗布し、その後、乾燥することでカーボンナノチューブを定着させ、絶縁層形成工程により、当該形成されたカーボンナノチューブからなる半導体層を覆うように、前記基板上にゲート絶縁層を形成し、ゲート電極形成工程で前記ゲート絶縁層上にゲート電極を形成しているので、ソース電極及びドレイン電極間に欠陥なく連続的にカーボンナノチューブを配置することができる。また、帯電膜形成部にカーボンナノチューブが選択的に付着するため、カーボンナノチューブの集積度を向上することができる。これにより薄膜トランジスタの性能が向上する。

請求項５に係る発明の薄膜トランジスタの製造方法では、請求項１乃至４の何れかに記載の発明の効果に加え、半導体層形成工程では、分散液をインクジェット法により塗布するので、簡便な方法でパターニングできるため、大量生産に適し、また、低コストで薄膜トランジスタを製造することができる。

請求項６に係る発明の薄膜トランジスタの製造方法では、請求項１乃至５の何れかに記載の発明の効果に加え、界面活性剤は、正もしくは負の表面電位を持つ界面活性剤であり、帯電膜形成工程で、分散液のｐＨ下において、界面活性剤の表面電位と逆の電位を持つ帯電膜を前記ゲート絶縁層上、又は前記基板上に形成し、当該帯電膜により、その静電気力を利用してソース電極及び前記ドレイン電極間に連続的にカーボンナノチューブを配置するので、簡便な方法でパターニングできるため、大量生産に適し、また、低コストで薄膜トランジスタを製造することができる。

請求項７に係る発明の薄膜トランジスタの製造方法では、請求項１乃至６の何れかに記載の発明の効果に加え、帯電膜形成工程で、帯電膜をマイクロコンタクトプリント法で形成するので、簡便な方法でパターニングできるため、大量生産に適し、また、低コストで薄膜トランジスタを製造することができる。

請求項８に係る発明の薄膜トランジスタの製造方法では、請求項１乃至７の何れかに記載の発明の効果に加え、前記帯電膜は、自己組織化単分子膜であるので、当該自己組織化単分子膜と界面活性剤との間のクーロン力を利用してソース電極及び前記ドレイン電極間に連続的にカーボンナノチューブを配置するので、簡便な方法でパターニングできるため、大量生産に適し、また、低コストで薄膜トランジスタを製造することができる。

請求項９に係る発明の薄膜トランジスタの製造方法では、請求項１乃至８の何れかに記載の発明の効果に加え、前記ソース電極及び前記ドレイン電極間以外の領域に、分散液のｐＨ下において前記界面活性剤と同極性の表面電位をもつ帯電膜を形成するので、ソース電極及び前記ドレイン電極間以外の不要な箇所にカーボンナノチューブが付着するのを防止することができる。

請求項１０に係る発明の薄膜トランジスタの製造方法では、請求項１乃至９の何れかに記載の発明の効果に加え、前記ソース電極及び前記ドレイン電極間に、分散液のｐＨ下において界面活性剤と逆の表面電位を持つ帯電膜を形成し、それ以外の領域に界面活性剤と同極性の表面電位を持つ帯電膜を形成するので、ソース電極及び前記ドレイン電極間以外の不要な箇所にカーボンナノチューブが付着するのを防止し、ソース電極及び前記ドレイン電極間の特定の位置に界面活性剤を電気的に吸着し、これにより、カーボンナノチューブがソース電極及び前記ドレイン電極間に架橋しやすくなる。

請求項１１に係る発明の薄膜トランジスタの製造方法では、請求項１乃至１０の何れかに記載の発明の効果に加え、帯電膜には、ソース電極及びドレイン電極間のチャネルと同じ幅、又は、それより狭い幅のパターンを形成するので、カーボンナノチューブの配向特性を向上することができる。

請求項１２に係る発明の薄膜トランジスタの製造方法では、請求項１乃至１１の何れかに記載の発明の効果に加え、前記半導体層形成工程の後に、前記界面活性剤を除去する洗浄工程を設けているので、不要な界面活性剤を除去することができる。

請求項１３に係る発明の薄膜トランジスタでは、前記請求項１乃至１２の何れかに記載の薄膜トランジスタの製造方法により製造されるので、上記求項１乃至１２の何れかに記載の発明の効果を奏することができる。

以下、本発明の第一の実施形態である薄膜トランジスタ１０について、図面に基づいて説明する。図１は、第１の実施形態である薄膜トランジスタ１０の断面図であり、図２は、薄膜トランジスタ１０の製造方法のフローチャートであり、図３は、基板２の断面図であり、図４は、図３に示す基板２の上面にゲート電極３が形成された状態の断面図であり、図５は、図４に示す基板２の上面にゲート絶縁層４が形成された状態の断面図であり、図６は、図５に示すゲート絶縁層４の上面にソース電極５及びドレイン電極６が形成された状態の断面図であり、図７は、帯電膜８をゲート絶縁層４の上面のソース電極５及びドレイン電極６間に形成した状態の断面図である。

はじめに、薄膜トランジスタ１０の断面構造について説明する。図１に示す薄膜トランジスタ１０は、所謂、ボトムゲート構造のＴＦＴである。薄膜トランジスタ１０は、フレキシブルな絶縁性材料からなる基板２を備えている。この基板２を樹脂で形成する場合の材質としては、例えば、ＰＥＳ（ポリエーテルスルホン），ＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド），ＰＥＮ（ポリエチレンナフタレート）等が挙げられる。そして、その基板２の上面にはゲート電極３が設けられている。このゲート電極３の材質には、Ａｌ，Ｍｏ，Ａｕ，Ｃｒ等の金属の他、ＩＴＯなどの透明導電材料、ＰＥＤＯＴ（ポリ−３，４−エチレンジオキシチオフェン）等の導電性ポリマーが適用可能である。なお、ＰＥＤＯＴは、３，４−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ（３，４−エチレンジオキシチオフェン）を高分子量ポリスチレンスルホン酸中で重合してなる導電性ポリマーである。

そして、基板２の上面には、ゲート電極３を覆うようにして、ゲート絶縁層４が設けられている。このゲート絶縁層４は、ＰＩ（ポリイミド）等の有機物又はＳｉＯ_２等の無機物等用いて合成したコーティング液をスピンコートして形成している。尚、ＰＩ（ポリイミド）等の有機物には、後述する自己組織化単分子膜は使えないので、ゲート絶縁層４をＰＩ（ポリイミド）等の有機物で構成する場合には、その上に、ＳｉＯ_２等の無機物の薄膜を形成すればよい。

さらに、ゲート絶縁層４の上面には、ソース電極５及びドレイン電極６が、所定のチャネル長の離間幅をもって各々設けられている。このソース電極５及びドレイン電極６の材質には、Ａｌ，Ｍｏ，Ａｕ，Ｃｒ等の金属の他、ＩＴＯなどの透明導電材料、ＰＥＤＯＴ等の導電性ポリマーが適用可能である。そして、ソース電極５及びドレイン電極６との間は、所定のチャネル長が形成されている。なお、チャネル長は、ソース電極５の端面からドレイン電極６の端面までの距離と定義されている。

そして、ソース電極５とドレイン電極６との間には、互いに離間して形成された溝を埋めるように、自己組織化単分子膜（ＳＡＭ膜）からなる帯電膜８を後述するマイクロコンタクトプリント（ＭＣＰ）法等で形成している。また、帯電膜８と、ソース電極５及びドレイン電極６の少なくとも一部、又は、全部を覆うように、半導体層７が設けられている。この半導体層７の材質は、後述するシングルウォールのカーボンナノチューブから構成されている。

次に、上記の構造からなる薄膜トランジスタ１０の製造方法について説明する。薄膜トランジスタ１０の製造方法は、図２に示すように、基板２の上面に、ゲート電極３を形成するゲート電極形成工程（Ｓ１１）と、基板２の上面に、ゲート電極３を覆うようにしてゲート絶縁層４を形成するゲート絶縁層形成工程（Ｓ１２）と、ゲート絶縁層４の表面に、ソース電極５及びドレイン電極６を各々形成するソース・ドレイン電極形成工程（Ｓ１３）と、ソース電極５及びドレイン電極６の間に帯電膜８を形成する帯電膜形成工程（Ｓ１４）と、半導体層７を形成する半導体層形成工程（Ｓ１５）とから構成されている。

この薄膜トランジスタ１０の製造方法では、はじめに、ゲート電極形成工程（Ｓ１１）を行う。ゲート電極形成工程（Ｓ１１）では、まず、図３に示す基板２を十分に洗浄する。次に、基板２を脱ガスし、図４に示すように、マスク蒸着によってＡｌからなるゲート電極３を基板２上に形成する。なお、この時のマスク蒸着の条件は、真空度は３×１０^−４Ｐａであり、基板２の加熱は不要である。こうして、基板２の上面に厚さ６０ｎｍのゲート電極３を形成することができる。

次に、ゲート絶縁層形成工程（Ｓ１２）を行う。ゲート絶縁層形成工程（Ｓ１２）では、図５に示すように、ゲート電極形成工程（Ｓ１１）にて、ゲート電極３が形成された基板２の上面に対し、ＰＩ（ポリイミド）等の有機物または、ＳｉＯ_２等の無機物等用いて合成したコーティング溶液をスピンコート法で基板２の上面に塗布してゲート絶縁層４を形成する。このスピンコート法では、コーティング溶液を塗布した後に、基板２を水平に回転させる。その後１８０℃で一定時間（例えば、一時間）乾燥することによって、ゲート絶縁層４を形成することができる。なお、スピンコート法のメリットとしては、ゲート絶縁層４の膜厚を精密に制御し易い点にある。

次に、ソース・ドレイン電極形成工程（Ｓ１３）を行う。このソース・ドレイン電極形成工程では、図６に示すように、マスク蒸着によって、一例として、Ａｕからなるソース電極５と、ドレイン電極６とをゲート絶縁層４の表面に各々形成する。なお、この時のマスク蒸着の条件は、真空度は３×１０^−４Ｐａであり、基板２の加熱は不要である。こうして、ゲート絶縁層４の表面に厚さ１００ｎｍのソース電極５及びドレイン電極６を各々形成することができる。

次に、帯電膜形成工程（Ｓ１４）を行う。この帯電膜形成工程では、帯電膜８の一例として、図７に示すように、自己組織化単分子膜（以下「ＳＡＭ」とも言う。）からなる帯電膜８をマイクロコンタクトプリント（ＭＣＰ）法により、ソース電極５とドレイン電極６との間のゲート絶縁層４上に形成する。以下にＭＣＰ法による自己組織化単分子膜の生成について説明する。尚、図１及び図７に於いては、自己組織化単分子膜からなる帯電膜８をソース電極５及びドレイン電極６と同じ厚みに図示しているが、実際は、帯電膜８は、図１１に示すように薄いので、図１及び図７では、帯電膜８を見易くするために便宜的に厚く記載している。また、後述の図２１，図２６，図２７，図２８，図３３，図３４，図３５，図３９，図４０，図４１についても同様である。

ＭＣＰ法による自己組織化単分子膜の生成時には、まず、自己組織化単分子膜溶液を生成する。自己組織化単分子膜溶液は、一例として、1vol%の3-(2-aminoethylamino)propyltrimethoxysilaneと、95vol%のエタノールと、5vol%の水とから生成される。スタンプ方式により自己組織化単分子膜溶液を基材にコンタクトさせることで、パターン化した自己組織化単分子膜を基板上に形成する（ＭＣＰ法）。具体的には、図８に示すように、ポリジメチルシロキサン（ＰＤＭＳ）から構成されたスタンプ６０を用いて、基材７０（本実施の形態では、ゲート絶縁層４）上に、図９に示すように、自発的な反応により有機分子１層で被覆した膜８０を形成する。この膜８０が、自己組織化単分子膜である。この自己組織化単分子膜は、高密度に充填された化学結合による強固な薄膜であり、ある特定の材料同士でのみ起きる現象であり、例えば、Glass, mica, SiO2, ZrO2, TiO2, Al2O3, ITO （基材）と、有機シラン分子（インク）オルガノシラン：R-(CH2)n-SiX3との組み合わせ（R= -CH3,-NH2, -SH etc X=Cl, OCH3, OC2H5 etc）を用いることができる。図９に示す例では、膜８０の厚みは、３ｎｍ以下である。従って、帯電膜形成工程（Ｓ１４）では、図７に示すように、ソース電極５とドレイン電極６との間のゲート絶縁層４上に自己組織化単分子膜からなる帯電膜８が形成される。

次に、半導体層形成工程（Ｓ１５）を行う。この半導体層形成工程（Ｓ１５）では、図１に示すように、前記帯電膜８上に、シングルウォールカーボンナノチューブ（ＳＷＮＴ）と界面活性剤とを含む水溶液からなる分散液をインクジェット法等により塗布して、半導体層７を形成する。この半導体層形成工程の詳細について以下に説明する。まず、カーボンナノチューブ分散液の生成について説明する。初めに、第一工程として、バルクのシングルウォールのカーボンナノチューブ（一例として、米国Carbon Nanotechnologies社製 HiPco（登録商標））を水中で界面活性剤（一例として、陰イオン性界面活性剤：ドデシル硫酸ナトリウム（CH₃(CH₂)₁₀CH₂OSO₃Na）又はデオキシコール酸ナトリウム（（HO）₂C₂₃H₃₇COONa）とともに超音波分散を行う。この場合に界面活性剤は、水に対して1wt%の割合で添加する。

次に、第二工程として、遠心分離法によって、金属的性質のシングルウォールカーボンナノチューブと半導体性質のシングルウォールカーボンナノチューブが混在したものから、金属的性質になった束状のものを除去する。最後に、第三工程として、第二工程で生成された半導体性質のシングルウォールカーボンナノチューブと界面活性剤とを含む溶液からなるカーボンナノチューブ分散液をインクジェット法により、ソース電極５とドレイン電極６との間のゲート絶縁層４上に形成された帯電膜８上に滴下して塗布する。

ここで、帯電膜形成工程（Ｓ１４）及び半導体層形成工程（Ｓ１５）の技術的原理を図１０乃至図１７を参照して説明する。図１０は、アミノシラン系ＳＡＭのpHとゼータ電位の関係を示す図であり、ここでは説明を簡略化するために等電位点をｐＨ７としている。図１１は、カーボンナノチューブ分散液１１を滴下前の状態を示す模式図であり、図１２は、図１１の部分拡大図であり、図１３は、カーボンナノチューブ分散液１１を滴下後の状態を示す模式図であり、図１４は、図１３の部分拡大図である。また、図１５は、陰イオンの界面活性剤１３によりミセル状に単分散しているカーボンナノチューブ１２の模式図である。また、図１６は、薄膜トランジスタ１０のカーボンナノチューブ分散液を滴下後の平面図であり、図１７は、ＳＡＭのpHとゼータ電位の関係を示す図である。

まず、図１０に示すような、酸性領域（ｐＨ＜７）において、ゼータ電位が正を示し、アルカリ性領域（ｐＨ＞７）において、ゼータ電位が負を示すアミノシラン系ＳＡＭを図１１に示すように帯電膜８として用いる場合、図１３に示すように、カーボンナノチューブ分散液１１を帯電膜８上に滴下して、アミノシラン系ＳＡＭをｐＨ＜７のカーボンナノチューブ分散液に浸すことで、当該帯電膜８は、図１２に示す表面電位を持たない状態（ＮＨ_２）から、図１４に示すように、正の表面電位を持つ状態（アミノ基（ＮＨ_３ ^＋）を持つ状態になる。この時に、図１５に示すように、ミセル状にカーボンナノチューブ１２に会合している界面活性剤１３が負の表面電位であるため、図１３に示すように、カーボンナノチューブ１２は帯電膜８方向へクーロン力により静電気的に引き寄せられることになる。尚、アミノシラン系ＳＡＭのpH-zeta-potential特性は材料固有のもので一義的に等電位点が７になるとは限らないので、カーボンナノチューブ分散液のｐＨとアミノシラン系ＳＡＭのpH-zeta-potential特性との相性のいい材料を選定することが重要になる。

図１０に示されるような、等電位点をｐＨ７付近に持ち、酸性領域もしくは中性領域付近の広いｐＨ下で、正に帯電する自己組織化単分子膜（ＳＡＭ）としては、表面側にアミノ基を有するアミノシラン系ＳＡＭがこれに代表される。このアミノシラン系ＳＡＭとしては、一例として、以下のものがある。
（１）3-Aminopropyltrimethoxysilane：アミノプロピルトリメトキシシラン

（２）3-Aminopropyltriethoxysilane：アミノプロピルトリエトキシシラン

（３）3-(2-Aminoethylamino)propyldimethoxymethylsilane：アミノエチルアミノプロピルトリメトキシシラン

次に、アミノシラン系ＳＡＭに対し、酸性領域（ｐＨ＜７）で、負に帯電する自己組織化単分子膜（ＳＡＭ）の具体例を説明する。表面側に水酸基（−ＯＨ）、カルボキシル基（ＣＯＯＨ）等を有する単分子膜材料であり、一般的にアミノシラン系ＳＡＭに比べ低いｐＨ側で等電位点を持つことが知られている。シロキサン結合を有するＳＡＭにおいてこのような末端基を持たせるためには一般的にはアルキルシラン系ＳＡＭ（アミノシランやアルキルシラン）をＵＶ照射などでＳＡＭ表面を酸化させることにより得ることができる。（簡単に言えば、上で示した（１）（２）（３）のようなＳＡＭを形成した上でＵＶ照射をすれば、照射されたところは負に帯電する。

尚、帯電膜形成工程Ｓ１４では、図１６に示すように、薄膜トランジスタ１０のソース電極５及びドレイン電極６間にチャネルと同じ幅で、ＭＣＰ法等によりカーボンナノチューブ分散液の表面電位と逆極性の正の帯電膜８を形成し、その周囲のカーボンナノチューブ分散液を付けたくないところに、ＭＣＰ法等によりカーボンナノチューブ分散液の表面電位と同極性の負の帯電膜９を形成する。尚、電気的なコントラストを出すためには、図１７に示す、斜線部分１５のｐＨを持つカーボンナノチューブ分散液を用いる必要がある。

尚、カーボンナノチューブ分散液に用いる陰イオン性界面活性剤としては、前記のように、ドデシル硫酸ナトリウム（CH₃(CH₂)₁₀CH₂OSO₃Na）

及びデオキシコール酸ナトリウム（（HO）₂C₂₃H₃₇COONa）を用いることができる。ドデシル硫酸ナトリウムを用いたカーボンナノチューブ分散液のｐＨの一例としては、ｐＨ5.6、デオキシコール酸ナトリウムを用いたカーボンナノチューブ分散液のｐＨの一例としては、ｐＨ６.３である。

また、カーボンナノチューブ分散液に用いる陽イオン性界面活性剤としては、セチルトリメチルアンモニウムブロマイド（CTABr） (C₁₆H₂₃NCH₃)₃Br

を用いることができる。

尚、この半導体層形成工程（Ｓ１５）では、カーボンナノチューブ分散液を滴下後に、乾燥させることにより、ソース電極５とドレイン電極６との間に、欠陥なくカーボンナノチューブを連続的に配置して定着させ、半導体層７を形成することができる。よって、カーボンナノチューブを集積して架橋しやすくすることができる。よって、薄膜トランジスタ１０の性能を向上することができる。尚、半導体層形成工程（Ｓ１５）の後には、界面活性剤を除去するために洗浄するようにしても良い。

次に、図１８乃至図２０を参照して、帯電膜形成工程（Ｓ１４）により形成される帯電膜の変形例を説明する。図１８乃至図２０は、薄膜トランジスタ１０の平面図である。帯電膜形成工程（Ｓ１４）では、図１６に示す例とは異なり、図１８に示すように、薄膜トランジスタ１０のソース電極５及びドレイン電極６間に、ＭＣＰ法等によりカーボンナノチューブ分散液の表面電位と逆極性の正の帯電膜８を形成するだけとしても良い。この様な構成でも、陰イオンの界面活性剤１３によりミセル状に単分散しているカーボンナノチューブ１２（図１５参照）を薄膜トランジスタ１０のソース電極５及びドレイン電極６間に集積することができる。

また、図１９に示すように、薄膜トランジスタ１０のソース電極５及びドレイン電極６間には、正の帯電膜８を設けずに、その周囲のカーボンナノチューブ分散液を付けたくないところに、ＭＣＰ法等によりカーボンナノチューブ分散液の表面電位と同極性の負の帯電膜９を形成しても良い。この様な構成でも、陰イオンの界面活性剤１３によりミセル状に単分散しているカーボンナノチューブ１２（図１５参照）を薄膜トランジスタ１０のソース電極５及びドレイン電極６間に集積することができる。

さらに、図２０に示すように、薄膜トランジスタ１０のソース電極５及びドレイン電極６間に、ＭＣＰ法等によりカーボンナノチューブ分散液の表面電位と逆極性の正の帯電膜８と負の帯電膜９を交互にパターン形成し、正の帯電膜８の幅（ソース電極５とドレイン電極６とを結ぶ線と直交する方向の幅）をカーボンナノチューブの長さよりも狭くするようにしても良い。即ち、ソース電極５とドレイン電極６間のチャネル長より狭い幅のパターンを形成するようにする。このようにすることにより、狭い幅の帯電膜８上で、カーボンナノチューブが、ソース電極５とドレイン電極６とを結ぶ線の方向にその軸線方向を向けて、配向特性を向上することができる。また、塗布されるカーボンナノチューブ分散液に含まれるカーボンナノチューブの集積度をより高めることができる。

次に、本発明の第二の実施形態である薄膜トランジスタ２０について、図面に基づいて説明する。図２１は、第二の実施形態である薄膜トランジスタ２０の断面図であり、図２２は、薄膜トランジスタ２０の製造方法のフローチャートであり、図２３は、基板２の断面図であり、図２４は、図２３に示す基板２の上面にゲート電極３が形成された状態の断面図であり、図２５は、図２４に示す基板２の上面にゲート絶縁層４が形成された状態の断面図であり、図２６は、図２５に示すゲート絶縁層４の上面に帯電膜８が形成された状態の断面図であり、図２７は、帯電膜８上にソース電極５及びドレイン電極６が形成された状態の断面図である。

はじめに、薄膜トランジスタ２０の断面構造について説明する。図２１に示す薄膜トランジスタ２０は、所謂、ボトムゲート構造のＴＦＴである。薄膜トランジスタ２０は、フレキシブルな絶縁性材料からなる基板２を備えている。この基板２を構成樹脂で形成する場合の材質としては、例えば、ＰＥＳ（ポリエーテルスルホン），ＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド），ＰＥＮ（ポリエチレンナフタレート）等が挙げられる。そして、その基板２の上面にはゲート電極３が設けられている。このゲート電極３の材質には、Ａｌ，Ｍｏ，Ａｕ，Ｃｒ等の金属の他、ＩＴＯなどの透明導電材料、ＰＥＤＯＴ（ポリ−３，４−エチレンジオキシチオフェン）等の導電性ポリマーが適用可能である。なお、ＰＥＤＯＴは、３，４−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ（３，４−エチレンジオキシチオフェン）を高分子量ポリスチレンスルホン酸中で重合してなる導電性ポリマーである。

そして、基板２の上面には、ゲート電極３を覆うようにして、ゲート絶縁層４が設けられている。このゲート絶縁層４は、ＰＩ（ポリイミド）等の有機物、またはＳｉＯ_２等の無機物等用いて合成したコーティング液をスピンコートして形成している。

さらに、ゲート絶縁層４の上面には、自己組織化単分子膜（ＳＡＭ膜）からなる帯電膜８を前記マイクロコンタクトプリント（ＭＣＰ）法等で形成している。さらに、帯電膜８上には、ソース電極５及びドレイン電極６が、所定のチャネル長の離間幅をもって各々設けられている。このソース電極５及びドレイン電極６の材質には、Ａｌ，Ｍｏ，Ａｕ，Ｃｒ等の金属の他、ＩＴＯなどの透明導電材料、ＰＥＤＯＴ等の導電性ポリマーが適用可能である。そして、ソース電極５及びドレイン電極６との間は、所定のチャネル長が形成されている。なお、チャネル長は、ソース電極５の端面からドレイン電極６の端面までの距離と定義されている。

そして、ソース電極５とドレイン電極６との間には、互いに離間して形成された溝を埋めるように、半導体層７が設けられている。この半導体層７の材質は、前記シングルウォールのカーボンナノチューブから構成されている。

次に、上記の構造からなる薄膜トランジスタ２０の製造方法について説明する。薄膜トランジスタ２０の製造方法は、図２２に示すように、基板２の上面に、ゲート電極３を形成するゲート電極形成工程（Ｓ２１）と、基板２の上面に、ゲート電極３を覆うようにしてゲート絶縁層４を形成するゲート絶縁層形成工程（Ｓ２２）と、ゲート絶縁層４の表面に、帯電膜８を形成する帯電膜形成工程（Ｓ２３）と、帯電膜８上に、ソース電極５及びドレイン電極６を各々形成するソース・ドレイン電極形成工程（Ｓ２４）と、ソース電極５及びドレイン電極６の間に半導体層７を形成する半導体層形成工程（Ｓ２５）とから構成されている。尚、ゲート電極形成工程（Ｓ２１）、ゲート絶縁層形成工程（Ｓ２２）、帯電膜形成工程（Ｓ２３）、ソース・ドレイン電極形成工程（Ｓ２４）、半導体層形成工程（Ｓ２５）については、前記第一の実施の形態の各工程と同じである。

この薄膜トランジスタ２０の製造方法では、はじめに、ゲート電極形成工程（Ｓ２１）を行う。ゲート電極形成工程（Ｓ２１）では、まず、図２３に示す基板２を十分に洗浄する。次に、基板２を脱ガスし、図２４に示すように、マスク蒸着によってＡｌからなるゲート電極３を基板２上に形成する。なお、この時のマスク蒸着の条件は、真空度は３×１０^−４Ｐａであり、基板２の加熱は不要である。こうして、基板２の上面に厚さ６０ｎｍのゲート電極３を形成することができる。

次に、ゲート絶縁層形成工程（Ｓ２２）を行う。ゲート絶縁層形成工程（Ｓ２２）では、図２５に示すように、ゲート電極形成工程（Ｓ２１）にて、ゲート電極３が形成された基板２の上面に対し、ＰＩ（ポリイミド）等の有機物または、ＳｉＯ_２等の無機物等用いて合成したコーティング溶液をスピンコート法で基板２の上面に塗布してゲート絶縁層４を形成する。このスピンコート法では、コーティング溶液を塗布した後に、基板２を水平に回転させる。その後１８０℃で一定時間（例えば、一時間）乾燥することによって、ゲート絶縁層４を形成することができる。

次に、帯電膜形成工程（Ｓ２３）を行う。この帯電膜形成工程では、図２６に示すように、帯電膜８の一例として、前述の自己組織化単分子膜（ＳＡＭ）からなる帯電膜８をマイクロコンタクトプリント（ＭＣＰ）法により、ゲート絶縁層４に形成する。

次に、ソース・ドレイン電極形成工程（Ｓ２４）を行う。このソース・ドレイン電極形成工程では、図２７に示すように、マスク蒸着によって、一例として、Ａｕからなるソース電極５と、ドレイン電極６とを帯電膜８上に形成する。

最後に、半導体層形成工程（Ｓ２５）を行う。この半導体層形成工程（Ｓ２５）では、図２１に示すように、帯電膜８上に、シングルウォールカーボンナノチューブ（ＳＷＮＴ）と界面活性剤とを含む水溶液からなる分散液をインクジェット法等により塗布して、半導体層７を形成する。工程の詳細は、第一の実施の形態と同じである。尚、半導体層形成工程（Ｓ２５）の後には、界面活性剤を除去するために洗浄するようにしても良い。

次に、本発明の第三の実施形態である薄膜トランジスタ３０について、図面に基づいて説明する。図２８は、第三の実施形態である薄膜トランジスタ３０の断面図であり、図２９は、薄膜トランジスタ３０の製造方法のフローチャートであり、図３０は、基板２の断面図であり、図３１は、図３０に示す基板２の上面にゲート電極３が形成された状態の断面図であり、図３２は、図３１に示す基板２の上面にゲート絶縁層４が形成された状態の断面図であり、図３３は、図３２に示すゲート絶縁層４の上面に帯電膜８が形成された状態の断面図であり、図３４は、帯電膜８上に半導体層７が形成された状態の断面図である。

はじめに、薄膜トランジスタ３０の断面構造について説明する。図２８に示す薄膜トランジスタ３０は、所謂、ボトムゲート構造のＴＦＴである。薄膜トランジスタ３０は、フレキシブルな絶縁性材料からなる基板２を備えている。この基板２を構成樹脂で形成する場合の材質としては、例えば、ＰＥＳ（ポリエーテルスルホン），ＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド），ＰＥＮ（ポリエチレンナフタレート）等が挙げられる。そして、その基板２の上面にはゲート電極３が設けられている。このゲート電極３の材質には、Ａｌ，Ｍｏ，Ａｕ，Ｃｒ等の金属の他、ＩＴＯなどの透明導電材料、ＰＥＤＯＴ（ポリ−３，４−エチレンジオキシチオフェン）等の導電性ポリマーが適用可能である。なお、ＰＥＤＯＴは、３，４−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ（３，４−エチレンジオキシチオフェン）を高分子量ポリスチレンスルホン酸中で重合してなる導電性ポリマーである。

そして、基板２の上面には、ゲート電極３を覆うようにして、ゲート絶縁層４が設けられている。このゲート絶縁層４は、ＰＩ（ポリイミド）等の有機物、またはＳｉＯ_２等の無機物等用いて合成したコーティング液をスピンコートして形成している。

さらに、ゲート絶縁層４の上面には、自己組織化単分子膜（ＳＡＭ膜）からなる帯電膜８を前記マイクロコンタクトプリント（ＭＣＰ）法等で形成している。さらに、帯電膜８上には、半導体層７が設けられ、半導体層７上には、ソース電極５及びドレイン電極６が、所定のチャネル長の離間幅をもって各々設けられている。このソース電極５及びドレイン電極６の材質には、Ａｌ，Ｍｏ，Ａｕ，Ｃｒ等の金属の他、ＩＴＯなどの透明導電材料、ＰＥＤＯＴ等の導電性ポリマーが適用可能である。そして、ソース電極５及びドレイン電極６との間は、所定のチャネル長が形成されている。なお、チャネル長は、ソース電極５の端面からドレイン電極６の端面までの距離と定義されている。

次に、上記の構造からなる薄膜トランジスタ３０の製造方法について説明する。薄膜トランジスタ３０の製造方法は、図２９に示すように、基板２の上面に、ゲート電極３を形成するゲート電極形成工程（Ｓ３１）と、基板２の上面に、ゲート電極３を覆うようにしてゲート絶縁層４を形成するゲート絶縁層形成工程（Ｓ３２）と、ゲート絶縁層４の表面に、帯電膜８を形成する帯電膜形成工程（Ｓ３３）と、帯電膜８上に、半導体層７を形成する半導体層形成工程（Ｓ３４）と、半導体層７上にソース電極５及びドレイン電極６を各々形成するソース・ドレイン電極形成工程（Ｓ３５）とから構成されている。尚、ゲート電極形成工程（Ｓ３１）、ゲート絶縁層形成工程（Ｓ３２）、帯電膜形成工程（Ｓ３３）、半導体層形成工程（Ｓ３４）、ソース・ドレイン電極形成工程（Ｓ３５）については、前記第一及び第二の実施の形態の各工程と同じである。

この薄膜トランジスタ３０の製造方法では、はじめに、ゲート電極形成工程（Ｓ３１）を行う。ゲート電極形成工程（Ｓ３１）では、まず、図３０に示す基板２を十分に洗浄する。次に、基板２を脱ガスし、図３１に示すように、マスク蒸着によってＡｌからなるゲート電極３を基板２上に形成する。なお、この時のマスク蒸着の条件は、真空度は３×１０^−４Ｐａであり、基板２の加熱は不要である。こうして、基板２の上面に厚さ６０ｎｍのゲート電極３を形成することができる。

次に、ゲート絶縁層形成工程（Ｓ３２）を行う。ゲート絶縁層形成工程（Ｓ３２）では、図３２に示すように、ゲート電極形成工程（Ｓ３１）にて、ゲート電極３が形成された基板２の上面に対し、ＰＩ（ポリイミド）等の有機物または、ＳｉＯ_２等の無機物等用いて合成したコーティング溶液をスピンコート法で基板２の上面に塗布してゲート絶縁層４を形成する。このスピンコート法では、コーティング溶液を塗布した後に、基板２を水平に回転させる。その後１８０℃で一定時間（例えば、一時間）乾燥することによって、ゲート絶縁層４を形成することができる。

次に、帯電膜形成工程（Ｓ３３）を行う。この帯電膜形成工程では、図３３に示すように、帯電膜８の一例として、前述の自己組織化単分子膜（ＳＡＭ）からなる帯電膜８をマイクロコンタクトプリント（ＭＣＰ）法により、ゲート絶縁層４に形成する。

次に、半導体層形成工程（Ｓ３４）を行う。この半導体層形成工程（Ｓ３４）では、図３４に示すように、帯電膜８上に、シングルウォールカーボンナノチューブ（ＳＷＮＴ）と界面活性剤とを含む水溶液からなる分散液をインクジェット法等により塗布して、半導体層７を形成する。工程の詳細は、第一及び第二の実施の形態と同じである。尚、半導体層形成工程（Ｓ３４）の後には、界面活性剤を除去するために洗浄するようにしても良い。

最後に、ソース・ドレイン電極形成工程（Ｓ３５）を行う。このソース・ドレイン電極形成工程では、図２８に示すように、マスク蒸着によって、一例として、Ａｕからなるソース電極５と、ドレイン電極６とを半導体層７上に形成する。

次に、本発明の第四の実施形態である薄膜トランジスタ４０について、図面に基づいて説明する。図３５は、第四の実施形態である薄膜トランジスタ４０の断面図であり、図３６は、薄膜トランジスタ４０の製造方法のフローチャートであり、図３７は、基板２の断面図である。また、図３８は、図３０に示す基板２の上面にソース電極５及びドレイン電極６が形成された状態の断面図であり、図３９は、ソース電極５とドレイン電極６との間に、帯電膜８が形成された状態の断面図であり、図４０は、ソース電極５、ドレイン電極６及び帯電膜８上に半導体層７が形成された状態の断面図である。そして、図４１は、ソース電極５、ドレイン電極６及び帯電膜８上に半導体層７を覆うようにゲート絶縁層４が形成された状態の断面図である。

はじめに、薄膜トランジスタ４０の断面構造について説明する。図３５に示す薄膜トランジスタ４０は、所謂、トップゲート構造のＴＦＴである。薄膜トランジスタ４０は、フレキシブルな絶縁性材料からなる基板２を備えている。この基板２を構成樹脂で形成する場合の材質としては、例えば、ＰＥＳ（ポリエーテルスルホン），ＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド），ＰＥＮ（ポリエチレンナフタレート）等が挙げられる。

そして、基板２の上面には、ソース電極５及びドレイン電極６が、所定のチャネル長の離間幅をもって各々設けられている。このソース電極５及びドレイン電極６の材質には、Ａｌ，Ｍｏ，Ａｕ，Ｃｒ等の金属の他、ＩＴＯなどの透明導電材料、ＰＥＤＯＴ等の導電性ポリマーが適用可能である。そして、ソース電極５及びドレイン電極６との間は、所定のチャネル長が形成されている。なお、チャネル長は、ソース電極５の端面からドレイン電極６の端面までの距離と定義されている。

また、ソース電極５及びドレイン電極６間の基板２上には、自己組織化単分子膜（ＳＡＭ膜）からなる帯電膜８を前記マイクロコンタクトプリント（ＭＣＰ）法等で形成している。そして、ソース電極５、ドレイン電極６及び帯電膜８の上には、半導体層７が設けられ、さらに、ソース電極５、ドレイン電極６及び半導体層７を覆うように、ゲート絶縁層４が設けられている。このゲート絶縁層４は、ＰＩ（ポリイミド）等の有機物、またはＳｉＯ_２等の無機物等用いて合成したコーティング液をスピンコートして形成している。さらに、ゲート絶縁層４の上面には、ゲート電極３が設けられている。このゲート電極３の材質には、Ａｌ，Ｍｏ，Ａｕ，Ｃｒ等の金属の他、ＩＴＯなどの透明導電材料、ＰＥＤＯＴ（ポリ−３，４−エチレンジオキシチオフェン）等の導電性ポリマーが適用可能である。なお、ＰＥＤＯＴは、３，４−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ（３，４−エチレンジオキシチオフェン）を高分子量ポリスチレンスルホン酸中で重合してなる導電性ポリマーである。

次に、上記の構造からなる薄膜トランジスタ４０の製造方法について説明する。薄膜トランジスタ４０の製造方法は、図３６に示すように、基板２の上面に、ソース電極５及びドレイン電極６を各々形成するソース・ドレイン電極形成工程（Ｓ４１）と、その上に帯電膜８を形成する帯電膜形成工程（Ｓ４２）と、帯電膜８上に、半導体層７を形成する半導体層形成工程（Ｓ４３）と、ソース電極５、ドレイン電極６及び半導体層７を覆うようにゲート絶縁層４を形成するゲート絶縁層形成工程（Ｓ４４）と、ゲート絶縁層４の表面に、ゲート電極３を形成するゲート電極形成工程（Ｓ４５）とから構成されている。

この薄膜トランジスタ４０の製造方法では、はじめに、ソース・ドレイン電極形成工程（Ｓ４１）を行う。ソース・ドレイン電極形成工程（Ｓ４１）では、図３７に示す基板２を十分に洗浄する。次に、基板２を脱ガスし、図３８に示すように、マスク蒸着によって、一例として、Ａｕからなるソース電極５と、ドレイン電極６とを基板２上に形成する。

次に、帯電膜形成工程（Ｓ４２）を行う。この帯電膜形成工程では、図３９に示すように、帯電膜８の一例として、前述の自己組織化単分子膜（ＳＡＭ）からなる帯電膜８をマイクロコンタクトプリント（ＭＣＰ）法により、ソース電極５及びドレイン電極６間の基板２上に形成する。

次に、半導体層形成工程（Ｓ４３）を行う。この半導体層形成工程（Ｓ４３）では、図４０に示すように、ソース電極５、ドレイン電極６及び帯電膜８上に、シングルウォールカーボンナノチューブ（ＳＷＮＴ）と界面活性剤とを含む水溶液からなる分散液をインクジェット法等により塗布して、半導体層７を形成する。工程の詳細は、第一乃至第三の実施の形態と同じである。尚、半導体層形成工程（Ｓ４３）の後には、界面活性剤を除去するために洗浄するようにしても良い。

次に、ゲート絶縁層形成工程（Ｓ４４）を行う。ゲート絶縁層形成工程（Ｓ４４）では、図４１に示すように、半導体層形成工程（Ｓ４３）にて形成された半導体層７、ソース電極５及びドレイン電極６を覆うようにＰＩ（ポリイミド）等の有機物または、ＳｉＯ_２等の無機物等用いて合成したコーティング溶液をスピンコート法で塗布してゲート絶縁層４を形成する。このスピンコート法では、コーティング溶液を塗布した後に、基板２を水平に回転させる。その後１８０℃で一定時間（例えば、一時間）乾燥することによって、ゲート絶縁層４を形成することができる。

最後に、ゲート電極形成工程（Ｓ４５）を行う。このゲート電極形成工程では、図３５に示すように、マスク蒸着によってＡｌからなるゲート電極３をゲート絶縁層４上に形成する。なお、この時のマスク蒸着の条件は、真空度は３×１０^−４Ｐａであり、基板２の加熱は不要である。

以上説明したように、第一乃至第三の実施の形態のボトムゲートタイプの薄膜トランジスタ１０，２０，３０も第四の実施の形態のトップゲートタイプの薄膜トランジスタ４０でも、ソース電極５及びドレイン電極６間に、カーボンナノチューブを集積して、連続して配置することができる。従って、ソース電極５及びドレイン電極６間をカーボンナノチューブで架橋して、薄膜トランジスタの性能を向上することができる。また、上記実施の形態の薄膜トランジスタの製造方法は、大量生産に適し、また、低コストで薄膜トランジスタを製造することができる。

次に、上記実施の形態の薄膜トランジスタの性能を調べるため行った実験について、図４２を参照して説明する。図４２は、実験用のシリコン基板５０の平面図である。図４２に示すように、シリコン基板５０上にソース電極５及びドレイン電極６を形成した。そして、パターニングしてアミノ基が存在しない部分１６と、アミノ基が存在する部分（カーボンナノチューブ分散液を滴下すると、正に帯電する部分）８（帯電膜に相当）を作った。その上に、シングルウォールカーボンナノチューブと、陰イオン界面活性剤からなるカーボンナノチューブ分散液を塗布した。その結果、アミノ基が存在しない部分１６には、カーボンナノチューブ分散液が付着せず、アミノ基が存在する部分８に引き寄せられた。上記の資料１２個と、ＳＡＭが全くない資料１２個について次の試験を行った。

半導体パラメータアナライザー（ＨＰ４１５５Ｂ）（商品名）を用いて、ソース電極５及びドレイン電極６間の導通を調べる導通測定と、ＴＦＴ測定を行った。その結果、パターニングしたＳＡＭあるものでは、１２個の資料の何れでも、導通が確認できた（１００％）。また、ＴＦＴ特性が良好なものは１１個であった（９２％）。ＳＡＭの無いものでは、５個で導通が確認できた（４２％）。また、ＴＦＴ特性が良好なものも５個であった（４２％）。以上のように、パターニングしたＳＡＭが形成されたものは、ＳＡＭが無いものに比べて、カーボンナノチューブを特定位置に集積させることができ、良好な性能の電界効果トランジスタを得られることが実証された。

尚、本発明の薄膜トランジスタの製造方法及びその製造方法により製造された薄膜トランジスタは、上記の実施形態に限られず、各種の変形が可能なことはいうまでもない。例えば、ゲート絶縁層４の形成には、スピンコート法以外に、インクジェット法などの塗布法を用いてもよい。

第１の実施形態である薄膜トランジスタ１０の断面図である。 薄膜トランジスタ１０の製造方法のフローチャートである。 基板２の断面図である。 図３に示す基板２の上面にゲート電極３が形成された状態の断面図である。 図４に示す基板２の上面にゲート絶縁層４が形成された状態の断面図である。 図５に示すゲート絶縁層４の上面にソース電極５及びドレイン電極６が形成された状態の断面図である。 帯電膜８をゲート絶縁層４の上面のソース電極５及びドレイン電極６間に形成した状態の断面図である。 マイクロコンタクトプリント法の模式図である。 自己組織化単分子膜の拡大図である。 アミノシラン系ＳＡＭのｐＨとゼータ電位の関係を示す図である。 カーボンナノチューブ分散液１１を滴下前の状態を示す模式図である。 図１１の部分拡大図である。 カーボンナノチューブ分散液１１を滴下後の状態を示す模式図である。 図１３の部分拡大図である。 陰イオンの界面活性剤１３によりミセル状に単分散しているカーボンナノチューブ１２の模式図である。 薄膜トランジスタ１０のカーボンナノチューブ分散液を滴下後の平面図である。 ＳＡＭのｐＨとゼータ電位の関係を示す図である。 薄膜トランジスタ１０の平面図である。 薄膜トランジスタ１０の平面図である。 薄膜トランジスタ１０の平面図である。 第二の実施形態である薄膜トランジスタ２０の断面図である。 薄膜トランジスタ２０の製造方法のフローチャートである。 基板２の断面図である。 図２３に示す基板２の上面にゲート電極３が形成された状態の断面図である。 図２４に示す基板２の上面にゲート絶縁層４が形成された状態の断面図である。 図２５に示すゲート絶縁層４の上面に帯電膜８が形成された状態の断面図である。 帯電膜８上にソース電極５及びドレイン電極６が形成された状態の断面図である。 第三の実施形態である薄膜トランジスタ３０の断面図である。 薄膜トランジスタ３０の製造方法のフローチャートである。 基板２の断面図である。 図３０に示す基板２の上面にゲート電極３が形成された状態の断面図である。 図３１に示す基板２の上面にゲート絶縁層４が形成された状態の断面図である。 図３２に示すゲート絶縁層４の上面に帯電膜８が形成された状態の断面図である。 帯電膜８上に半導体層７が形成された状態の断面図である。 第四の実施形態である薄膜トランジスタ４０の断面図である。 薄膜トランジスタ４０の製造方法のフローチャートである。 基板２の断面図である。 図３０に示す基板２の上面にソース電極５及びドレイン電極６が形成された状態の断面図である。 ソース電極５とドレイン電極６との間に、帯電膜８が形成された状態の断面図である。 ソース電極５、ドレイン電極６及び帯電膜８上に半導体層７が形成された状態の断面図である。 ソース電極５、ドレイン電極６及び半導体層７を覆うようにゲート絶縁層４が形成された状態の断面図である。 実験用のシリコン基板５０の平面図である。

符号の説明

２ 基板
３ ゲート電極
４ ゲート絶縁層
５ ソース電極
６ ドレイン電極
７ 半導体層
８ 帯電膜
９ 帯電膜
１０ 薄膜トランジスタ
１１ カーボンナノチューブ分散液
１２ カーボンナノチューブ
１３ 界面活性剤
２０ 薄膜トランジスタ
３０ 薄膜トランジスタ
４０ 薄膜トランジスタ

Claims (13)

1. 基板上にゲート電極を形成するゲート電極形成工程と、
   前記ゲート電極形成工程で形成された前記ゲート電極を覆うように前記基板上にゲート絶縁層を形成するゲート絶縁層形成工程と、
   前記ゲート絶縁層形成工程で形成された前記ゲート絶縁層上に、ソース電極及びドレイン電極を互いに離間して形成するソース・ドレイン電極形成工程と、
   前記ソース・ドレイン電極形成工程で形成されたソース電極及びドレイン電極間の前記ゲート絶縁層上に帯電膜を形成する帯電膜形成工程と、
   少なくともカーボンナノチューブと界面活性剤とを含む水溶液からなる分散液を前記帯電膜上に塗布し、その後、乾燥することでカーボンナノチューブを定着させる半導体層形成工程と
   を備えたことを特徴とする薄膜トランジスタの製造方法。
2. 基板上にゲート電極を形成するゲート電極形成工程と、
   前記ゲート電極形成工程で形成された前記ゲート電極を覆うように前記基板上にゲート絶縁層を形成するゲート絶縁層形成工程と、
   前記ゲート絶縁層形成工程で形成された前記ゲート絶縁層上に、帯電膜を形成する帯電膜形成工程と、
   前記帯電膜上又は前記帯電膜両端の前記ゲート絶縁膜上に、ソース電極及びドレイン電極を互いに離間して形成するソース・ドレイン電極形成工程と、
   少なくともカーボンナノチューブと界面活性剤とを含む水溶液からなる分散液を前記帯電膜上に塗布し、その後、乾燥することでカーボンナノチューブを定着させる半導体層形成工程と
   を備えたことを特徴とする薄膜トランジスタの製造方法。
3. 基板上にゲート電極を形成するゲート電極形成工程と、
   前記ゲート電極形成工程で形成された前記ゲート電極を覆うように前記基板上にゲート絶縁層を形成するゲート絶縁層形成工程と、
   前記ゲート絶縁層形成工程で形成された前記ゲート絶縁層上に、帯電膜を形成する帯電膜形成工程と、
   少なくともカーボンナノチューブと界面活性剤とを含む水溶液からなる分散液を前記帯電膜上に塗布し、その後、乾燥することでカーボンナノチューブを定着させる半導体層形成工程と、
   当該半導体層形成工程で形成されたカーボンナノチューブ上にソース電極及びドレイン電極を互いに離間して形成するソース・ドレイン電極形成工程と
   を備えたことを特徴とする薄膜トランジスタの製造方法。
4. 基板上にソース電極及びドレイン電極を互いに離間して形成するソース・ドレイン電極形成工程と、
   前記ソース・ドレイン電極形成工程で形成されたソース電極及びドレイン電極間の前記基板上に帯電膜を形成する帯電膜形成工程と、
   少なくともカーボンナノチューブと界面活性剤とを含む水溶液からなる分散液を前記帯電膜上に塗布し、その後、乾燥することでカーボンナノチューブを定着させる半導体層形成工程と、
   前記半導体層形成工程で形成された前記半導体層を覆うように、前記基板上にゲート絶縁層を形成する絶縁層形成工程と、
   前記絶縁層形成工程で形成された前記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と
   を備えたことを特徴とする薄膜トランジスタの製造方法。
5. 前記半導体層形成工程では、前記分散液をインクジェット法により塗布することを特徴とする請求項１乃至４の何れかに記載の薄膜トランジスタの製造方法。
6. 前記界面活性剤は、正もしくは負の表面電位を持つ界面活性剤であり、
   前記帯電膜形成工程で、前記分散液のｐＨ下において、前記界面活性剤の表面電位と逆の電位を持つ帯電膜を前記ゲート絶縁層上、又は前記基板上に形成し、
   当該帯電膜により、その静電気力を利用して前記ソース電極及び前記ドレイン電極間に連続的にカーボンナノチューブを配置することを特徴とするトランジスタ請求項１乃至５の何れかに記載の薄膜トランジスタの製造方法。
7. 前記帯電膜形成工程で、前記帯電膜をマイクロコンタクトプリント法で形成することを特徴とする請求項１乃至６の何れかに記載の薄膜トランジスタの製造方法。
8. 前記帯電膜は、自己組織化単分子膜であることを特徴とする請求項１乃至７の何れかに記載の薄膜トランジスタの製造方法。
9. 前記ソース電極及び前記ドレイン電極間以外の領域に、前記分散液のｐＨ下において前記界面活性剤と同極性の表面電位をもつ帯電膜を形成することを特徴とする請求項１乃至８の何れかに記載の薄膜トランジスタの製造方法。
10. 前記ソース電極及び前記ドレイン電極間に、前記分散液のｐＨ下において界面活性剤と逆の表面電位を持つ帯電膜を形成し、それ以外の領域に界面活性剤と同極性の表面電位を持つ帯電膜を形成することを特徴とする請求項１乃至９の何れかに記載の薄膜トランジスタの製造方法。
11. 前記帯電膜は、前記ソース電極及びドレイン電極間のチャネルと同じ幅、又は、それより狭い幅のパターンを形成することを特徴とする請求項１乃至１０の何れかに記載の薄膜トランジスタの製造方法。
12. 前記半導体層形成工程の後に、前記界面活性剤を除去する洗浄工程を設けたことを特徴とする請求項１乃至１１の何れかに記載の薄膜トランジスタの製造方法。
13. 上記請求項１乃至１２の何れかに記載の薄膜トランジスタの製造方法により製造された薄膜トランジスタ。

Images