JP4645671B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP4645671B2
JP4645671B2 JP2008090605A JP2008090605A JP4645671B2 JP 4645671 B2 JP4645671 B2 JP 4645671B2 JP 2008090605 A JP2008090605 A JP 2008090605A JP 2008090605 A JP2008090605 A JP 2008090605A JP 4645671 B2 JP4645671 B2 JP 4645671B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
drain electrode
sam
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008090605A
Other languages
English (en)
Other versions
JP2009246123A (ja
Inventor
亮也 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2008090605A priority Critical patent/JP4645671B2/ja
Priority to PCT/JP2009/053315 priority patent/WO2009122823A1/ja
Publication of JP2009246123A publication Critical patent/JP2009246123A/ja
Application granted granted Critical
Publication of JP4645671B2 publication Critical patent/JP4645671B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Description

本発明は、薄膜トランジスタの製造方法に関する。
従来、有機ＥＬ、フィルム液晶、電子ペーパ等のフレキシブルディスプレイの各画素には、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）を備えたアクティブ駆動回路が埋め込まれている。薄膜トランジスタの中でも、半導体層として有機半導体を用いた有機薄膜トランジスタは、常温で製造することができ、かつ、プラスチック基板上にも形成できるものとして知られている。
有機半導体の中でも、低分子有機半導体の中には大きなキャリア移動度を持つものがある。しかしながら、低分子有機半導体は溶媒への溶解性に乏しいものが多いため、一般には、塗布法などの簡便な方法を用いて、有機薄膜トランジスタを製造するのが困難である。そこで、真空蒸着法などにより有機薄膜トランジスタを製造するのが一般的であるが、真空蒸着法などを用いた場合、処理が煩雑であり、コストもかかるという問題点があった。
また、有機ＴＦＴの有機半導体層は、耐薬品性、耐熱性のみならず、耐候性、耐水性も劣っており、非常に劣化しやすい。そのため、有機半導体層の表面に、有機半導体層を保護するための保護膜を形成することが提案されている（例えば、特許文献１参照。）。
特開２００２−１９８５３９号公報
しかしながら、汎用性ポリマーフィルム等のプラスチック基板は、図２４に示すように水蒸気浸透性が１ｇ／ｍ２day程度と高く水蒸気が透過しやすい問題点があった。また、包装用蒸着フィルムは、水蒸気浸透性が０．１ｇ／ｍ２day程度である。これに対して、有機ＥＬ、液晶、有機ＴＦＴの必要とされる水蒸気浸透性が０．０００１ｇ／ｍ２day程度であり、プラスチック基板を用いると、酸素や水分の透過性が高いため、プラスチック基板側から酸素や水分が透過し、有機半導体層を劣化させて、有機ＴＦＴの特性を安定化させることが困難になるという問題点があった。また、ＩＧＺＯのような無機半導体においても水分による劣化が発生している。尚、ＩＧＺＯはよく知られているようにアモルファス酸化物半導体であり、In(インジウム)-Ga(ガリウム)-Zn(亜鉛)-O(酸素)の組成で構成された半導体である。
本発明は前記課題を解決するためになされたものであり、基板側からの酸素や水分の透過を防止して、高性能な薄膜トランジスタを簡便な工程で製造するための薄膜トランジスタの製造方法を提供することを目的とする。
上記目的を達成するために、請求項１に係る発明の薄膜トランジスタの製造方法は、ポリマーから構成された基板上に絶縁層と、前記絶縁層の表面に形成されるソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成される半導体層と、ゲート電極とを有する薄膜トランジスタの製造方法であって、前記基板上にゲート電極を形成するゲート電極形成工程と、前記ゲート電極を覆うように前記基板上に前記絶縁層を形成するゲート絶縁層形成工程と、前記絶縁層上に、ソース電極及びドレイン電極を互いに離間して形成するソース・ドレイン電極形成工程と、前記ソース電極及び前記ドレイン電極間の前記絶縁層上に半導体層を形成する半導体層形成工程とを備え、前記ゲート電極形成工程及び前記ソース・ドレイン電極形成工程のうち、少なくともどちらか一方の電極形成工程で、前記電極の形成と同時に、前記基板の電極が形成される側と反対側の面に酸素及び水分の透過を防止するバリア膜を形成することを特徴とする。
また、請求項２に係る発明の薄膜トランジスタの製造方法は、ポリマーから構成された基板上に絶縁層と、前記絶縁層の表面に形成されるゲート電極と、ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成される半導体層とを有する薄膜トランジスタの製造方法であって、前記基板上にソース電極及びドレイン電極を互いに離間して形成するソース・ドレイン電極形成工程と、前記ソース電極及び前記ドレイン電極間に半導体層を形成する半導体層形成工程と、前記ソース電極、前記ドレイン電極及び前記半導体層を覆うように絶縁層を形成するゲート絶縁層形成工程と、前記ゲート絶縁層形成工程で形成された前記絶縁層上に、ゲート電極を形成するゲート電極形成工程とを備え、前記ソース・ドレイン電極形成工程及び前記ゲート電極形成工程のうち、少なくともどちらか一方の電極形成工程で、前記電極の形成と同時に、前記基板の電極が形成される側と反対側の面に酸素及び水分の透過を防止するバリア膜を形成することを特徴とする。
また、請求項３に係る発明の薄膜トランジスタの製造方法は、請求項１又は２に記載の発明の構成に加え、前記ゲート電極、前記ソース電極、前記ドレイン電極のうち、少なくとも一つの電極と、前記バリア膜が無電解メッキ法により形成されることを特徴とする。
また、請求項４に係る発明の薄膜トランジスタの製造方法は、請求項１乃至３の何れかに記載の発明の構成に加え、前記基板及び前記絶縁層のうち、少なくともどちらか一方の表面には、自己組織化単分子膜を形成するための表面無機化膜が形成され、当該表面無機化膜上に自己組織化単分子膜が形成されていることを特徴とする。
また、請求項５に係る発明の薄膜トランジスタの製造方法は、請求項１乃至４のいずれかに記載の発明の構成に加え、前記ゲート電極、前記ソース電極及び前記ドレイン電極の形成時には、マイクロコンタクトプリント法により自己組織化単分子膜を形成し、その後、前記ゲート電極、前記ソース電極及び前記ドレイン電極を形成することを特徴とする。
請求項１に係る発明の薄膜トランジスタの製造方法では、ボトムゲート型の薄膜トランジスタの製造方法において、ゲート電極形成工程及びソース・ドレイン電極形成工程のうち、少なくともどちらか一方の電極形成工程で、電極の形成と同時に、基板の電極が形成される側と反対側の面に酸素及び水分の透過を防止するバリア膜を形成することができるので、基板側から酸素や水分が透過し、半導体層を劣化させて、ＴＦＴの特性を不安定化させることを防止できる。また、基板は、ポリマーで構成されるが、当該ポリマーの基板を酸素や水分が通過することを防止できる。
また、請求項２に係る発明の薄膜トランジスタの製造方法によれば、トップゲート型の薄膜トランジスタの製造方法において、前記ソース・ドレイン電極形成工程及び前記ゲート電極形成工程のうち、少なくともどちらか一方の電極形成工程で、前記電極の形成と同時に、前記基板の電極が形成される側と反対側の面に酸素及び水分の透過を防止するバリア膜を形成することができるので、基板側から酸素や水分が透過し、半導体層を劣化させて、ＴＦＴの特性を不安定化させることを防止できる。また、基板は、ポリマーで構成されるが、当該ポリマーの基板を酸素や水分が通過することを防止できる。
また、請求項３に係る発明の薄膜トランジスタの製造方法によれば、請求項１又は２に記載の発明の効果に加え、前記ゲート電極、前記ソース電極、前記ドレイン電極のうち、少なくとも一つの電極と、前記バリア膜が無電解メッキ法により形成されるので、一つの工程で、電極とバリア膜を一度に形成できる。
また、請求項４に係る発明の薄膜トランジスタの製造方法によれば、請求項１乃至３のいずれかに記載の発明の効果に加え、基板及び前記絶縁層のうち、少なくともどちらか一方の表面には、自己組織化単分子膜を形成するための表面無機化膜が形成されているので、当該表面無機化膜上に自己組織化単分子膜を形成し易くなる。
また、請求項５に係る発明の薄膜トランジスタの製造方法によれば、請求項１乃至４のいずれかに記載の発明の効果に加え、ゲート電極、ソース電極及びドレイン電極の形成時には、マイクロコンタクトプリント法により自己組織化単分子膜を形成し、その後、前記ゲート電極、前記ソース電極及び前記ドレイン電極を形成するので、簡単な機構で、自己組織化単分子膜を形成することができる。
以下、本発明の第１実施形態である有機半導体を用いた有機薄膜トランジスタ１について、図面に基づいて説明する。図１は、第１実施形態である有機薄膜トランジスタ１の縦断面図であり、図２は、有機薄膜トランジスタ１の製造方法のフローチャートであり、図３乃至図７は、無電解めっき法による電極及びバリア膜の製造方法を説明する基板２の縦断面図である。
第１実施形態に係る有機薄膜トランジスタ１の構造について、図１を参照して説明する。尚、以下の説明では、図面下側（基板２側）を下側、図面上側を上側として説明する。図１に示す有機薄膜トランジスタ１は、所謂「ボトムゲート型」の有機薄膜トランジスタである。「ボトムゲート型」の有機薄膜トランジスタ１では、ゲート電極６が、ソース電極３やドレイン電極４より下側に位置する。
有機薄膜トランジスタ１は、各部材を支持する基板２を備えている。基板２の上面には、自己組織化単分子膜（Self Assembled Monolayer、以下「ＳＡＭ」とも称する。）を形成するための表面無機化膜７が形成され、基板２の下面にも、ＳＡＭを形成するための表面無機化膜８が形成されている。そして、表面無機化膜７上にＳＡＭ１０が形成され、そのＳＡＭ１０上にゲート電極６が設けられている。また、表面無機化膜８の下側には、ＳＡＭ１１が形成されている。また、ＳＡＭ１１下側には、無電解メッキによるバリア膜１４が形成されている。このバリア膜１４は、後述する方法により、ゲート電極６と一括形成されている。
また、ゲート電極６の上面には、ゲート電極６を覆うようにゲート絶縁層５が設けられている。また、ゲート絶縁層５の上面には、ＳＡＭを形成するための表面無機化膜９が形成されている。表面無機化膜９上には、ＳＡＭ１２及びＳＡＭ１３が所定間隔開けて所定幅で設けられ、その上にソース電極３及びドレイン電極４が、所定のチャネル長の離間幅をもって各々設けられている。また、ソース電極３表面には、置換金めっきによる金めっき層１５が形成され、ドレイン電極４の表面には、置換金めっきによる金めっき層１６が形成されている。そして、ソース電極３とドレイン電極４との間には、ゲート絶縁層５を介して、ゲート電極６と対向するように半導体層１７が設けられている。
次に、上記構成を有する基板２の有機薄膜トランジスタ１の製造方法について、図２乃至図７を参照して説明する。まず、第一表面無機化膜の形成工程（Ｓ１１）として、基板２の上下の表面に表面無機化膜７，８を形成する。一例としては、基板２として、ポリエチレンナフタレート樹脂（以下「ＰＥＮ」とも言う。）を用いて、表面無機化剤として、ＡＰＴＳ（Ａｍｉｎｏｐｒｏｐｙｌｔｒｉｍｅｔｈｏｘｙｓｉｌａｎｅ）１ｖｏｌ％アセトン溶液に基板２をディップし、当該ディップにより基板２の両面が表面無機化される。表面無機化膜７，８は数１０ｎｍ程度の厚さに形成される。尚、表面無機化法は、ｗｅｔ法にこだわらず、ＳｉＯ２ のスパッタ等でも構わない。
尚、基板２としては、表面が平坦である板状部材であり、各種材質が適用可能である。基板２の材質として絶縁性の材質を採用する場合には、上記、ＰＥＮ以外に、例えば、ＰＥＳ（ポリエーテルスルホン），ＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド）等のプラスチックを用いることができる。従って、基板２に可撓性を付与することができる。
次に、第一ＳＡＭ塗布工程（Ｓ１２）として、表面無機化膜７，８の表面をＵＶ照射等で水酸基リッチにした後に、図４に示すように、マイクロコンタクトプリント法でＳＡＭを塗布する。一例としては、ＰＤＭＳ（ポリジメチルシロキサン）から形成したスタンプ１９を作成して、ＳＡＭを塗布する。ＳＡＭとしては、アミノ基を有するシランカップリング剤（一例として、ＡＥＡＰＴＳ（Ａｍｉｎｏｅｔｈｙｌａｍｉｎｏｐｒｏｐｙｌｔｒｉｍｅｔｈｏｘｙｓｉｌａｎｅ））をマイクロコンタクトプリント法で塗布する。図４及び図５に示すように、基板２の上側表面の表面無機化膜７上には、形成するゲート電極６に合わせた形状のＳＡＭ１０を塗布し、基板２の下側表面の表面無機化膜８上には全面にＳＡＭ１１を塗布する。尚、ＳＡＭ（自己組織化膜）を形成する材料には、上記のようにシランカップリング剤一般を用いることができるが、シランカップリング剤としては官能基にアミノ基を有するものが特に望ましい。
次に、第一触媒液に浸たす工程を行う（Ｓ１３）。この工程では、図６に示すように、触媒２０がＳＡＭに選択的に付着する。具体的には、触媒としては、Ｐｄ−Ｓｎコロイド液（酸性）を用い、表面のアミノ基が酸性液中で表面電位が＋、Ｐｄ−Ｓｎコロイドが−に帯電しているため、静電気的な性質を利用してＳＡＭがあるところに選択的に触媒が付着する。また、触媒としては、アミノ基に対してＰｄが錯体を形成するＰｄ触媒溶液（コロイドではない）も候補の一つである（静電気力の利用でなく、化学反応を利用してＳＡＭに触媒が選択的に付着（結合）する）。
また、ＳＡＭはアミノ系シランカップリング剤以外に、ＳＡＭ自体に触媒特性を有するものであってもよい。例えばＭＰＴＳ（Ｍｅｒｃａｐｔｏｐｒｏｐｙｌｔｒｉｍｅｔｈｏｘｙｓｉｌａｎｅ）は金属と化学結合しやすい−ＳＨ基（チオール）を有するため、触媒がなくてもメッキ液中の金属原子がＳＡＭに結合し、結合した金属自体が触媒となりめっきが進行する。ＭＰＴＳ−銅メッキなどがその一例として挙げられる。
次に、第一無電解めっき工程（Ｓ１４）で、図７に示すように、ゲート電極６及びバリア膜１４を一括形成する。具体的には、Ｎｉ無電解めっきを行ってゲート膜厚を１００〜１０００ｎｍで形成する。また、このとき、同時にバリア膜１４をＳＡＭ１１上に形成する（図１参照）。このバリア膜１４の膜厚も一例として、１００〜１０００ｎｍで形成することができる。また、Ｎｉ以外の無電解めっき材料として、Ｃｕ，Ａｇ，Ａｕ，Ｓｎ，Ｐｄ，Ａｌ，Ｃｒ，Ｐｂなどを用いることができる。尚、無電解めっきは、安価で微細加工が可能であり、且つ、表面平坦性がメタルナノインクなどに比べて良い。また、プロセス温度が低く済むという特徴がある。
次に、ゲート絶縁層形成工程として（Ｓ１５）として、基板２及びゲート電極６の上面を覆うようにして、ゲート絶縁層５を形成する。ゲート絶縁層５は、一例として、厚さがおよそ１μｍであり、絶縁物質により形成されている。絶縁物質として無機絶縁物質を採用する場合は、Ａｌ２Ｏ３，ＳｉＯ２，ＳｉＮ，ＴｉＯ２等が適用可能である。また、絶縁物質として有機絶縁物質を採用する場合は、ＰＩ（ポリイミド），ＰＭＭＡ（ポリメチルメタクリレート），ＰＶＰ（ポリパラビニルフェノール）等が適用可能である。
次に、第二表面無機化膜の形成工程（Ｓ１６）を行う。この第二表面無機化膜の形成工程では、ゲート絶縁層５上に表面無機化膜９を前記第一表面無機化膜の形成工程（Ｓ１１）と同様の方法により形成する。
次に、第二ＳＡＭ塗布工程（Ｓ１７）として、表面無機化膜９上に、ソース電極３及びドレイン電極４の形状に合わせて、前記第一ＳＡＭ塗布工程（Ｓ１２）と同様の方法で、ＳＡＭ１２，１３を形成する。
次いで、第二触媒液に浸す工程（Ｓ１８）を行って、ＳＡＭ１２，１３上に触媒を付着する。この工程は、前記第一触媒液に浸す工程（Ｓ１３）と同様に行う。
次いで、第二無電解めっき工程（Ｓ１９）を行い、ＳＡＭ１２上にソース電極３を形成し、ＳＡＭ１３上にドレイン電極４を形成する。この第二無電解めっき工程（Ｓ１９）は、前記第一無電解めっき工程（Ｓ１４）と同様に行う。具体的には、Ｎｉ無電解めっきを行ってソース電極３及びドレイン電極４を形成する。このソース電極３及びドレイン電極４は、所定のチャネル長の離間幅をもって各々設けられている。
次いで、置換金めっき工程（Ｓ２０）を行う。この置換金めっき工程（Ｓ２０）では、ソース電極３及びドレイン電極４の表面に置換金めっきにより金めっき層１５及び金めっき層１６を各々形成する。
最後に、半導体層形成工程（Ｓ２１）を行って、ソース電極３とドレイン電極４と間の隙間を埋めるようにして、半導体層１７が形成される。半導体層１７は、ゲート絶縁層５を介して、ゲート電極６に対向するようにして配置されている。半導体層１７は、有機半導体と高分子樹脂とを少なくとも有している。なお、半導体層１７上には、必要に応じて、保護膜を形成しても良い。
尚、有機半導体の材質としては、可溶性のある有機半導体一般を用いることができる。また、有機半導体の材質としては、１種類の有機半導体を用いてもよいし、２種以上の有機半導体を組み合わせて用いてもよい。有機半導体として、低分子有機半導体を採用する場合、例えば、可溶化ペンタセンのような可溶化アセン類のほか、アルキルチオフェン類が適用可能である。また、有機半導体として高分子有機半導体を採用する場合は、ポリアルキルチオフェン類や、ポリフルオレン類が適用可能である。
高分子樹脂としては、選択した有機半導体が溶解する溶剤に有機半導体と一緒に溶ける高分子樹脂一般を用いることができる。また、高分子樹脂の材質としては、１種類の高分子樹脂を用いてもよいし、２種以上の高分子樹脂を組み合わせて用いてもよい。高分子樹脂の材質には、例えば、ＰＭＭＡ(ポリメチルメタクリレート)、ＰＳ(ポリスチレン)、ＰＶＰ(ポリビニルフェノール)等が適用可能である。
次に、図８乃至図１３を参照して、有機薄膜トランジスタ１の製造方法の第２実施の形態について説明する。図８は、第２実施の形態の有機薄膜トランジスタ１の製造方法のフローチャートであり、図９乃至図１３は、第２実施の形態の無電解めっき法による電極及びバリア膜の製造方法を説明する基板２の縦断面図である。
第２実施形態に係る有機薄膜トランジスタ１の構造については、第１の実施の形態と同じであるので、説明は書略する。
まず、第一表面無機化膜の形成工程（Ｓ３１）として、図９に示すように、基板２の上下の表面に表面無機化膜７，８を形成する。一例としては、基板２として、ポリエチレンナフタレート樹脂（以下「ＰＥＮ」とも言う。）を用いて、表面無機化剤として、ＡＰＴＳ（Ａｍｉｎｏｐｒｏｐｙｌｔｒｉｍｅｔｈｏｘｙｓｉｌａｎｅ）１ｖｏｌ％アセトン溶液に基板２をディップし、当該ディップにより基板２の両面が表面無機化される。表面無機化膜７，８は数１０ｎｍ程度の厚さに形成される。尚、表面無機化法は、ｗｅｔ法にこだわらず、ＳｉＯ２ のスパッタ等でも構わない。
尚、基板２としては、表面が平坦である板状部材であり、各種材質が適用可能である。基板２の材質として絶縁性の材質を採用する場合には、上記、ＰＥＮ以外に、例えば、ＰＥＳ（ポリエーテルスルホン），ＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド）等のプラスチックを用いることができる。従って、基板２に可撓性を付与することができる。
次に、第一ＳＡＭ塗布工程（Ｓ３２）として、表面無機化膜７，８の表面をＵＶ照射等で水酸基リッチにした後に、図１０に示すように、ディップ法により表面無機化膜７，８上にＳＡＭ１０，１１を塗布する。ＳＡＭとしては、第１実施の形態と同じく、アミノ基を有するシランカップリング剤（一例として、ＡＥＡＰＴＳ（Ａｍｉｎｏｅｔｈｙｌａｍｉｎｏｐｒｏｐｙｌｔｒｉｍｅｔｈｏｘｙｓｉｌａｎｅ））を塗布する。図１０に示すように、ディップ法により基板２の上側表面の表面無機化膜７上の上側全面にＳＡＭ１０を塗布し、基板２の下側表面の表面無機化膜８上には全面にＳＡＭ１１を塗布することが一度に行われる。尚、ＳＡＭ（自己組織化膜）を形成する材料には、上記のようにシランカップリング剤一般を用いることができるが、シランカップリング剤としては官能基にアミノ基を有するものが特に望ましい。
次に、ＳＡＭのパターニング工程を行う（Ｓ３３）。このＳＡＭのパターニング工程では、図１１に示すように、マスク２１を用いて、紫外線（ＵＶ）により、ＳＡＭのフォトエッチングを行う。マスク２１は、黒色部分２１ａと、透明部分２１ｂとから構成されており、黒色部分２１ａが紫外線を遮断し、透明部分２１ｂは紫外線を通過する。従って、黒色部分２１ａに隠されるＳＡＭ１０は残り、それ以外の部分のＳＡＭは、除去される。
次いで、第一触媒液に浸たす工程を行う（Ｓ３４）。この工程では、図１２に示すように、触媒２０がＳＡＭに選択的に付着する。具体的には、触媒としては、Ｐｄ−Ｓｎコロイド液（酸性）を用い、表面のアミノ基が酸性液中で表面電位が＋、Ｐｄ−Ｓｎコロイドが−に帯電しているため、静電気的な性質を利用してＳＡＭがあるところに選択的に触媒が付着する。また、触媒としては、アミノ基に対してＰｄが錯体を形成するＰｄ触媒溶液（コロイドではない）も候補の一つである（静電気力の利用でなく、化学反応を利用してＳＡＭに触媒が選択的に付着（結合）する）。
また、ＳＡＭはアミノ系シランカップリング剤以外に、ＳＡＭ自体に触媒特性を有するものであってもよい。例えばＭＰＴＳ（Ｍｅｒｃａｐｔｏｐｒｏｐｙｌｔｒｉｍｅｔｈｏｘｙｓｉｌａｎｅ）は金属と化学結合しやすい−ＳＨ基（チオール）を有するため、触媒がなくてもメッキ液中の金属原子がＳＡＭに結合し、結合した金属自体が触媒となりめっきが進行する。ＭＰＴＳ−銅メッキなどがその一例として挙げられる。
次に、第一無電解めっき工程（Ｓ３５）で、図１３に示すように、ゲート電極６及びバリア膜１４を形成する。具体的には、Ｎｉ無電解めっきを行ってゲート膜厚を１００〜１０００ｎｍで形成する。また、このとき、同時にバリア膜１４をＳＡＭ１１上に形成する。このバリア膜１４の膜厚も一例として、１００〜１０００ｎｍで形成することができる。また、Ｎｉ以外の無電解めっき材料として、Ｃｕ，Ａｇ，Ａｕ，Ｓｎ，Ｐｄ，Ａｌ，Ｃｒ，Ｐｂなどを用いることができる。
次に、ゲート絶縁層形成工程として（Ｓ３６）として、基板２及びゲート電極６の上面を覆うようにして、ゲート絶縁層５を形成する（図１参照）。ゲート絶縁層５は、一例として、厚さがおよそ１μｍであり、絶縁物質により形成されている。絶縁物質として無機絶縁物質を採用する場合は、Ａｌ２Ｏ３，ＳｉＯ２，ＳｉＮ，ＴｉＯ２等が適用可能である。また、絶縁物質として有機絶縁物質を採用する場合は、ＰＩ（ポリイミド），ＰＭＭＡ（ポリメチルメタクリレート），ＰＶＰ（ポリパラビニルフェノール）等が適用可能である。
次に、第二表面無機化膜の形成工程（Ｓ３７）を行う。この第二表面無機化膜の形成工程では、ゲート絶縁層５上に表面無機化膜９を前記第一表面無機化膜の形成工程（Ｓ３１）と同様の方法により形成する。
次に、第二ＳＡＭ塗布工程（Ｓ３８）として、表面無機化膜９上に、ソース電極３及びドレイン電極４の形状に合わせて、前記第一ＳＡＭ塗布工程（Ｓ３２）と同様の方法で、ＳＡＭ１２，１３を形成する。
次いで、第二触媒液に浸す工程（Ｓ３９）を行って、ＳＡＭ１２，１３上に触媒を付着する。この工程は、前記第一触媒液に浸す工程（Ｓ３４）と同様に行う。
次いで、第二無電解めっき工程（Ｓ４０）を行い、ＳＡＭ１２上にソース電極３を形成し、ＳＡＭ１３上にドレイン電極４を形成する。この第二無電解めっき工程（Ｓ４０）は、前記第一無電解めっき工程（Ｓ３５）と同様に行う。具体的には、Ｎｉ無電解めっきを行ってソース電極３及びドレイン電極４を形成する。このソース電極３及びドレイン電極４は、所定のチャネル長の離間幅をもって各々設けられている。
次いで、置換金めっき工程（Ｓ４１）を行う。この置換金めっき工程（Ｓ４１）では、ソース電極３及びドレイン電極４の表面に置換金めっきにより金めっき層１５及び金めっき層１６を各々形成する。
最後に、半導体層形成工程（Ｓ４２）を行って、ソース電極３とドレイン電極４と間の隙間を埋めるようにして、半導体層１７が形成される。半導体層１７は、ゲート絶縁層５を介して、ゲート電極６に対向するようにして配置されている。半導体層１７は、有機半導体と高分子樹脂とを少なくとも有している。なお、半導体層１７上には、必要に応じて、保護膜を形成しても良い。
次に、図１４乃至図１９を参照して、有機薄膜トランジスタ１の製造方法の第３実施の形態について説明する。図１４は、第３実施の形態の有機薄膜トランジスタ１の製造方法のフローチャートであり、図１５乃至図１９は、第３実施の形態の無電解めっき法による電極及びバリア膜の製造方法を説明する基板２の縦断面図である。
第３実施形態に係る有機薄膜トランジスタ１の構造については、第１及び第２実施の形態と同じであるので、説明は書略する。
まず、第一表面無機化膜の形成工程（Ｓ５１）として、図１５に示すように、基板２の上下の表面に表面無機化膜７，８を形成する。一例としては、基板２として、ポリエチレンナフタレート樹脂（以下「ＰＥＮ」とも言う。）を用いて、表面無機化剤として、ＡＰＴＳ（Ａｍｉｎｏｐｒｏｐｙｌｔｒｉｍｅｔｈｏｘｙｓｉｌａｎｅ）１ｖｏｌ％アセトン溶液に基板２をディップし、当該ディップにより基板２の両面が表面無機化される。表面無機化膜７，８は数１０ｎｍ程度の厚さに形成される。尚、表面無機化法は、ｗｅｔ法にこだわらず、ＳｉＯ２ のスパッタ等でも構わない。
尚、基板２としては、表面が平坦である板状部材であり、各種材質が適用可能である。基板２の材質として絶縁性の材質を採用する場合には、上記、ＰＥＮ以外に、例えば、ＰＥＳ（ポリエーテルスルホン），ＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド）等のプラスチックを用いることができる。従って、基板２に可撓性を付与することができる。
次に、第一ＳＡＭ塗布工程（Ｓ５３）として、表面無機化膜７，８の表面をＵＶ照射等で水酸基リッチにした後に、図１６に示すように、ディップ法により表面無機化膜７，８上にＳＡＭ１０，１１を塗布する。ＳＡＭとしては、第１実施の形態と同じく、アミノ基を有するシランカップリング剤（一例として、ＡＥＡＰＴＳ（Ａｍｉｎｏｅｔｈｙｌａｍｉｎｏｐｒｏｐｙｌｔｒｉｍｅｔｈｏｘｙｓｉｌａｎｅ））を塗布する。図１０に示すように、ディップ法により基板２の上側表面の表面無機化膜７上の上側全面にＳＡＭ１０を塗布し、基板２の下側表面の表面無機化膜８上には全面にＳＡＭ１１を塗布することが一度に行われる。尚、ＳＡＭ（自己組織化膜）を形成する材料には、上記のようにシランカップリング剤一般を用いることができるが、シランカップリング剤としては官能基にアミノ基を有するものが特に望ましい。
次いで、第一触媒液に浸たす工程を行う（Ｓ５４）。この工程では、図１７に示すように、触媒２０がＳＡＭに選択的に付着する。具体的には、触媒としては、Ｐｄ−Ｓｎコロイド液（酸性）を用い、表面のアミノ基が酸性液中で表面電位が＋、Ｐｄ−Ｓｎコロイドが−に帯電しているため、静電気的な性質を利用してＳＡＭがあるところに選択的に触媒が付着する。また、触媒としては、アミノ基に対してＰｄが錯体を形成するＰｄ触媒溶液（コロイドではない）も候補の一つである（静電気力の利用でなく、化学反応を利用してＳＡＭに触媒が選択的に付着（結合）する）。
また、ＳＡＭはアミノ系シランカップリング剤以外に、ＳＡＭ自体に触媒特性を有するものであってもよい。例えばＭＰＴＳ（Ｍｅｒｃａｐｔｏｐｒｏｐｙｌｔｒｉｍｅｔｈｏｘｙｓｉｌａｎｅ）は金属と化学結合しやすい−ＳＨ基（チオール）を有するため、触媒がなくてもメッキ液中の金属原子がＳＡＭに結合し、結合した金属自体が触媒となりめっきが進行する。ＭＰＴＳ−銅メッキなどがその一例として挙げられる。
次に、第一無電解めっき工程（Ｓ５５）で、図１８に示すように、ゲート電極６となるめっき層６０及びバリア膜１４を形成する。具体的には、Ｎｉ無電解めっきを行ってゲート膜厚を１００〜１０００ｎｍで形成する。また、このとき、同時にバリア膜１４をＳＡＭ１１上に形成する。このバリア膜１４の膜厚も一例として、１００〜１０００ｎｍで形成することができる。また、Ｎｉ以外の無電解めっき材料として、Ｃｕ，Ａｇ，Ａｕ，Ｓｎ，Ｐｄ，Ａｌ，Ｃｒ，Ｐｂなどを用いることができる。
次に、フォトリソグラフィーエッチング工程を行う（Ｓ５６）。このフォトリソグラフィーエッチング工程では、周知のフォトリソグラフィーエッチング法を用いて、めっき層６０のエッチングを行いゲート電極６を形成する。具体的には、図１８に示すめっき層６０上にフォトレジストを塗布し、フォト露光を行い、現像する。その後、エッチング溶液に浸けてエッチングし、最後にフォトレジストを剥離すると、図１９に示すように、ゲート電極６が形成される。
次に、ゲート絶縁層形成工程として（Ｓ５７）として、基板２及びゲート電極６の上面を覆うようにして、ゲート絶縁層５を形成する（図１参照）。ゲート絶縁層５は、一例として、厚さがおよそ１μｍであり、絶縁物質により形成されている。絶縁物質として無機絶縁物質を採用する場合は、Ａｌ２Ｏ３，ＳｉＯ２，ＳｉＮ，ＴｉＯ２等が適用可能である。また、絶縁物質として有機絶縁物質を採用する場合は、ＰＩ（ポリイミド），ＰＭＭＡ（ポリメチルメタクリレート），ＰＶＰ（ポリパラビニルフェノール）等が適用可能である。
次に、第二表面無機化膜の形成工程（Ｓ５８）を行う。この第二表面無機化膜の形成工程では、ゲート絶縁層５上に表面無機化膜９を前記第一表面無機化膜の形成工程（Ｓ５１）と同様の方法により形成する。
次に、第二ＳＡＭ塗布工程（Ｓ５９）として、表面無機化膜９上に、ソース電極３及びドレイン電極４の形状に合わせて、前記第一ＳＡＭ塗布工程（Ｓ５３）と同様の方法で、ＳＡＭ１２，１３を形成する。
次いで、第二触媒液に浸す工程（Ｓ６０）を行って、ＳＡＭ１２，１３上に触媒を付着する。この工程は、前記第一触媒液に浸す工程（Ｓ５４）と同様に行う。
次いで、第二無電解めっき工程（Ｓ６１）を行い、ＳＡＭ１２上にソース電極３を形成し、ＳＡＭ１３上にドレイン電極４を形成する。この第二無電解めっき工程（Ｓ６１）は、前記第一無電解めっき工程（Ｓ５５）と同様に行う。具体的には、Ｎｉ無電解めっきを行ってソース電極３及びドレイン電極４を形成する。このソース電極３及びドレイン電極４は、所定のチャネル長の離間幅をもって各々設けられている。
次いで、置換金めっき工程（Ｓ６２）を行う。この置換金めっき工程（Ｓ６２）では、ソース電極３及びドレイン電極４の表面に置換金めっきにより金めっき層１５及び金めっき層１６を各々形成する。
最後に、半導体層形成工程（Ｓ６３）を行って、ソース電極３とドレイン電極４と間の隙間を埋めるようにして、半導体層１７が形成される。半導体層１７は、ゲート絶縁層５を介して、ゲート電極６に対向するようにして配置されている。半導体層１７は、有機半導体と高分子樹脂とを少なくとも有している。なお、半導体層１７上には、必要に応じて、保護膜を形成しても良い。
次に、第４実施の形態の有機薄膜トランジスタ１００の構造について、図２０を参照して説明する。図２０は、トップゲート型の有機薄膜トランジスタ１００の縦断面図である。尚、以下の説明では、図面下側（基板２側）を下側、図面上側を上側として説明する。図２０に示す有機薄膜トランジスタ１は、所謂「トップゲート型」の有機薄膜トランジスタである。「トップゲート型」の有機薄膜トランジスタ１００では、ゲート電極６が、ソース電極３やドレイン電極４より上側に位置する。
この有機薄膜トランジスタ１００は、各部材を支持する基板２を備えている。基板２の上面には、ＳＡＭを形成するための表面無機化膜７が形成され、基板２の下面にも、ＳＡＭを形成するための表面無機化膜８が形成されている。そして、表面無機化膜７上にＳＡＭ１２，１３が所定間隔を空けて形成され、そのＳＡＭ１２上にソース電極３が設けられ、ＳＡＭ１３上にドレイン電極４が設けられている。また、表面無機化膜８の下側には、ＳＡＭ１１が形成されている。また、ＳＡＭ１１下側には、無電解メッキによるバリア膜１４が形成されている。このバリア膜１４は、後述する方法により、ソース電極３及びドレイン電極４と一括形成されている。
また、ソース電極３表面には、置換金めっきによる金めっき層１５が形成され、ドレイン電極４の表面には、置換金めっきによる金めっき層１６が形成されている。そして、ソース電極３とドレイン電極４との間には、半導体層１７が設けられている。また、ソース電極３、ドレイン電極４及び半導体層１７を覆うように、ゲート絶縁層５が設けられている。
また、ゲート絶縁層５の上面には、ＳＡＭを形成するための表面無機化膜９が形成されている。表面無機化膜９上には、ＳＡＭ１０所定幅で設けられ、その上にゲート電極６が設けられている。
次に、上記構成を有する基板２の有機薄膜トランジスタ１００の製造方法について、図２０及び図２１を参照して説明する。図２１は、トップゲート型の有機薄膜トランジスタ１００の製造方法のフローチャートである。
この有機薄膜トランジスタ１００の製造方法では、まず、第一表面無機化膜の形成工程（Ｓ７１）として、基板２の上下の表面に表面無機化膜７，８を形成する。一例としては、基板２として、ポリエチレンナフタレート樹脂（以下「ＰＥＮ」とも言う。）を用いて、表面無機化剤として、ＡＰＴＳ（Ａｍｉｎｏｐｒｏｐｙｌｔｒｉｍｅｔｈｏｘｙｓｉｌａｎｅ）１ｖｏｌ％アセトン溶液に基板２をディップし、当該ディップにより基板２の両面が表面無機化される。表面無機化膜７，８は数１０ｎｍ程度の厚さに形成される。尚、表面無機化法は、ｗｅｔ法にこだわらず、ＳｉＯ２ のスパッタ等でも構わない。
尚、基板２としては、表面が平坦である板状部材であり、各種材質が適用可能である。基板２の材質として絶縁性の材質を採用する場合には、上記、ＰＥＮ以外に、例えば、ＰＥＳ（ポリエーテルスルホン），ＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド）等のプラスチックを用いることができる。従って、基板２に可撓性を付与することができる。
次に、第一ＳＡＭ塗布工程（Ｓ７２）として、表面無機化膜７，８の表面をＵＶ照射等で水酸基リッチにした後に、前述のマイクロコンタクトプリント法でＳＡＭを塗布する。基板２の上側表面の表面無機化膜７上には、形成するソース電極３及びドレイン電極４に合わせた形状のＳＡＭ１２，１３を塗布し、基板２の下側表面の表面無機化膜８上には全面にＳＡＭ１１を塗布する。尚、ＳＡＭ（自己組織化膜）を形成する材料には、上記のようにシランカップリング剤一般を用いることができるが、シランカップリング剤としては官能基にアミノ基を有するものが特に望ましい。
次に、第一触媒液に浸たす工程を行う（Ｓ７３）。この工程では、第１実施の形態と同様に触媒２０（図６参照）がＳＡＭに選択的に付着する。具体的には、触媒としては、Ｐｄ−Ｓｎコロイド液（酸性）を用い、表面のアミノ基が酸性液中で表面電位が＋、Ｐｄ−Ｓｎコロイドが−に帯電しているため、静電気的な性質を利用してＳＡＭがあるところに選択的に触媒が付着する。また、触媒としては、アミノ基に対してＰｄが錯体を形成するＰｄ触媒溶液（コロイドではない）も候補の一つである（静電気力の利用でなく、化学反応を利用してＳＡＭに触媒が選択的に付着（結合）する）。
また、ＳＡＭはアミノ系シランカップリング剤以外に、ＳＡＭ自体に触媒特性を有するものであってもよい。例えばＭＰＴＳ（Ｍｅｒｃａｐｔｏｐｒｏｐｙｌｔｒｉｍｅｔｈｏｘｙｓｉｌａｎｅ）は金属と化学結合しやすい−ＳＨ基（チオール）を有するため、触媒がなくてもメッキ液中の金属原子がＳＡＭに結合し、結合した金属自体が触媒となりめっきが進行する。ＭＰＴＳ−銅メッキなどがその一例として挙げられる。
次に、第一無電解めっき工程（Ｓ７４）で、図２０に示すように、ソース電極３、ドレイン電極４及びバリア膜１４を形成する。具体的には、Ｎｉ無電解めっきを行ってＳＡＭ１２上にソース電極３を形成し、ＳＡＭ１３上にドレイン電極４を形成する。また、このとき、同時にバリア膜１４をＳＡＭ１１上に形成する。また、Ｎｉ以外の無電解めっき材料として、Ｃｕ，Ａｇ，Ａｕ，Ｓｎ，Ｐｄ，Ａｌ，Ｃｒ，Ｐｂなどを用いることができる。
次に、置換金めっき工程（Ｓ７５）を行う。この置換金めっき工程（Ｓ７５）では、ソース電極３及びドレイン電極４の表面に置換金めっきにより金めっき層１５及び金めっき層１６を各々形成する。
次に、半導体層形成工程（Ｓ７６）を行って、ソース電極３とドレイン電極４と間の隙間を埋めるようにして、半導体層１７が形成される。半導体層１７は、ゲート絶縁層５を介して、ゲート電極６に対向するようにして配置されている。半導体層１７は、有機半導体と高分子樹脂とを少なくとも有している。
次に、ゲート絶縁層形成工程として（Ｓ７７）として、基板２及びソース電極３、ドレイン電極４及び半導体層１７の上面を覆うようにして、ゲート絶縁層５を形成する（図２０参照）。ゲート絶縁層５は、一例として、厚さがおよそ１μｍであり、絶縁物質により形成されている。絶縁物質として無機絶縁物質を採用する場合は、Ａｌ２Ｏ３，ＳｉＯ２，ＳｉＮ，ＴｉＯ２等が適用可能である。また、絶縁物質として有機絶縁物質を採用する場合は、ＰＩ（ポリイミド），ＰＭＭＡ（ポリメチルメタクリレート），ＰＶＰ（ポリパラビニルフェノール）等が適用可能である。
次に、第二表面無機化膜の形成工程（Ｓ７８）を行う。この第二表面無機化膜の形成工程では、ゲート絶縁層５上に表面無機化膜９を前記第一表面無機化膜の形成工程（Ｓ７１）と同様の方法により形成する。
次に、第二ＳＡＭ塗布工程（Ｓ７９）として、表面無機化膜９上に、ゲート電極６の形状に合わせて、前記第一ＳＡＭ塗布工程（Ｓ７２）と同様の方法で、ＳＡＭ１０を形成する。
次いで、第二触媒液に浸す工程（Ｓ８０）を行って、ＳＡＭ１０上に触媒を付着する。この工程は、前記第一触媒液に浸す工程（Ｓ７３）と同様に行う。
次いで、第二無電解めっき工程（Ｓ８１）を行い、ＳＡＭ１０上にゲート電極６を形成する。この第二無電解めっき工程（Ｓ８１）は、前記第一無電解めっき工程（Ｓ７４）と同様に行う。具体的には、Ｎｉ無電解めっきを行ってゲート電極６を形成する。
次に、図２２及び図２３を参照して、マイクロコンタクトプリント（ＭＣＰ）法の詳細について説明する。図２２は、マイクロコンタクトプリント法の説明図であり、図２３は、マイクロコンタクトプリントで形成したＳＡＭ１０の拡大図である。このマイクロコンタクトプリント法は、図２２に示すように、ＰＤＭＳ（ポリジメチルシロキサン）から形成したシリコンゴム製のスタンプ１９で、インク（分子）を基板２上の表面無機化膜７にコンタクトさせることで、パターン化した分子の膜（自己組織化有機単分子膜（ＳＡＭ１０））を形成する方法である。ここで、形成されるＳＡＭ１０は、図２３に示すように、固体表面を自発的な反応により有機分子１層で被覆した膜（高密度に充填、化学結合による強固な薄膜）である。そして、末端基１０ａが機能基として作用する。従って、この末端基１０ａ（機能基）を換えることでＳＡＭ１０にいろいろな機能性を持たせることが出来る。
以上説明したように、上記有機薄膜トランジスタ１の製造方法の第１乃至第３実施の形態によれば、ゲート電極６の形成と同時に、基板２の裏面を金属被膜のバリア膜１４でカバーできるので、基板２の酸素や水分の透過率を大幅に低減でき、且つ、１つのプロセスで、低コストにバリア膜１４の形成ができる。また、上記有機薄膜トランジスタ１の製造方法の第４実施の形態によれば、ソース電極３・ドレイン電極４の形成と同時に、基板２の裏面を金属被膜のバリア膜１４でカバーできるので、基板２の酸素や水分の透過率を大幅に低減でき、且つ、１つのプロセスで、低コストにバリア膜１４の形成ができる。
さらに、バリア膜１４は、金属被膜であるので、遮光薄膜ともなる。尚、用いるＳＡＭによっては、触媒を用いない無電解めっきも可能となるため、コストをより低減できる。また、第１及び第２実施形態の有機薄膜トランジスタ１の製造方法によれば、レジストを使わずにゲート電極６を形成できるので、低コスト化を図ることができる。また、ソース電極３・ドレイン電極４を金置換することによりキャリア注入の効率化及びチオール系ＳＡＭの修飾により、薄膜トランジスタの高効率化が可能となる。
尚、本発明は、上記実施形態に限られず、各種の変形が可能である。実施形態では有機半導体を例示したが、水分や酸素により劣化が発生する無機半導体に対しても適用可能である。また、バリア膜の電極との一括形成方法としては、無電解めっき以外に、メタルナノインクやメタルペーストを用いても良い。
本発明の薄膜トランジスタの製造方法は、所謂ボトムゲート型またはトップゲート型の薄膜トランジスタの製造方法に適用可能である。
第１実施形態である有機薄膜トランジスタ１の縦断面図である。 有機薄膜トランジスタ１の製造方法のフローチャートである。 無電解めっき法による電極及びバリア膜の製造方法を説明する基板２の縦断面図である。 無電解めっき法による電極及びバリア膜の製造方法を説明する基板２の縦断面図である。 無電解めっき法による電極及びバリア膜の製造方法を説明する基板２の縦断面図である。 無電解めっき法による電極及びバリア膜の製造方法を説明する基板２の縦断面図である。 無電解めっき法による電極及びバリア膜の製造方法を説明する基板２の縦断面図である。 第２実施の形態の有機薄膜トランジスタ１の製造方法のフローチャートである。 第２実施の形態の無電解めっき法による電極及びバリア膜の製造方法を説明する基板２の縦断面図である。 第２実施の形態の無電解めっき法による電極及びバリア膜の製造方法を説明する基板２の縦断面図である。 第２実施の形態の無電解めっき法による電極及びバリア膜の製造方法を説明する基板２の縦断面図である。 第２実施の形態の無電解めっき法による電極及びバリア膜の製造方法を説明する基板２の縦断面図である。 第２実施の形態の無電解めっき法による電極及びバリア膜の製造方法を説明する基板２の縦断面図である。 第３実施の形態の有機薄膜トランジスタ１の製造方法のフローチャートである。 第３実施の形態の無電解めっき法による電極及びバリア膜の製造方法を説明する基板２の縦断面図である。 第３実施の形態の無電解めっき法による電極及びバリア膜の製造方法を説明する基板２の縦断面図である。 第３実施の形態の無電解めっき法による電極及びバリア膜の製造方法を説明する基板２の縦断面図である。 第３実施の形態の無電解めっき法による電極及びバリア膜の製造方法を説明する基板２の縦断面図である。 第３実施の形態の無電解めっき法による電極及びバリア膜の製造方を説明する基板２の縦断面図である。 トップゲート型の有機薄膜トランジスタ１００の縦断面図である。法を説明する基板２の縦断面図である。 トップゲート型の有機薄膜トランジスタ１００の製造方法のフローチャートである。 マイクロコンタクトプリント法の説明図である。 マイクロコンタクトプリントで形成したＳＡＭ１０の拡大図である。 水蒸気透過性のグラフである。
１ 有機薄膜トランジスタ
２ 基板
３ ソース電極
４ ドレイン電極
５ ゲート絶縁層
６ ゲート電極
７ 表面無機化膜
８ 表面無機化膜
９ 表面無機化膜
１４ バリア膜
１５，１６ 金メッキ層
１７ 半導体層
１９ スタンプ
６０ めっき層

Claims (5)

  1. ポリマーから構成された基板上に絶縁層と、前記絶縁層の表面に形成されるソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成される半導体層と、ゲート電極とを有する薄膜トランジスタの製造方法であって、
    前記基板上にゲート電極を形成するゲート電極形成工程と、
    前記ゲート電極を覆うように前記基板上に前記絶縁層を形成するゲート絶縁層形成工程と、
    前記絶縁層上に、ソース電極及びドレイン電極を互いに離間して形成するソース・ドレイン電極形成工程と、
    前記ソース電極及び前記ドレイン電極間の前記絶縁層上に半導体層を形成する半導体層形成工程とを備え、
    前記ゲート電極形成工程及び前記ソース・ドレイン電極形成工程のうち、少なくともどちらか一方の電極形成工程で、前記電極の形成と同時に、前記基板の電極が形成される側と反対側の面に酸素及び水分の透過を防止するバリア膜を形成することを特徴とする薄膜トランジスタの製造方法。
  2. ポリマーから構成された基板上に絶縁層と、前記絶縁層の表面に形成されるゲート電極と、ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成される半導体層とを有する薄膜トランジスタの製造方法であって、
    前記基板上にソース電極及びドレイン電極を互いに離間して形成するソース・ドレイン電極形成工程と、
    前記ソース電極及び前記ドレイン電極間に半導体層を形成する半導体層形成工程と、
    前記ソース電極、前記ドレイン電極及び前記半導体層を覆うように絶縁層を形成するゲート絶縁層形成工程と、
    前記ゲート絶縁層形成工程で形成された前記絶縁層上に、ゲート電極を形成するゲート電極形成工程とを備え、
    前記ソース・ドレイン電極形成工程及び前記ゲート電極形成工程のうち、少なくともどちらか一方の電極形成工程で、前記電極の形成と同時に、前記基板の電極が形成される側と反対側の面に酸素及び水分の透過を防止するバリア膜を形成することを特徴とする薄膜トランジスタの製造方法。
  3. 前記ゲート電極、前記ソース電極、前記ドレイン電極のうち、少なくとも一つの電極と、前記バリア膜が無電解メッキ法により形成されることを特徴とする請求項１又は２に記載の薄膜トランジスタの製造方法。
  4. 前記基板及び前記絶縁層のうち、少なくともどちらか一方の表面には、自己組織化単分子膜を形成するための表面無機化膜が形成され、
    当該表面無機化膜上に自己組織化単分子膜が形成されていることを特徴とする請求項１乃至３の何れかに記載の薄膜トランジスタの製造方法。
  5. 前記ゲート電極、前記ソース電極及び前記ドレイン電極の形成時には、マイクロコンタクトプリント法により自己組織化単分子膜を形成し、その後、前記ゲート電極、前記ソース電極及び前記ドレイン電極を形成することを特徴とする請求項１乃至４の何れかに記載の薄膜トランジスタの製造方法。
JP2008090605A 2008-03-31 2008-03-31 薄膜トランジスタの製造方法 Expired - Fee Related JP4645671B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008090605A JP4645671B2 (ja) 2008-03-31 2008-03-31 薄膜トランジスタの製造方法
PCT/JP2009/053315 WO2009122823A1 (ja) 2008-03-31 2009-02-25 薄膜トランジスタの製造方法及びその製造方法により製造された薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008090605A JP4645671B2 (ja) 2008-03-31 2008-03-31 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2009246123A JP2009246123A (ja) 2009-10-22
JP4645671B2 true JP4645671B2 (ja) 2011-03-09

Family

ID=41135219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008090605A Expired - Fee Related JP4645671B2 (ja) 2008-03-31 2008-03-31 薄膜トランジスタの製造方法

Country Status (2)

Country Link
JP (1) JP4645671B2 (ja)
WO (1) WO2009122823A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120199822A1 (en) * 2009-11-25 2012-08-09 Sharp Kabushiki Kaisha Organic transistor
GB2481367B (en) * 2010-06-04 2015-01-14 Plastic Logic Ltd Moisture Barrier for Electronic Devices
WO2013176247A1 (ja) * 2012-05-25 2013-11-28 株式会社ニコン トランジスタの製造方法およびトランジスタ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004022A (ja) * 1998-06-16 2000-01-07 Sony Corp 薄膜トランジスタの製造方法
JP2004134694A (ja) * 2002-10-15 2004-04-30 Toppan Printing Co Ltd 有機薄膜トランジスタとその製造方法
JP2005303262A (ja) * 2004-03-18 2005-10-27 Sharp Corp アクティブマトリクス基板、その製造装置、及び表示デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004022A (ja) * 1998-06-16 2000-01-07 Sony Corp 薄膜トランジスタの製造方法
JP2004134694A (ja) * 2002-10-15 2004-04-30 Toppan Printing Co Ltd 有機薄膜トランジスタとその製造方法
JP2005303262A (ja) * 2004-03-18 2005-10-27 Sharp Corp アクティブマトリクス基板、その製造装置、及び表示デバイス

Also Published As

Publication number Publication date
WO2009122823A1 (ja) 2009-10-08
JP2009246123A (ja) 2009-10-22

Similar Documents

Publication Publication Date Title
US7932110B2 (en) Layers and patterns of nanowire or carbon nanotube using chemical self assembly and fabricating method in liquid crystal display device thereby
US6946332B2 (en) Forming nanoscale patterned thin film metal layers
US7799618B2 (en) Method of manufacturing semiconductor device, semiconductor device, display device, and electronic instrument
KR101240656B1 (ko) 평판표시장치와 평판표시장치의 제조방법
US20100244015A1 (en) Organic semiconductor device, manufacturing method of same, organic transistor array, and display
WO2015076334A1 (ja) トランジスタの製造方法およびトランジスタ
US20140183506A1 (en) Method for manufacturing transistor and transistor
JP2009272523A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法
US20070082438A1 (en) Thin film transistor and method for fabrication of an electronic device
JP4645671B2 (ja) 薄膜トランジスタの製造方法
JP5439723B2 (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
JP2008071867A (ja) 有機トランジスタおよび有機トランジスタの製造方法
JP2008053582A (ja) 電子装置の製造方法
KR20090038326A (ko) 플렉서블 투명전극 제조 방법
WO2013176247A1 (ja) トランジスタの製造方法およびトランジスタ
JP2012033617A (ja) 有機トランジスタ素子用テンプレートおよびその製造方法、並びに有機トランジスタ素子およびその製造方法
KR20080100195A (ko) 반도체 디바이스 제조 방법
JP2007318025A (ja) 有機半導体素子、および、有機半導体素子の製造方法
JP4691545B2 (ja) 半導体装置の製造方法
JP5458296B2 (ja) 微細加工構造及びその加工方法並びに電子デバイス及びその製造方法
TWI646668B (zh) Thin film transistor array, manufacturing method thereof, and image display device
KR20110110969A (ko) 종이를 기판으로 이용하는 트랜지스터 및 메모리 장치와 그 제조방법
JP5737505B2 (ja) 有機半導体素子の製造方法
Jo et al. Fabrication of Direct Printed OTFT Array Using Flexible h-PDMS Stamp
CN107709609A (zh) 布线图案的制造方法、导电膜的制造方法以及晶体管的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees