KR20110110969A - 종이를 기판으로 이용하는 트랜지스터 및 메모리 장치와 그 제조방법 - Google Patents

종이를 기판으로 이용하는 트랜지스터 및 메모리 장치와 그 제조방법 Download PDF

Info

Publication number
KR20110110969A
KR20110110969A KR1020100030295A KR20100030295A KR20110110969A KR 20110110969 A KR20110110969 A KR 20110110969A KR 1020100030295 A KR1020100030295 A KR 1020100030295A KR 20100030295 A KR20100030295 A KR 20100030295A KR 20110110969 A KR20110110969 A KR 20110110969A
Authority
KR
South Korea
Prior art keywords
layer
ferroelectric
paper
paper substrate
gate electrode
Prior art date
Application number
KR1020100030295A
Other languages
English (en)
Other versions
KR101687834B1 (ko
Inventor
박병은
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020100030295A priority Critical patent/KR101687834B1/ko
Publication of KR20110110969A publication Critical patent/KR20110110969A/ko
Application granted granted Critical
Publication of KR101687834B1 publication Critical patent/KR101687834B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기판으로서 종이를 사용하여 제조된 트랜지스터 및 메모리와, 이들의 제조방법에 관한 것이다. 본 발명에 있어서는 펄프를 원료로 하는 종이, 또는 실리콘 등의 내열성 재료가 코팅된 종이를 기판으로 하여 트랜지스터 또는 메모리 장치가 제조된다. 본 발명은 종이 기판상에 진공증착법 등을 이용하여 게이트 전극 등의 금속 배선층이 형성되고, 여기에 강유전 물질로 구성되는 강유전체층과 채널형성층이 적층되어 구성된다.

Description

종이를 기판으로 이용하는 트랜지스터 및 메모리 장치와 그 제조방법{Paper-substrate transistor and memory device, and method of manufacturing the same}
본 발명은 강유전성 반도체 장치에 관한 것으로, 특히 기판으로서 종이를 사용하여 제조된 트랜지스터 및 메모리와, 이들의 제조방법에 관한 것이다.
트랜지스터나 메모리 등의 반도체 소자의 경우에는 예컨대 실리콘 등의 기판상에 다수의 배선층이나 무기물 층을 형성하는 방법을 통해 제조된다. 그런데, 이와 같은 실리콘 기판을 만들기 위해서는 일정한 방향성을 갖도록 실리콘을 성장시켜 잉곳을 만든 후, 이를 절단 및 경면가공하는 복잡한 과정이 요구되므로 제조시간 및 비용이 많이 소요되는 문제가 있게 된다.
한편, 대한민국 특허출원 10-2007-0030811 및 10-2009-0014155에는 종이, 코팅된 종이 또는 플라스틱 상에 일렉트로포토그래피 기술을 이용하여 다양한 배선층을 형성하는 방법을 통해 전자 소자를 제조하는 방법에 대하여 개시된 바 있다.
그러나, 상기한 방법은 드럼을 대전시킨 후, 여기에 토너를 부착시켜 인쇄를 실행하기 때문에 나노급 배선을 형성하기가 곤란하고, 또한 다른 배선층을 형성할 때 이전에 드럼에 부착된 토너가 완전하게 제거되지 않고 오염물질로서 작용함으로 인하여 반도체 장치와 같은 정밀한 소자를 제조하는데 부적절하다는 문제가 있다.
이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 종이 기판상에 트랜지스터 및 메모리 장치를 제조할 수 있는 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 상기한 제조방법에 의해 제조된 트랜지스터와 메모리 장치를 제공함에 또 다른 목적이 있다.
상기 목적을 실현하기 위한 본 발명의 제1 관점에 따른 종이를 기판으로 하는 메모리 장치의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판상에 게이트 전극을 형성하는 단계, 상기 게이트 전극상에 강유전체층을 형성하는 단계, 상기 강유전체층상에 채널형성층을 형성하는 단계 및, 상기 채널형성층상에 소스 및 드레인 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제2 관점에 따른 종이를 기판으로 하는 메모리 장치의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판상에 소스 및 드레인 전극을 형성하는 단계, 상기 종이 기판과 소스 및 드레인 전극 상에 채널형성층을 형성하는 단계, 상기 채널형성층상에 강유전체층을 형성하는 단계 및, 상기 강유전체층상에 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제3 관점에 따른 종이를 기판으로 하는 메모리 장치의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판상에 채널형성층을 형성하는 단계, 상기 채널형성층상에 소스 및 드레인 전극을 형성하는 단계, 상기 채널형성층상의 소스 및 드레인 전극의 사이 구간에 강유전체층을 형성하는 단계 및, 상기 강유전체층상에 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제4 관점에 따른 종이를 기판으로 하는 메모리 장치의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판상에 게이트 전극을 형성하는 단계, 상기 게이트 전극상에 강유전체층을 형성하는 단계, 상기 게이트 전극의 양측면에 소스 및 드레인 전극을 형성하는 단계 및, 상기 강유전체층과 소스 및 드레인 전극상에 채널형성층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 종이 기판을 준비하는 단계는 종이 조직내에 포함되어 있는 수분 또는 공기를 제거하는 단계를 추가로 포함하는 것을 특징으로 한다.
또한, 상기 채널형성층이 유기물 반도체 또는 절연층으로 구성되는 것을 특징으로 한다.
또한, 상기 강유전체층이 무기물 강유전 물질, 유기물 강유전 물질, 무기물 강유전 물질과 유기물의 혼합물, 무기물 강유전 물질과 유기물 강유전 물질의 혼합물, 무기물 강유전 물질과 금속의 혼합물 중 적어도 하나를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제5 관점에 따른 종이를 기판으로 하는 트랜지스터의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판상에 게이트 전극을 형성하는 단계, 상기 게이트 전극상에 강유전체층을 형성하는 단계, 상기 강유전체층상에 채널형성층을 형성하는 단계 및, 상기 채널형성층상에 소스 및 드레인 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제6 관점에 따른 종이를 기판으로 하는 트랜지스터의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판상에 소스 및 드레인 전극을 형성하는 단계, 상기 종이 기판과 소스 및 드레인 전극 상에 채널형성층을 형성하는 단계, 상기 채널형성층상에 강유전체층을 형성하는 단계 및, 상기 강유전체층상에 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제7 관점에 따른 종이를 기판으로 하는 트랜지스터의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판상에 채널형성층을 형성하는 단계, 상기 채널형성층상에 소스 및 드레인 전극을 형성하는 단계, 상기 채널형성층상의 소스 및 드레인 전극의 사이 구간에 강유전체층을 형성하는 단계 및, 상기 강유전체층상에 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제8 관점에 따른 종이를 기판으로 하는 트랜지스터의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판상에 게이트 전극을 형성하는 단계, 상기 게이트 전극상에 강유전체층을 형성하는 단계, 상기 게이트 전극의 양측면에 소스 및 드레인 전극을 형성하는 단계 및, 상기 강유전체층과 소스 및 드레인 전극상에 채널형성층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명의 제9 관점에 따른 종이를 기판으로 하는 메모리 장치는 종이 기판과, 상기 종이 기판상에 형성되는 게이트 전극, 상기 게이트 전극상에 형성되는 강유전체층, 상기 강유전체층상에 형성되는 채널형성층 및, 상기 채널형성층상에 형성되는 소스 및 드레인 전극을 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제10 관점에 따른 종이를 기판으로 하는 메모리 장치는 종이 기판과, 상기 종이 기판상에 형성되는 소스 및 드레인 전극, 상기 소스 및 드레인 전극과 종이 기판상에 형성되는 채널형성층 및, 상기 채널형성층상에 형성되는 강유전체층 및, 상기 강유전체층상에 형성되는 게이트 전극을 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제11 관점에 따른 종이를 기판으로 하는 메모리 장치는 종이 기판과, 상기 종이 기판상에 형성되는 채널형성층, 상기 채널형성층상에 형성되는 소스 및 드레인 전극, 상기 채널형성층상의 소스 및 드레인 전극 사이에 형성되는 강유전체층 및, 상기 강유전체층상에 형성되는 게이트 전극을 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제12 관점에 따른 종이를 기판으로 하는 메모리 장치는 종이 기판과, 상기 종이 기판상에 형성되는 게이트 전극, 상기 게이트 전극상에 형성되는 강유전체층, 상기 게이트 전극의 양측면에 각각 형성되는 소스 및 드레인 전극 및, 상기 강유전체층과 소스 및 드레인 전극 상에 형성되는 채널형성층을 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 채널형성층이 유기물 반도체 또는 절연층으로 구성되는 것을 특징으로 한다.
또한, 상기 강유전체층이 무기물 강유전 물질, 유기물 강유전 물질, 무기물 강유전 물질과 유기물의 혼합물, 무기물 강유전 물질과 유기물 강유전 물질의 혼합물, 무기물 강유전 물질과 금속의 혼합물 중 적어도 하나를 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 종이 기판이 내열성 물질이 코딩된 종이인 것을 특징으로 한다.
본 발명의 제13 관점에 따른 종이를 기판으로 하는 트랜지스터는 종이 기판과, 상기 종이 기판상에 형성되는 게이트 전극, 상기 게이트 전극상에 형성되는 강유전체층, 상기 강유전체층상에 형성되는 채널형성층 및, 상기 채널형성층상에 형성되는 소스 및 드레인 전극을 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제14 관점에 따른 종이를 기판으로 하는 트랜지스터는 종이 기판과, 상기 종이 기판상에 형성되는 소스 및 드레인 전극, 상기 소스 및 드레인 전극과 종이 기판상에 형성되는 채널형성층 및, 상기 채널형성층상에 형성되는 강유전체층 및, 상기 강유전체층상에 형성되는 게이트 전극을 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제15 관점에 따른 종이를 기판으로 하는 트랜지스터는 종이 기판과, 상기 종이 기판상에 형성되는 채널형성층, 상기 채널형성층상에 형성되는 소스 및 드레인 전극, 상기 채널형성층상의 소스 및 드레인 전극 사이에 형성되는 강유전체층 및, 상기 강유전체층상에 형성되는 게이트 전극을 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제16 관점에 따른 종이를 기판으로 하는 트랜지스터는 종이 기판과, 상기 종이 기판상에 형성되는 게이트 전극, 상기 게이트 전극상에 형성되는 강유전체층, 상기 게이트 전극의 양측면에 각각 형성되는 소스 및 드레인 전극 및, 상기 강유전체층과 소스 및 드레인 전극 상에 형성되는 채널형성층을 포함하여 구성되는 것을 특징으로 하는 한다.
상기한 구성으로 된 본 발명에 의하면, 트랜지스터나 메모리 장치를 기존의 실리콘 기판이 아닌 종이 기판상에 형성할 수 있게 된다. 따라서. 트랜지스터나 메모리 장치의 제조가격이 매우 낮아짐은 물론, 이후 트랜지스터 상에 형성된 금속 등을 용이하게 회수할 수 있게 된다.
도 1은 본 발명의 일실시예에 따른 트랜지스터 및 메모리 장치의 구조를 나타낸 단면도.
도 2는 본 발명의 다른 실시예에 따른 트랜지스터 및 메모리 장치의 구조예를 나타낸 단면도.
이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다. 단, 이하에서 설명하는 실시예들은 본 발명의 하나의 바람직한 구현예들을 나타낸 것으로서, 이러한 실시예의 예시는 본 발명의 권리범위를 제한하기 위한 것이 아니다. 본 발명은 그 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
본 발명에서 종이라 함은 펄프를 주원료로 하여 제조된 일체의 종이와 더불어, 이러한 종이에 예컨대 실리콘 등의 내열성 물질이 코팅된 것을 포함한다.
도 1은 본 발명에 따른 트랜지스터 및 메모리 장치의 구조예를 나타낸 것이다.
도 1에서 참조번호 1은 종이 기판이다. 이 종이 기판(1)상에는 금(Au), 백금(Pt), 은(Ag) 등의 도전성 금속으로 이루어지는 금속배선(2)이 형성된다.
상기 금속배선(2)은 게이트 전극으로서 제공된 것으로서, 이는 종이 기판(1)상에 진공증착방법을 통해 형성된다. 또한, 이때의 진공증착공정에 있어서 만일 종이의 조직내에 수분이나 산소를 포함하는 공기가 흡착되어 있는 경우 증착공정에서 가해지는 열에 의해 종이가 연소될 수 있다. 따라서, 종이 기판(1)에 금속배선(2)을 형성하기 전에 종이 기판(1)을 진공상태 또는 예컨대 아르곤(Ar), 네온(Ne) 등의 비활성 가스분위기내에서 열처리함으로써 종이에 흡착되어 있는 수분이나 공기를 제거하는 방법도 바람직하다.
이어, 상기 금속배선(2)상에 강유전 물질로 구성되는 강유전막 또는 강유전체층(3)이 형성된다. 이때 강유전체층(3)을 형성하는 강유전 물질로서는 PZT 등의 무기물이나, PVDF 등의 유기물, 무기물 강유전 물질과 유기물 또는 유기물 강유전 물질의 혼합물, 무기물 강유전 물질과 금속, 바람직하게는 철(Fe)의 혼합물 등이 사용된다.
또한, 강유전체층(3)의 형성에는 무기물 강유전 물질의 경우에는 진공증착법이 이용되고, 유기물 강유전 물질이나 무기물 강유전 물질과 유기물 또는 유기물 강유전 물질의 혼합물의 경우에는 스핀코팅법 등이 이용된다.
이어, 상기 게이트 전극(2)과 강유전체층(3)상에 채널형성층(4)이 형성된다.
이때, 채널형성층(4)으로서는 펜타센(Pentacene) 등의 유기물 반도체를 진공증착 또는 스핀코팅하여 형성하게 된다.
또한, 상기 유기물 반도체로서는 펜타센 이외에 예컨대 Cu-프탈로시아닌(Cu-phthalocyanine), 폴리아세틸렌(Polyacetylene), 메로시아닌(Merocyanine), 폴리티오펜(Polythiophene), 프탈로시아닌(Phthalocyanine), 폴리(3-헥실티오펜)[Poly(3-hexylthiophene)], 폴리(3-알킬티오펜) [Poly(3-alkylthiophene)], α-섹시티오펜(α-sexithiophene), α-ω-디헥실-섹시티오펜(α-ω-dihexyl-sexithiophene), 폴리티닐렌비닐렌(Polythienylenevinylene), Bis(dithienothiophene), α-ω-디헥실-쿼터티오펜(α-ω-dihexyl-quaterthiophene), 디헥실-안트라디티오펜(Dihexyl-anthradithiophene), α-ω-디헥실-퀸퀘티오펜(α-ω-dihexyl-quinquethiophene), F8T2, Pc2Lu, Pc2Tm, C60/C70, TCNQ, C60, PTCDI-Ph, TCNNQ, NTCDI, NTCDA, PTCDA, F16CuPc, NTCDI-C8F, DHF-6T, PTCDI-C8 등을 이용할 수 있다.
또한, 상기 채널형성층(4)으로서는 절연층을 이용하는 것도 가능하다. 이때 절연층으로서는 ZrO2, SiO4, Y2O3, CeO2 등의 무기물이나, BCB, 폴리이미드(Polyimide), 아크릴(Acryl), 파릴린 C(Parylene C), PMMA, CYPE 등의 유기물이 이용될 수 있다.
그리고, 상기 채널형성층(4)상에는 소스전극(5) 및 드레인전극(6)을 형성하여 트랜지스터 또는 메모리 장치를 완성하게 된다.
이때, 상기 소스전극(5) 및 드레인전극(6)으로는 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등의 재질이 이용된다.
상기 구조는 전계효과 트랜지스터나 메모리 장치로서 기능한다. 특히 메모리 장치로서는 1T(1-Transistor) 구조를 갖는 것이다. 본 메모리 장치는 게이트 전극(2)에 인가되는 전압에 따라 강유전체층(3)이 분극값을 갖게 되고, 강유전체층(3)의 분극값에 따라 채널형성층(4)에 선택적으로 채널이 형성됨으로써 소스 전극(5) 및 드레인 전극(6)간에 전류가 도통 또는 비도통상태로 설정된다.
그리고, 이와 같은 1T 구조에서 트랜지스터의 온/오프 상태에 따라 데이터 "0", "1"을 인식하게 된다.
상기 구조는 트랜지스터 또는 메모리 장치가 기존의 실리콘 기판이 아닌 종이 기판상에 구현된다. 따라서, 트랜지스터나 메모리 장치의 제조가격이 대폭 낮아지게 되고, 후일 본 디바이스를 폐기하는 경우에는 종이를 제거하는 간단한 작업을 통해 종이 위에 형성된 금속 등을 용이하게 회수할 수 있게 된다.
한편, 상술한 실시예에 있어서는 종이 기판(1)상에 금속 배선을 이용하여 게이트 전극(2)을 형성하고, 이 위에 강유전체층(3)과 채널형성층(4)을 순차 형성하는 인버티드 스태거드(Inverted staggered) 구조를 예로 들어 설명하였으나, 본 발명은 상기 구조 이외에 스태거드(Staggered) 구조, 코플래너(Coplanar) 구조 및 인버티드 코플래너(Inverted coplanar) 구조에 대해서도 동일한 방식으로 적용할 수 있다.
도 2는 본 발명이 적용될 수 있는 트랜지스터 또는 메모리 장치의 다른 구조예를 나타낸 단면도로서, 도 2a는 스태거드 구조, 도 2b는 코플래너 구조, 도 2c는 인버티드 코플래너 구조를 나타낸 것이다. 또한, 도 2에서 도 1과 대응하는 부분에는 동일한 참조번호가 부가되어 있다.
도 2a에 나타낸 스태거드 구조에 있어서는, 종이 기판(1)상에 진공증착을 이용하여 소스 전극(5) 및 드레인 전극(6)을 형성하고, 이들 전극(5, 6)이 형성된 구조체 상에 예컨대 진공증착이나 스핀코팅을 이용하여 전체적으로 채널형성층(4)을 형성하게 된다.
물론, 이 경우에 있어서도 상기 채널형성층(4)으로서는 유기물 반도체층이나 절연층을 이용할 수 있다.
그리고, 상기 채널형성층(4)상에 강유전체층(3) 및 게이트 전극(2)을 순차 형성하여 트랜지스터 또는 메모리 장치를 구성하게 된다.
도 2b에 나타낸 코플래너 구조에 있어서는, 종이 기판(1)상에 진공증착 또는 스핀코팅을 이용하여 전체적으로 유기물 또는 절연층의 채널형성층(4)을 형성하고, 이 위에 소스 및 드레인 전극(5, 6)을 형성한다.
그리고, 상기 채널형성층(4)상의 소스 및 드레인 전극(5, 6) 사이 구간에 강유전체층(3)을 형성한 후, 강유전체층(3)상에 게이트 전극(2)을 형성하여 트랜지스터 또는 메모리 장치를 구성하게 된다.
도 2c에 나타낸 인버티드 코플래너 구조에 있어서는 종이 기판(1)상에 진공증착법으로 금속 배선 등의 게이트 전극(2)을 형성하고, 이 게이트 전극(2)상에 강유전체층(3)을 형성하게 된다. 그리고, 이 강유전체층(3)상에 유기물 또는 절연층의 채널형성층(4)을 형성함과 더불어, 그 양측에 소스 및 드레인 전극(5, 6)을 형성하여 트랜지스터를 구성하게 된다.
이상으로 본 발명에 따른 실시예를 설명하였다. 그러나, 본 발명은 상술한 실시예에 한정되지 않고 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
예를 들어, 상술한 실시예에 있어서는 게이트 전극의 형성을 금속 배선을 이용하여 형성하는 것에 대하여 설명하였으나, 도전성 유기물 등을 잉크젯이나 스크린인쇄 등의 인쇄방법을 통해 형성하는 것도 가능하다.
1: 종이 기판, 2: 게이트 전극,
3: 강유전체층, 4: 채널형성층,
5: 소스 전극, 6: 드레인 전극.

Claims (49)

  1. 종이 기판을 준비하는 단계와,
    상기 종이 기판상에 게이트 전극을 형성하는 단계,
    상기 게이트 전극상에 강유전체층을 형성하는 단계,
    상기 강유전체층상에 채널형성층을 형성하는 단계 및,
    상기 채널형성층상에 소스 및 드레인 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치의 제조방법.
  2. 제1항에 있어서,
    상기 종이 기판을 준비하는 단계는 종이 조직내에 포함되어 있는 수분 또는 공기를 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치의 제조방법.
  3. 제1항에 있어서,
    상기 게이트 전극을 형성하는 단계는 도전성 금속을 진공증착하는 방법을 통해 실행되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치의 제조방법.
  4. 제1항에 있어서,
    상기 채널형성층이 유기물 반도체 또는 절연층으로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치의 제조방법.
  5. 제1항에 있어서,
    상기 강유전체층이 무기물 강유전 물질, 유기물 강유전 물질, 무기물 강유전 물질과 유기물의 혼합물, 무기물 강유전 물질과 유기물 강유전 물질의 혼합물, 무기물 강유전 물질과 금속의 혼합물 중 적어도 하나를 포함하여 구성되는 것을 특징으로 하는 메모리 장치의 제조방법.
  6. 종이 기판을 준비하는 단계와,
    상기 종이 기판상에 소스 및 드레인 전극을 형성하는 단계,
    상기 종이 기판과 소스 및 드레인 전극 상에 채널형성층을 형성하는 단계,
    상기 채널형성층상에 강유전체층을 형성하는 단계 및,
    상기 강유전체층상에 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치의 제조방법.
  7. 제6항에 있어서,
    상기 종이 기판을 준비하는 단계는 종이 조직내에 포함되어 있는 수분 또는 공기를 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치의 제조방법.
  8. 제6항에 있어서,
    상기 소스 및 드레인 전극을 형성하는 단계는 도전성 금속을 진공증착하는 방법을 통해 실행되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치의 제조방법.
  9. 제6항에 있어서,
    상기 채널형성층이 유기물 반도체 또는 절연층으로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치의 제조방법.
  10. 제6항에 있어서,
    상기 강유전체층이 무기물 강유전 물질, 유기물 강유전 물질, 무기물 강유전 물질과 유기물의 혼합물, 무기물 강유전 물질과 유기물 강유전 물질의 혼합물, 무기물 강유전 물질과 금속의 혼합물 중 적어도 하나를 포함하여 구성되는 것을 특징으로 하는 메모리 장치의 제조방법.
  11. 종이 기판을 준비하는 단계와,
    상기 종이 기판상에 채널형성층을 형성하는 단계,
    상기 채널형성층상에 소스 및 드레인 전극을 형성하는 단계,
    상기 채널형성층상의 소스 및 드레인 전극 사이에 강유전체층을 형성하는 단계 및,
    상기 강유전체층상에 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치의 제조방법.
  12. 제11항에 있어서,
    상기 종이 기판을 준비하는 단계는 종이 조직내에 포함되어 있는 수분 또는 공기를 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치의 제조방법.
  13. 제11항에 있어서,
    상기 채널형성층이 유기물 반도체 또는 절연층으로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치의 제조방법.
  14. 제11항에 있어서,
    상기 강유전체층이 무기물 강유전 물질, 유기물 강유전 물질, 무기물 강유전 물질과 유기물의 혼합물, 무기물 강유전 물질과 유기물 강유전 물질의 혼합물, 무기물 강유전 물질과 금속의 혼합물 중 적어도 하나를 포함하여 구성되는 것을 특징으로 하는 메모리 장치의 제조방법.
  15. 종이 기판을 준비하는 단계와,
    상기 종이 기판상에 게이트 전극을 형성하는 단계,
    상기 게이트 전극상에 강유전체층을 형성하는 단계,
    상기 게이트 전극의 양측면에 소스 및 드레인 전극을 형성하는 단계 및,
    상기 강유전체층과 소스 및 드레인 전극상에 채널형성층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치의 제조방법.
  16. 제15항에 있어서,
    상기 종이 기판을 준비하는 단계는 종이 조직내에 포함되어 있는 수분 또는 공기를 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치의 제조방법.
  17. 제15항에 있어서,
    상기 게이트 전극과 소스 및 드레인 전극을 형성하는 단계는 도전성 금속을 진공증착하는 방법을 통해 실행되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치의 제조방법.
  18. 제15항에 있어서,
    상기 채널형성층이 유기물 반도체 또는 절연층으로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치의 제조방법.
  19. 제15항에 있어서,
    상기 강유전체층이 무기물 강유전 물질, 유기물 강유전 물질, 무기물 강유전 물질과 유기물의 혼합물, 무기물 강유전 물질과 유기물 강유전 물질의 혼합물, 무기물 강유전 물질과 금속의 혼합물 중 적어도 하나를 포함하여 구성되는 것을 특징으로 하는 메모리 장치의 제조방법.
  20. 종이 기판을 준비하는 단계와,
    상기 종이 기판상에 게이트 전극을 형성하는 단계,
    상기 게이트 전극상에 강유전체층을 형성하는 단계,
    상기 강유전체층상에 채널형성층을 형성하는 단계 및,
    상기 채널형성층상에 소스 및 드레인 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
  21. 종이 기판을 준비하는 단계와,
    상기 종이 기판상에 소스 및 드레인 전극을 형성하는 단계,
    상기 종이 기판과 소스 및 드레인 전극상에 채널형성층을 형성하는 단계,
    상기 채널형성층상에 강유전체층을 형성하는 단계 및,
    상기 강유전체층상에 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
  22. 종이 기판을 준비하는 단계와,
    상기 종이 기판상에 채널형성층을 형성하는 단계,
    상기 채널형성층상에 소스 및 드레인 전극을 형성하는 단계,
    상기 채널형성층상의 소스 및 드레인 전극 사이에 강유전체층을 형성하는 단계 및,
    상기 강유전체층상에 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
  23. 종이 기판을 준비하는 단계와,
    상기 종이 기판상에 게이트 전극을 형성하는 단계,
    상기 게이트 전극상에 강유전체층을 형성하는 단계,
    상기 게이트 전극의 양측면에 소스 및 드레인 전극을 형성하는 단계 및,
    상기 강유전체층과 소스 및 드레인 전극상에 채널형성층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
  24. 종이 기판과,
    상기 종이 기판상에 형성되는 게이트 전극,
    상기 게이트 전극상에 형성되는 강유전체층,
    상기 강유전체층상에 형성되는 채널형성층 및,
    상기 채널형성층상에 형성되는 소스 및 드레인 전극을 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  25. 제24항에 있어서,
    상기 게이트 전극이 금속을 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  26. 제24항에 있어서,
    상기 채널형성층이 유기물 반도체 또는 절연층으로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  27. 제24항에 있어서,
    상기 강유전체층이 무기물 강유전 물질, 유기물 강유전 물질, 무기물 강유전 물질과 유기물의 혼합물, 무기물 강유전 물질과 유기물 강유전 물질의 혼합물, 무기물 강유전 물질과 금속의 혼합물 중 적어도 하나를 포함하여 구성되는 것을 특징으로 하는 메모리 장치.
  28. 제24항에 있어서,
    상기 게이트 전극이 도전성 유기물로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  29. 제24항에 있어서,
    상기 종이 기판이 내열성 물질이 코딩된 종이인 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  30. 종이 기판과,
    상기 종이 기판상에 형성되는 소스 및 드레인 전극,
    상기 소스 및 드레인 전극과 종이 기판상에 전체적으로 형성되는 채널형성층 및,
    상기 채널형성층상에 형성되는 강유전체층 및,
    상기 강유전체층상에 형성되는 게이트 전극을 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  31. 제30항에 있어서,
    상기 소스 및 드레인 전극이 금속을 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  32. 제30항에 있어서,
    상기 채널형성층이 유기물 반도체 또는 절연층으로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  33. 제30항에 있어서,
    상기 강유전체층이 무기물 강유전 물질, 유기물 강유전 물질, 무기물 강유전 물질과 유기물의 혼합물, 무기물 강유전 물질과 유기물 강유전 물질의 혼합물, 무기물 강유전 물질과 금속의 혼합물 중 적어도 하나를 포함하여 구성되는 것을 특징으로 하는 메모리 장치.
  34. 제30항에 있어서,
    상기 소스 및 드레인 전극이 도전성 유기물로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  35. 제30항에 있어서,
    상기 종이 기판이 내열성 물질이 코딩된 종이인 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  36. 종이 기판과,
    상기 종이 기판상에 형성되는 채널형성층,
    상기 채널형성층상에 형성되는 소스 및 드레인 전극,
    상기 채널형성층상의 소스 및 드레인 전극 사이에 형성되는 강유전체층 및,
    상기 강유전체층상에 형성되는 게이트 전극을 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  37. 제36항에 있어서,
    상기 채널형성층이 유기물 반도체로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  38. 제36항에 있어서,
    상기 채널형성층이 절연층으로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  39. 제36항에 있어서,
    상기 종이 기판이 실리콘이 코딩된 종이인 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  40. 종이 기판과,
    상기 종이 기판상에 형성되는 게이트 전극,
    상기 게이트 전극상에 형성되는 강유전체층,
    상기 게이트 전극의 양측면에 각각 형성되는 소스 및 드레인 전극 및,
    상기 강유전체층과 소스 및 드레인 전극 상에 형성되는 채널형성층을 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  41. 제40항에 있어서,
    상기 게이트 전극과 소스 및 드레인 전극이 금속을 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  42. 제40항에 있어서,
    상기 채널형성층이 유기물 반도체 또는 절연층으로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  43. 제40항에 있어서,
    상기 강유전체층이 무기물 강유전 물질, 유기물 강유전 물질, 무기물 강유전 물질과 유기물의 혼합물, 무기물 강유전 물질과 유기물 강유전 물질의 혼합물, 무기물 강유전 물질과 금속의 혼합물 중 적어도 하나를 포함하여 구성되는 것을 특징으로 하는 메모리 장치.
  44. 제40항에 있어서,
    상기 게이트 전극과 소스 및 드레인 전극이 도전성 유기물로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  45. 제40항에 있어서,
    상기 종이 기판이 내열성 물질이 코딩된 종이인 것을 특징으로 하는 종이를 기판으로 하는 메모리 장치.
  46. 종이 기판과,
    상기 종이 기판상에 형성되는 게이트 전극,
    상기 게이트 전극상에 형성되는 강유전체층,
    상기 강유전체층상에 형성되는 채널형성층 및,
    상기 채널형성층상에 형성되는 소스 및 드레인 전극을 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.
  47. 종이 기판과,
    상기 종이 기판상에 형성되는 소스 및 드레인 전극,
    상기 소스 및 드레인 전극과 종이 기판상에 전체적으로 형성되는 채널형성층 및,
    상기 채널형성층상에 형성되는 강유전체층 및,
    상기 강유전체층상에 형성되는 게이트 전극을 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.
  48. 종이 기판과,
    상기 종이 기판상에 형성되는 채널형성층,
    상기 채널형성층상에 형성되는 소스 및 드레인 전극,
    상기 채널형성층상의 소스 및 드레인 전극 사이에 형성되는 강유전체층 및,
    상기 강유전체층상에 형성되는 게이트 전극을 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.
  49. 종이 기판과,
    상기 종이 기판상에 형성되는 게이트 전극,
    상기 게이트 전극상에 형성되는 강유전체층,
    상기 게이트 전극의 양측면에 각각 형성되는 소스 및 드레인 전극 및,
    상기 강유전체층과 소스 및 드레인 전극 상에 형성되는 채널형성층을 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.
KR1020100030295A 2010-04-02 2010-04-02 종이를 기판으로 이용하는 트랜지스터 및 메모리 장치와 그 제조방법 KR101687834B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100030295A KR101687834B1 (ko) 2010-04-02 2010-04-02 종이를 기판으로 이용하는 트랜지스터 및 메모리 장치와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100030295A KR101687834B1 (ko) 2010-04-02 2010-04-02 종이를 기판으로 이용하는 트랜지스터 및 메모리 장치와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110110969A true KR20110110969A (ko) 2011-10-10
KR101687834B1 KR101687834B1 (ko) 2016-12-19

Family

ID=45027267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100030295A KR101687834B1 (ko) 2010-04-02 2010-04-02 종이를 기판으로 이용하는 트랜지스터 및 메모리 장치와 그 제조방법

Country Status (1)

Country Link
KR (1) KR101687834B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180061534A (ko) * 2016-11-29 2018-06-08 국민대학교산학협력단 종이기판 상에 제작된 소멸가능 트랜지스터 전자장치 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102293222B1 (ko) * 2018-12-28 2021-08-25 경상국립대학교산학협력단 아라미드 섬유 기반의 유기 박막 트랜지스터 및 그의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005092A (ja) * 2004-06-16 2006-01-05 Mitsubishi Chemicals Corp 電界効果トランジスタ
JP2006041487A (ja) * 2004-06-21 2006-02-09 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその製造方法
US20080128682A1 (en) * 2005-05-11 2008-06-05 University Of Seoul Foundation Of Industry- Academic Cooperation Ferrodielectric Memory Device And Method For Manufacturing The Same
KR20080107834A (ko) * 2007-06-08 2008-12-11 삼성전자주식회사 종이기판 제조방법 및 이를 이용한 표시소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005092A (ja) * 2004-06-16 2006-01-05 Mitsubishi Chemicals Corp 電界効果トランジスタ
JP2006041487A (ja) * 2004-06-21 2006-02-09 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその製造方法
US20080128682A1 (en) * 2005-05-11 2008-06-05 University Of Seoul Foundation Of Industry- Academic Cooperation Ferrodielectric Memory Device And Method For Manufacturing The Same
KR20080107834A (ko) * 2007-06-08 2008-12-11 삼성전자주식회사 종이기판 제조방법 및 이를 이용한 표시소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180061534A (ko) * 2016-11-29 2018-06-08 국민대학교산학협력단 종이기판 상에 제작된 소멸가능 트랜지스터 전자장치 및 그 제조방법

Also Published As

Publication number Publication date
KR101687834B1 (ko) 2016-12-19

Similar Documents

Publication Publication Date Title
Liu et al. Enabling gate dielectric design for all solution-processed, high-performance, flexible organic thin-film transistors
EP1657751B1 (en) Organic thin film transistor and method of manufacturing the same
JP4348644B2 (ja) 薄膜トランジスタ、電気光学装置および電子機器
US7138682B2 (en) Organic thin-film transistor and method of manufacturing the same
KR101240656B1 (ko) 평판표시장치와 평판표시장치의 제조방법
TWI300273B (ko)
US8134145B2 (en) Organic electronic device
JP2010251574A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタ
Lee et al. Flexible all-polymer field effect transistors with optical transparency using electrically conducting polymers
TW201640684A (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
JP5439723B2 (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
JP2009246342A (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP5141476B2 (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
KR101687834B1 (ko) 종이를 기판으로 이용하는 트랜지스터 및 메모리 장치와 그 제조방법
US20150295193A1 (en) Semiconductor device using paper as a substrate and method of manufacturing the same
US9391168B2 (en) Manufacturing method of a thin film transistor utilizing a pressing mold and active-matrix display devices made therefrom
KR101723684B1 (ko) 종이를 기판으로 이용하는 트랜지스터 및 그 제조방법
KR100749502B1 (ko) 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치
KR20090116593A (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 이용한바이오센서
JP4700976B2 (ja) 電界効果型有機トランジスタの製造方法
KR20140066116A (ko) 종이를 기판으로 이용하는 트랜지스터 및 그 제조방법
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP5724529B2 (ja) 半導体装置の製造方法、強誘電体素子の製造方法および電子機器の製造方法
JP2014530490A (ja) 有機電界効果トランジスタ
JP2006165234A (ja) 電界効果型トランジスタ

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 4