JP2005303262A - アクティブマトリクス基板、その製造装置、及び表示デバイス - Google Patents

アクティブマトリクス基板、その製造装置、及び表示デバイス Download PDF

Info

Publication number
JP2005303262A
JP2005303262A JP2005002370A JP2005002370A JP2005303262A JP 2005303262 A JP2005303262 A JP 2005303262A JP 2005002370 A JP2005002370 A JP 2005002370A JP 2005002370 A JP2005002370 A JP 2005002370A JP 2005303262 A JP2005303262 A JP 2005303262A
Authority
JP
Japan
Prior art keywords
substrate
active matrix
conductive film
matrix substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005002370A
Other languages
English (en)
Inventor
Tatsu Okabe
達 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005002370A priority Critical patent/JP2005303262A/ja
Priority to US11/065,975 priority patent/US8130334B2/en
Publication of JP2005303262A publication Critical patent/JP2005303262A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】静電気によるＴＦＴ２０の絶縁破壊及び長期の蓄積電荷不良を防止すると共に、プラスチック基板１１に生じる伸縮や反りを抑制する。
【解決手段】アクティブマトリクス基板１０は、プラスチック材料により構成された基板１１と、基板１１の片面側にマトリクス状に配置され、信号配線に接続された複数のＴＦＴ２０とを備えている。そして、基板１１の両面には、無機絶縁膜１２が設けられている。さらに、基板１１におけるＴＦＴ２０が配置されていない面側には導電性膜１３が設けられ、上記導電性膜１３は接地されている。
【選択図】図１

Description

本発明は、プラスチック材料により構成された基板を有するアクティブマトリクス基板、その製造装置、及び表示デバイスに関するものである。
従来より、液晶ディスプレイ、有機ＥＬディスプレイ、及び電気泳動ディスプレイ等の表示装置用には、ガラス基板の上に複数の薄膜トランジスタ（以下、ＴＦＴと称する）が形成されたアクティブマトリクス基板が広く用いられている。
近年、上記各種のディスプレイにも携帯性や柔軟性が求められるようになっており、軽量性やフレキシブル性などの利点から、ガラス基板の代わりにプラスチック基板を用いたアクティブマトリクス基板の研究が進められている。
上記プラスチック基板は、製造段階において、いわゆるロールツウロール方式により搬送することが好ましい。ロールツウロール方式を適用すると、ガラス基板に対して通常行われる枚葉式やバッチ式の搬送方法に比べて素早く基板を高速搬送できるという大きなメリットがあり、プラスチック基板を、ロールから連続的に引き出して効率よく製造することができる。その結果、アクティブマトリクス基板の製造効率を大幅に向上させることができる。
ところで、ＴＦＴは非常に微細な構造を有しているので、製造工程及び製造後の製品状態において静電気に弱いという性質を有している。すなわち、製造工程においてアクティブマトリクス基板の背面に静電気が帯電すると、ＴＦＴ側には、プラスチック基板（又はガラス基板）をキャパシタとして電荷が誘起される。その結果、ＴＦＴに静電破壊が生じてしまうという問題がある。
このため、従来より、ＴＦＴが形成されたガラス基板の背面に、導電膜であるＩＴＯ膜を設けることが知られている（例えば、特許文献１参照）。このことにより、ガラス基板の背面に生じる静電気の分布を分散させ、ＴＦＴの静電破壊を防止するようにしている。ただし、一般にガラス基板に生じる静電気量はそれほど大きくないため、通常行われているガラス基板の搬送方式ではこの構造はとられていない。
一方、プラスチック基板は、一般に、ガラス基板に比べて極端に水分を吸収しやすく、熱膨張係数が大きいという特性を有する。その結果、基板に大きな伸縮や反りが生じやすいという問題がある。したがって、ＴＦＴを高精度に形成してアクティブマトリクス基板を製造するためには、プラスチック基板を、複数の加工装置同士の間や、加工装置の内部で搬送するときに、何らかの手段により基板の伸縮や反りを抑える必要がある。近年、基板の大型化が進んでいるため、上記伸縮や反りの問題はさらに顕著なものとなってしまう。
そこで、従来より、反りを抑えた状態でプラスチック基板を搬送するために、専用の搬送治具を用いることが知られている（例えば、特許文献２参照）。上記搬送治具は、容易に変形しない比較的高い剛性を有する支持基板と、その支持基板に設けられた粘着材層とを備えている。そして、プラスチック基板などの強度や剛性が比較的低い基板を、上記粘着材層を介して支持基板に固定するように構成されている。このことにより、プラスチック基板の反りを上記搬送治具によって強制的に抑えるようにしている。
特開平４−２７３１６６号公報 特開平８−８６９９３号公報
しかしながら、上記搬送治具を例えばガラス等により形成した場合、その重量が基板単体に比べて３倍以上にもなるため、実際には、上記搬送治具をそのまま一般的な製造装置に導入することは難しく、上記搬送治具を用いる場合には、製造装置自体を変更する必要があるので、その変更に要するコストが嵩むという問題がある。さらに、搬送治具に粘着材層を用いると、真空中において粘着材層から不要なガスが発生したり、高温における粘着材層の硬化により基板を支持基板から剥がしづらくなるなどの問題があったため、上記搬送治具は大気中でかつ比較的温度の低い条件下でのみしか使用されていなかった。
ところで、プラスチック基板はガラス基板に比べて摩擦による静電気が溜まりやすく、且つ抜けにくいという性質を有している。したがって、プラスチック基板の大きなメリットであるロールツウロール方式を適用すると、基板の巻き取り及び巻き出し時に非常に大きな静電気が発生してしまい、製造するデバイスの良品率を大きく低下させていた。加えて、ＴＦＴが製造された後の表示デバイスにおいても、乾燥した条件のもとで長期的にデバイスを動作させると、空気摩擦によりプラスチック基板上に微量の電荷が発生する。この電荷により表示デバイスに不要なバイアスが加わり続けるため、表示デバイスが正確に表示できないという長期の蓄積電荷による不良の問題があった。
本発明は、斯かる諸点に鑑みてなされたものであり、その主たる目的とするところは、静電気による能動素子の絶縁破壊及び長期の蓄積電荷不良を防止すると共に、プラスチック基板に生じる伸縮や反りを可及的に抑制することにある。
上記の目的を達成するために、この発明では、アクティブマトリクス基板を構成するプラスチック基板に対し、導電性膜及び無機膜を設けるようにした。
具体的に、本発明に係るアクティブマトリクス基板は、プラスチック材料により構成された基板と、上記基板の片面側にマトリクス状に配置され、信号配線に接続された複数の能動素子とを備えるアクティブマトリクス基板であって、上記基板における上記能動素子が配置されていない面側に設けられた導電性膜と、上記基板の両面又は片面に設けられた無機膜とを備えている。
上記導電性膜は、水分を透過させない機能を有していてもよい。
上記導電性膜は、電気的に接地されていることが好ましい。
上記基板、無機膜及び導電性膜は、透明材料により構成されていてもよい。
上記導電性膜は、導電性高分子材料により構成されていることが望ましい。
上記導電性膜の少なくとも一部は、保護膜により覆われていてもよい。
上記保護膜は、無機膜により構成されていることが望ましい。
また、本発明に係る製造装置は、上記アクティブマトリクス基板を製造する製造装置であって、上記基板を支持面で支持する基板ステージを備え、上記支持面は、導電体により構成されると共に電気的に接地されている。
また、本発明に係る製造装置は、上記アクティブマトリクス基板を製造する製造装置であって、上記基板を支持面で支持する基板ステージと、上記基板が上記基板ステージの支持面で支持された状態で、上記基板の導電性膜を電気的に接地させる接地機構とを備えている。
上記基板ステージの支持面は、絶縁体により構成され、上記基板ステージは、基板を保持するための静電チャック部を備えていることが好ましい。
上記接地機構は、基板ステージの周縁領域に配置されていてもよい。
上記基板をロール状に巻き付けるための巻き付け軸を備え、上記巻き付け軸は、電気的に接地されていることが好ましい。
また、本発明に係る表示デバイスは、上記アクティブマトリクス基板と、上記アクティブマトリクス基板の能動素子により駆動される表示媒体層とを備える表示デバイスであって、上記アクティブマトリクス基板の導電性膜は、電気的に接地されている。
−作用−
次に、本発明の作用について説明する。
本発明に係るアクティブマトリクス基板は、基板に水分を透過しない無機膜が設けられているため、水分吸収による基板の伸縮や反りが抑制されるため、反りを延ばすための専用の搬送用治具が不要になると共に、微細なパターニングが必要となる能動素子の製造においても、マスクパターン等の位置合わせ精度を向上できるため、アクティブマトリクス基板を高精度に製造することが可能となる。
さらに、上記基板に導電性膜が設けられているため、アクティブマトリクス基板の製造段階や使用時に静電気が帯電したとしても、その静電気は導電性膜により均一に分散する。したがって、アクティブマトリクス基板が静電気の発生しやすいプラスチック基板により構成されている場合であっても、能動素子の絶縁破壊が未然に防止される。その結果、製造段階において、静電気による能動素子の絶縁破壊を防止した状態で、ロールツウロール方式により効率よく基板を高速搬送することが可能となる。
また、上記導電性膜を、水分を透過させない構成とすることにより、一方の基板面に水分を透過しない上記無機膜を設けて、基板の水分吸収を抑制することが可能となる。つまり、無機膜を基板の片面側だけに省略して設けることができる。
また、上記導電性膜を電気的に接地しておくことにより、基板に生じた静電気は、迅速且つ確実に除去される。
また、基板、無機膜及び導電性膜を透明材料により構成することによって、アクティブマトリクス基板を、上記基板、無機膜及び導電性膜を透過する光により透過表示を行う透過型の表示装置に適用することが可能となる。
また、導電性膜の材料を導電性高分子とすることによって、プラスチック材料からなる基板の製造と同時に、同様の装置を用いて上記導電性高分子からなる導電性膜を形成することが可能となる。
また、導電性高分子材料からなる上記導電性膜の少なくとも一部を、無機膜等の保護膜によって覆うことにより、例えば能動素子の製造工程等において、エッチャント等の薬品に対する耐性を得ることができる。
また、本発明に係る製造装置は、上記基板が基板ステージの支持面で支持された状態で、上記導電性膜を電気的に接地させる接地機構を備えることによって、基板を基板ステージに装着することにより該基板の電気的に接地させることが可能となる。したがって、静電気が発生しやすい真空環境やプラズマ発生環境において、基板に発生した電荷を早急且つ完全に除去することが可能となる。
また、上記基板ステージの支持面は、絶縁体により構成され、基板ステージは、基板を保持するための静電チャック部を備えることによって、基板の導電性膜は、静電チャック部に対してジャンセン・ラーベック力により引き寄せられる。その結果、基板は、基板ステージの支持面に平坦に保持されることとなる。また、静電チャックは真空槽や高い温度の厳しい環境化でも安定して使用できるため、薄膜トランジスタ製造工程全般において基板の反りを強制的に延ばすことができる。その結果、上記基板を、嵩のある搬送冶具を用いることなく、軽量かつ薄い状態で、平坦に固定保持した状態で搬送することが可能となる。
また、上記基板をロール状に巻き付けるための巻き付け軸を備え、巻き付け軸を電気的に接地することにより、プラスチック基板の巻き付け軸への巻き付け及び巻き出しに伴って基板に発生した非常に大きな静電気は、接地された巻き付け軸を介して除去される。したがって、静電気による影響を無くした状態で、ロールツウロール方式により基板を高速搬送することが可能となる。加えて、ロールツウロール方式での搬送を行うと基板の反りを両端ロールの張力により抑えることも可能となる。
また、表示デバイスとして、上記アクティブマトリクス基板を備え、アクティブマトリクス基板の導電性膜を電気的に接地することにより、表示デバイスの動作に伴って発生する微量の静電気が除去されるため、長期の蓄積電荷不良が改善されデバイスの信頼性が向上する。
本発明によれば、水分を透過しない無機膜を設けることにより、水分吸収による基板の伸縮や反りを抑制することができる。その結果、反りを延ばすための嵩のある専用の搬送用治具を不要としながら、アクティブマトリクス基板を高精度に製造できる。
そのことに加え、導電性膜を設けることにより、基板に生じる非常に大きな静電気を導電性膜の全体に分散させることができる。そのため、能動素子の絶縁破壊及び長期の蓄積電荷不良を防止してアクティブマトリクス基板の信頼性を向上させることができる。また、製造段階においてロールツウロール方式により効率よく搬送できるため、製造コストの低減を図ることができる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。また、以下の各実施形態において、例えば図１における上側を「前面側」、また下側を「背面側」とする。
《発明の実施形態１》
図１〜図４は、本発明に係るアクティブマトリクス基板、その製造装置、及び表示デバイスの実施形態を示している。図１は、アクティブマトリクス基板の拡大断面図であり、図２は、表示デバイスの模式的断面図であり、図３及び図４は、製造装置の要部を示す断面図である。
まず、アクティブマトリクス基板及びそれを備える表示デバイスについて説明する。本実施形態の表示デバイスは、例えばパソコンやテレビ等に用いられる透過型の液晶表示装置１である。液晶表示装置１は、図２に示すように、アクティブマトリクス基板１０と、表示媒体層である液晶層３５を介してアクティブマトリクス基板１０に対向配置された対向基板３０とを備えている。
上記対向基板３０は、カラーフィルタ（図示省略）を備えている。また、対向基板３０の外側には、偏光板３１が積層して設けられている。
上記アクティブマトリクス基板１０は、１１と、基板１１の片面側にマトリクス状に配置された複数の能動素子２０とを備えている。上記能動素子２０は、薄膜トランジスタ（以下、ＴＦＴと略称する）により構成されている。
上記基板１１は、透明なプラスチック材料により構成され、例えば一辺が６インチで基板厚みが０．２ｍｍの矩形板材により形成されている。基板１１は、樹脂のみによって構成する以外に、例えば、エポキシ系やポリイミド系等の樹脂と、他の無機材料との複合材料により構成してもよい。
上記基板１１の前面側及び背面側の両表面には、無機膜である無機絶縁膜１２がそれぞれ積層して設けられている。無機絶縁膜１２は、例えば、透明な無機材料である窒化シリコンや酸化シリコン等により構成されており、スパッタ法やＣＶＤ法等により膜厚が１０００Åに形成されている。そして、無機絶縁膜１２は、水分を透過させない機能を有している。また、無機絶縁膜１２は、後述の導電性膜１３やゲート電極１４と基板１１との密着性を向上させると共に、ガスバリア性を高める機能をも有している。
また、基板１１の前面側には、図１に示すように、ＴＦＴ２０が形成されている。つまり、ＴＦＴ２０は、基板１１の前面側の無機絶縁膜１２の上に形成されている。ＴＦＴ２０は、複数の信号配線（図示省略）及び走査配線（図示省略）に接続されている。さらに、ＴＦＴ２０には、液晶層３５を絵素毎に駆動するための絵素電極２１が接続されている。絵素電極２１はＩＴＯにより構成されている。
上記ＴＦＴ２０は、信号配線に接続されて信号電圧が供給されるソース電極１８と、絵素電極２１に信号電圧を供給するためのドレイン電極１９と、上記ソース電極１８からドレイン電極１９への通電状態を切り換えるためのゲート電極１４とを備えている。
ゲート電極１４は、例えばＡｌ等により構成され、基板１１の前面側の無機絶縁膜１２の表面に対し、スパッタ法により積層された後にパターニングして形成されている。ゲート電極１４の膜厚は、例えば１５００Åになっている。また、基板１１の前面側には、無機絶縁膜１２及びゲート電極１４を覆うゲート絶縁膜１５が設けられている。ゲート絶縁膜１５は、窒化シリコン等により形成され、その膜厚は例えば３０００Åになっている。
さらに、ゲート絶縁膜１５の前面側には、アモルファスシリコン層１６と、リン（Ｐ）が不純物としてドープされたｎ+アモルファスシリコン層１７とが設けられている。アモルファスシリコン層１６は、ゲート絶縁膜１５の前面に積層され、例えば、１５００Åの厚みに形成されている。ｎ+アモルファスシリコン層１７は、アモルファスシリコン層１６の前面に形成された２つの部分により構成され、各膜厚は例えば５００Åに形成されている。
上記各ｎ+アモルファスシリコン層１７の前面側には、例えばＡｌ等により構成された上記ソース電極１８及びドレイン電極１９がそれぞれ１５００Åの厚みで形成されている。上記各層１５，１６，１８，１９のパターニングは、例えばプラズマＣＶＤ法により行われる。
一方、上記基板１１の背面側、つまり基板１１におけるＴＦＴ２０が配置されていない面側には、ＩＴＯ等の透明導電材料により構成された導電性膜１３が、例えば１０００Åの厚みで形成されている。つまり、導電性膜１３は、基板１１の背面側の無機絶縁膜１２の表面に積層されている。
尚、導電性膜１３は、ＩＴＯ以外にＩＺＯにより構成してもよく、アクティブマトリクス基板１０を反射型の液晶表示装置に適用する場合には、Ａｌ、Ｔｉ、Ｍｏ、Ｃｕ等の不透明導電膜により構成してもよい。また、導電性膜１３は、導電性高分子材料により構成してもよい。このことにより、プラスチック材料からなる基板１１の製造と同時に、同様の装置もしくは簡易な装置によって導電性高分子からなる導電性膜１３を塗布により極めて容易に形成することができるため、製造コストを低減することが可能となる。
また、アクティブマトリクス基板１０の入力端子には、図２に示すように、液晶表示装置１に対して画像を表示するための電気信号を入力するＩＣドライバ２８が、ＡＣＦ接着材料等によって接続されている。さらに、アクティブマトリクス基板１０には、外部回路（図示省略）からＩＣドライバ２８へ制御信号や電源電圧などを供給するＦＣＰ（Flexible Printed Circuit）２９がＡＣＦ接着剤等により取り付けられている。
そして、上記ＦＣＰ２９の接地端子と、アクティブマトリクス基板１０の導電性膜１３とは、接地線４０により接続されている。つまり、導電性膜１３は、電気的に接地されている。このことにより、基板１１に生じた電荷を導電性膜１３を介して除去するようにしている。
次に、上記アクティブマトリクス基板を製造する製造装置２について説明する。製造装置２は、図３に示すように、基板ステージ（絶縁性基板ホルダ）５０と、接地機構５５とを備えている。
上記基板ステージ５０は、基板１１を支持する支持面５１を有する箱状の本体部５２と、本体部５２の内部に設けられて基板１１を保持するための静電チャック部５３とを備えている。本体部５２は、絶縁体により構成されている。すなわち、本体部５２の支持面５１も絶縁体により構成されている。一方、静電チャック部５３は、電源５４に接続されて静電気を発生させる内部電極５７と、内部電極５７に対向配置された抵抗ヒータ５８とを有している（単極方式）。
上記接地機構５５は、基板ステージ５０の周縁領域に配置され、基板１１が基板ステージ５０の支持面５１で支持された状態で、基板１１の導電性膜１３を電気的に接地させるように構成されている。典型的には、図３に示すように、接地機構５５は、基板ステージ５０を上下に貫通すると共に、下端が接地面に接続された接地線５６を備えている。接地線５６の上端は、図示省略のばね等により上方へ付勢されており、基板１１が基板ステージ５０に装着されていない状態で、基板ステージ５０の支持面５１から突出するようになっている。そして、基板１１が基板ステージ５０に装着されるときには、接地線５６が下方に押し込まれる。その結果、基板１１は、支持面５１及び接地線５６の双方に接触するようになっている。
そして、基板１１を基板ステージ５０の上に装着した状態で、静電チャック部５３の内部電極５７に所定の電圧を印加することによって、絶縁性の本体部５２の表面と、アクティブマトリクス基板１０の導電性膜１３との間に、正負の電荷が発生し、これらの間にジャンセン・ラーベリック力が働く。その結果、アクティブマトリクス基板１０を基板ステージ５０の上に固定させることができる。すなわち、仮に基板１１に反りが生じているとしても、基板ステージ５０に装着することにより、その基板の反りを平らに延ばすことが可能となる。
尚、上記接地機構５５を設ける代わりに、アクティブマトリクス基板１０の処理前に、予め基板１０を放電させるようにしてもよい。
次に、上記アクティブマトリクス基板を製造段階で搬送する搬送装置３について説明する。搬送装置３は、図４に示すように、平行に配置された一対の巻き付け軸６０を備えている。巻き付け軸６０は、基板１１をロール状に巻き付けるためものであり、金属等の導電体により構成されている。そして、各巻き付け軸６０は、それぞれ電気的に接地されている。こうして、搬送装置３は、一対の巻き付け軸６０が同一方向に同期して回転することにより、基板１１をロールツウロール方式で左右に搬送するようになっている。
このとき、基板１１に設けられた導電性膜１３は、上記巻き付け軸６０の表面に接触しているため、巻き付け軸６０を介して接地されることとなる。そして、基板１１は、導電性膜１３が接地された状態で搬送されると共に、上記製造装置２の基板ステージ５０に保持されて、成膜、エッチング、塗布、及び洗浄等のＴＦＴ２０の製造工程が行われる。
−実施形態１の効果−
したがって、この実施形態１によると、水分を透過しない無機絶縁膜１２を基板１１の両面に設けるようにしたので、水分吸収による基板の伸縮や反りを抑制することができる。その結果、専用の搬送用治具を不要としながら、微細なパターニングが必要となるＴＦＴ２０の製造においても、マスクパターン間の位置合わせ精度等を向上できるため、アクティブマトリクス基板１０を高精度に製造することができる。
そのことに加え、導電性膜１３を設けることにより、アクティブマトリクス基板１０の製造段階や使用時に基板１１に静電気が帯電したとしても、基板１１に生じる静電気を導電性膜１３の全体に分散させることができる。そのため、ＴＦＴ２０の絶縁破壊を防止してアクティブマトリクス基板１０の信頼性を向上させることができる。また、製造段階においてロールツウロール方式により効率よく基板を高速搬送できるため、製造コストを大幅に低減を図ることができる。
すなわち、一般に、ロールツウロール方式の搬送方法は、ガラス基板に適用されて１枚ずつ処理する枚葉型の搬送方法に比べて搬送スピードを早くできるというメリットを有している。しかしながら、プラスチック基板１１を素早くロール状に巻き取ると共に巻き出すと、基板１１同士の摩擦によって静電気が発生しやすいという問題がある。
ここで、表１に、本実施形態のアクティブマトリクス基板１０を示す実施例１と、比較例１及び比較例２とに対し、比較例１を枚葉式の搬送した場合に基板表面に発生した最大帯電圧量と、比較例２及び実施例１をロールツウロール方式で搬送した場合に基板表面に発生した最大帯電圧量とを示す。
Figure 2005303262
比較例１であるガラス基板を通常の枚葉式により搬送を行った場合、搬送時の空気や搬送冶具との摩擦により５ｋＶ程度の静電気が発生するが、デバイスにはあまり影響がない。
一方、比較例２であるプラスチック基板をロール搬送冶具に巻きつけて搬送した場合、基板同士の摩擦によって、巻き出し直後の基板表面の表面帯電量は２７０ｋＶとなり、比較例１のガラス基板に比べてかなり大きな帯電量になってしまうことがわかった。帯電圧がここまで大きくなると、プラスチック基板上に作製したデバイスが絶縁破壊を生じてしてしまい、生産において良品率を下げるなどの大きな問題になる。
これに対し、本実施形態のアクティブマトリクス基板１０によると、実施例１に示ように、基板摩擦により発生した電荷を瞬時に導電性膜１３から接地された巻き付け軸６０を介して外部へ除去することが可能であるため、プラスチック基板においても帯電電圧の発生を抑制することができる。その結果、ＴＦＴ２０等の能動素子の絶縁破壊を防止した状態で、ロールツウロール方式により効率よく基板を高速搬送することが可能となるため、製造コストの低減を図ることができる。
さらに、表２に、本実施形態のアクティブマトリクス基板１０を示す実施例２と、比較例３及び比較例４とに対し、一般的なデバイス動作信頼性の試験条件である６０℃の高温槽で、１０００時間の長期動作加速試験を行ったときのスレッショルド電圧のシフト量を示す。尚、表２では、ガラス基板にＴＦＴが形成されたアクティブマトリクス基板のスレッショルド電圧シフト量を、１００％としている。
Figure 2005303262
比較例３であるガラス基板に形成されたアモルファスシリコンのＴＦＴは、ＴＦＴに動作電圧である１０Ｖ程度の電圧ストレスを長期間印加することにより、窒化シリコン膜１５やアモルファスシリコン層１６の内部に微小の欠陥が発生し、ＴＦＴ特性の重要な数値であるスレッショルド電圧（電流が流れ始めるしきい電圧）が１Ｖ程度シフトする。しかしながら、一般的な表示デバイス用のＴＦＴでは、この程度で表示上、大きな変化は見られない。
一方、比較例４であるプラスチック基板に形成されたＴＦＴは、プラスチック基板が静電気を発生しやすいため、長期動作中に発生した微量の電荷が微量のバイアスとなり、長期に亘ってストレスを受けることとなる。その結果、表２に示すように微量の帯電量においても長期の使用を行うと、比較例３のガラス基板に形成されたＴＦＴに比べて、スレッショルド電圧のシフト量が大きくなってしまうことがわかった。この程度の大きなシフト量になると、ＴＦＴのスイッチング特性が十分に得られなくなり、コントラスト低下などのいわゆる長期の蓄積電荷不良が発生してしまい、表示デバイスの長期動作の信頼性において大きな問題となる。
これに対し、本実施形態のＴＦＴ２０によると、表２の実施例２に示すように、長期動作に伴って生じる微量の電荷を、素早くアクティブマトリクス基板１０から外部へ除去し、スレッショルド電圧のシフト量を大幅に低減できるため、プラスチック基板を用いた表示デバイスにおいても、ガラス基板を用いた表示デバイスと同様の表示信頼性を得ることができることがわかる。
また、基板１１、無機絶縁膜１２及び導電性膜１３を透明材料により構成したので、アクティブマトリクス基板１０を、上記基板１１、無機絶縁膜１２及び導電性膜１３を透過する光により透過表示を行う透過型の液晶表示装置に適用することができる。
さらに、製造装置２に対し、接地機構５５を設けるようにしたので、基板１１を基板ステージ５０に装着すると同時に基板１１を電気的に接地させることができる。したがって、静電気が発生しやすい真空環境やプラズマ発生環境においてアクティブマトリクス基板１０を製造する場合であっても、基板１１に発生した電荷を早急且つ完全に除去することができる。
また、アクティブマトリクス基板１０の導電性膜１３をＦＣＰ２９の接地端子に接地線４０を介して接続したので、液晶表示装置１の動作に伴って発生する微量の静電気を除去して信頼性を向上させることができる。
また、基板ステージ５０自体に基板１１を保持するための静電チャック部５３を設けることにより、基板１１の導電性膜１３をジャンセン・ラーベック力によって引き寄せて保持することができる。すなわち、基板１１の反りを延ばすための専用の搬送治具等を不要となる。また、静電チャックは真空槽や高い温度での厳しい環境化でも使用できる技術である。その結果、周囲環境の温度が上昇して基板１１に反りが発生したとしても、静電チャック部５３のジャンセン・ラーベック力を利用して、基板１１の反りを延ばすことができるため、アクティブマトリクス基板１０を高精度に形成することができる。また、接地機構５５を、基板ステージ５０の周縁領域に配置することにより、アクティブマトリクス基板１０の製造に影響を与えないようにすることができる。
ここで、表３に、本実施形態のアクティブマトリクス基板１０を示す実施例３と、比較例５及び比較例６とに対し、周囲の温度を１５０℃まで上昇させたときの基板の反り量を示す。上記実施例３、比較例５、及び比較例６は、室温で２０００Åの膜厚に成膜されたＳｉＮｘ膜をそれぞれ備えている。また、実施例２のアクティブマトリクス基板１０は、上記製造装置２の基板ステージ５０により保持されている。尚、表３では、基板を水平面に置いたときに、最も高い部分と最も低い部分との高さの差を、基板反り値としている。
Figure 2005303262
比較例６である導電性膜を有しない通常のプラスチック基板により形成されたものでは、プラスチック基板とＳｉＮｘ膜との間で熱膨張係数の差が大きいため、６インチ程度の大きさにも拘わらず、基板の反り量が２０ｍｍに達している。この反り量は、周囲温度をさらに上昇させたり、基板サイズを大きくするとさらに顕著になる。この２０ｍｍの反り量でも、成膜装置では基板面内に膜質や膜厚の差を生じる事になる。その結果、表示デバイスとしては、大きな表示ムラを生じてしまうこととなる。
これに対し、実施例３のアクティブマトリクス基板１０では、導電性膜１３を備えているため、製造装置２の静電チャック部５３によって保持されることにより、基板１１の反りが抑制されていることがわかる。また、比較例５である導電体基板により形成されたアクティブマトリクス基板でも、同様に導電体基板が製造装置２の静電チャック部５３によって保持されることにより、基板の反り量はほとんど検出されていない。
つまり、実施例３のアクティブマトリクス基板１０は、静電チャック技術を用いるだけで比較例３と同様に基板面を平坦に維持できる。
《発明の実施形態２》
図５は、本発明に係るアクティブマトリクス基板１０の実施形態２を示している。なお、以下の実施形態では、図１〜図４と同じ部分については同じ符号を付して、その詳細な説明を省略する。
上記実施形態１では、基板１１の両面に無機絶縁膜１２を設けたのに対し、本実施形態では、断面図である図５に示すように、無機絶縁膜１２を基板１１の片面のみに設けるようにしている。
すなわち、基板１１の前面側には、実施形態１と同様に、無機絶縁膜１２が設けられている。一方、基板１１の背面には、導電性膜１３が直接に設けられている。さらに、上記導電性膜１３は、水分を透過させない機能を有している。
このことにより、基板１１の前面側を無機絶縁膜１２により防水する一方、基板１１の背面側を導電性膜１３により防水し、基板１１の伸縮や反りを防止するようになっている。
−実施形態２の効果−
したがって、この実施形態２によると、導電性膜１３を、水分を透過させない構成としたので、基板１１の両面に無機絶縁膜１２を設ける必要がなく、一方の基板面にのみ無機絶縁膜１２を設けて、基板１１の水分吸収を好適に抑制することができる。言い換えれば、無機絶縁膜１２を基板１１の片面側だけに省略して設けることができる。
《発明の実施形態３》
図６は、本発明に係るアクティブマトリクス基板１０の実施形態３を示している。本実施形態のアクティブマトリクス基板１０は、上記実施形態１に対し、保護膜２２をさらに設けるようにしたものである。
すなわち、導電性膜１３は、導電性高分子材料により構成され、その表面が保護膜２２により覆われている。保護膜２２は、無機膜２２により構成されている。上記無機膜２２には、例えば窒化シリコンや酸化シリコン等の無機絶縁膜を適用することが望ましい。
尚、保護膜２２は、導電性膜１３の少なくとも一部を覆うようにすればよいが、確実な保護の観点から全ての表面を覆うことが好ましい。
−実施形態３の効果−
図６では、導電性膜１３が電気的に接地されていないが、このことによっても、帯電した静電気を導電性膜１３の全体に分散させることができるため、ＴＦＴ２０における絶縁破壊の発生を防止することができる。
また、導電性高分子からなる上記導電性膜１３が設けられた基板１１は、ＴＦＴ２０の製造工程において、真空室内に導入され、高温に加熱され、さらには、エッチャント等の薬品に浸漬されるため、導電性膜１３が変質したり剥離する虞れがある。これに対して、本実施形態では、導電性膜１３が保護膜２２により覆われているため、上記変質や剥離に対する耐性を得ることができる。
《その他の実施形態》
本発明に係るアクティブマトリクス基板１０の製造装置２は、真空状態で使用する成膜装置だけでなく、エッチング装置や塗布装置等にも適用することができる。
また、本発明に係るアクティブマトリクス基板１０は、液晶表示装置以外に有機ＥＬ表示装置やプラズマディスプレイパネル等の他の表示媒体層を有する表示デバイスに適用することができる。
また、上記各実施形態では、製造装置２の基板ステージ５０を絶縁体の本体部５２により構成したが、本発明はこれに限らず、その他に基板ステージ５０の支持面５１を導電体により構成し、上記支持面５１を電気的に接地するように構成してもよい。このことにより、簡単な構成により導電性膜１３を接地させることができる。
以上説明したように、本発明は、プラスチック材料により構成された基板を有するアクティブマトリクス基板、その製造装置、及び表示デバイスについて有用であり、静電気による能動素子の絶縁破壊及び長期の蓄積電荷不良を防止すると共に、プラスチック基板に生じる伸縮や反りを抑制する場合に適している。特に、製造段階において、能動素子の絶縁破壊を防止した状態で、ロールツウロール方式により効率よく基板を高速搬送することが可能となるために、製造コストを大幅に低減することができる点で有用である。
実施形態１のアクティブマトリクス基板を拡大して示す断面図である。 実施形態１の液晶表示装置を模式的に示す断面図である。 実施形態１の製造装置を示す断面図である。 実施形態１の搬送装置の要部を示す断面図である。 実施形態２のアクティブマトリクス基板を拡大して示す断面図である。 実施形態３のアクティブマトリクス基板を拡大して示す断面図である。
符号の説明
１ 液晶表示装置（表示デバイス）
２ 製造装置
３ 搬送装置
１０ アクティブマトリクス基板
１１ 基板
１２ 無機絶縁膜（無機膜）
１３ 導電性膜
２０ ＴＦＴ（能動素子）
２２ 保護膜、無機膜
３５ 液晶層（表示媒体層）
５０ 基板ステージ
５１ 支持面
５３ 静電チャック部
５５ 接地機構
６０ 巻き付け軸

Claims (13)

  1. プラスチック材料により構成された基板と、
    上記基板の片面側にマトリクス状に配置され、信号配線に接続された複数の能動素子とを備えるアクティブマトリクス基板であって、
    上記基板における上記能動素子が配置されていない面側に設けられた導電性膜と、
    上記基板の両面又は片面に設けられた無機膜とを備えている
    ことを特徴とするアクティブマトリクス基板。
  2. 請求項１において、
    上記導電性膜は、水分を透過させない機能を有している
    ことを特徴とするアクティブマトリクス基板。
  3. 請求項１において、
    上記導電性膜は、電気的に接地されている
    ことを特徴とするアクティブマトリクス基板。
  4. 請求項１において、
    上記基板、無機膜及び導電性膜は、透明材料により構成されている
    ことを特徴とするアクティブマトリクス基板。
  5. 請求項１において、
    上記導電性膜は、導電性高分子材料により構成されている
    ことを特徴とするアクティブマトリクス基板。
  6. 請求項５において、
    上記導電性膜の少なくとも一部は、保護膜により覆われている
    ことを特徴とするアクティブマトリクス基板。
  7. 請求項６において、
    上記保護膜は、無機膜により構成されている
    ことを特徴とするアクティブマトリクス基板。
  8. 請求項１のアクティブマトリクス基板を製造する製造装置であって、
    上記基板を支持面で支持する基板ステージを備え、
    上記支持面は、導電体により構成されると共に電気的に接地されている
    ことを特徴とする製造装置。
  9. 請求項１のアクティブマトリクス基板を製造する製造装置であって、
    上記基板を支持面で支持する基板ステージと、
    上記基板が上記基板ステージの支持面で支持された状態で、上記基板の導電性膜を電気的に接地させる接地機構とを備えている
    ことを特徴とする製造装置。
  10. 請求項９において、
    上記基板ステージの支持面は、絶縁体により構成され、
    上記基板ステージは、基板を保持するための静電チャック部を備えている
    ことを特徴とする製造装置。
  11. 請求項１０において、
    上記接地機構は、基板ステージの周縁領域に配置されている
    ことを特徴とする製造装置。
  12. 請求項８又は９において、
    上記基板をロール状に巻き付けるための巻き付け軸を備え、
    上記巻き付け軸は、電気的に接地されている
    ことを特徴とする製造装置。
  13. 請求項１のアクティブマトリクス基板と、
    上記アクティブマトリクス基板の能動素子により駆動される表示媒体層とを備える表示デバイスであって、
    上記アクティブマトリクス基板の導電性膜は、電気的に接地されている
    ことを特徴とする表示デバイス。
JP2005002370A 2004-03-18 2005-01-07 アクティブマトリクス基板、その製造装置、及び表示デバイス Pending JP2005303262A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005002370A JP2005303262A (ja) 2004-03-18 2005-01-07 アクティブマトリクス基板、その製造装置、及び表示デバイス
US11/065,975 US8130334B2 (en) 2004-03-18 2005-02-25 Active matrix substrate, apparatus for manufacturing the same and display device using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004077661 2004-03-18
JP2005002370A JP2005303262A (ja) 2004-03-18 2005-01-07 アクティブマトリクス基板、その製造装置、及び表示デバイス

Publications (1)

Publication Number Publication Date
JP2005303262A true JP2005303262A (ja) 2005-10-27

Family

ID=34985827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005002370A Pending JP2005303262A (ja) 2004-03-18 2005-01-07 アクティブマトリクス基板、その製造装置、及び表示デバイス

Country Status (2)

Country Link
US (1) US8130334B2 (ja)
JP (1) JP2005303262A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007066775A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 有機ｅｌ素子の製造方法及び有機ｅｌ素子
WO2007066424A1 (ja) * 2005-12-05 2007-06-14 Sharp Kabushiki Kaisha 表示装置
JP2007188984A (ja) * 2006-01-12 2007-07-26 Fujitsu Ltd 電界効果型トランジスタ及びその製造方法
WO2008153087A1 (en) * 2007-06-15 2008-12-18 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2009122823A1 (ja) * 2008-03-31 2009-10-08 ブラザー工業株式会社 薄膜トランジスタの製造方法及びその製造方法により製造された薄膜トランジスタ
JP2009246093A (ja) * 2008-03-31 2009-10-22 Dainippon Printing Co Ltd 薄膜トランジスタ基板、その製造方法及び表示装置
JP2009283936A (ja) * 2008-05-20 2009-12-03 Palo Alto Research Center Inc 層状の電子デバイスをフレキシブル基板上に製造する方法及び薄膜電子構造
KR101338720B1 (ko) 2006-12-20 2013-12-06 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7226860B2 (en) * 2004-04-28 2007-06-05 Taiwan Semiconductor Manfacturing Co. Ltd. Method and apparatus for fabricating metal layer
KR101033551B1 (ko) * 2004-09-11 2011-05-11 삼성전자주식회사 액정 표시 기판 반송용 지그 및 이를 이용한 액정 표시장치의 제조 방법
JP2006258883A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法
KR20090010528A (ko) * 2007-07-23 2009-01-30 삼성전자주식회사 표시 패널용 기판 및 이를 갖는 액정 표시 패널
US8754997B2 (en) 2011-02-11 2014-06-17 Japan Display West Inc. Electro-optical device and electronic equipment
EP2178133B1 (en) 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
JP5270310B2 (ja) * 2008-11-13 2013-08-21 東京エレクトロン株式会社 静電チャック及び基板処理装置
TWI589042B (zh) * 2010-01-20 2017-06-21 半導體能源研究所股份有限公司 發光裝置，撓性發光裝置，電子裝置，照明設備，以及發光裝置和撓性發光裝置的製造方法
US9000442B2 (en) * 2010-01-20 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, flexible light-emitting device, electronic device, and method for manufacturing light-emitting device and flexible-light emitting device
US8643798B2 (en) * 2011-02-11 2014-02-04 Japan Display West Inc. Electro-optic device and electronic apparatus
TW201338173A (zh) * 2012-02-28 2013-09-16 Sony Corp 電晶體、製造電晶體之方法、顯示裝置及電子機器
CN110178238B (zh) * 2017-01-11 2023-07-28 应用材料公司 用于处理基板的方法和设备和对应的显示元件
CN111430431A (zh) * 2020-04-14 2020-07-17 Oppo广东移动通信有限公司 用于显示装置的柔性显示面板及具有其的显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4971829A (en) * 1987-06-08 1990-11-20 Canon Kabushiki Kaisha Spraying process for corona charges spacer material and attracting the same to plate having an electrical potential
US6331356B1 (en) * 1989-05-26 2001-12-18 International Business Machines Corporation Patterns of electrically conducting polymers and their application as electrodes or electrical contacts
JP2720612B2 (ja) 1991-02-27 1998-03-04 日本電気株式会社 薄膜トランジスタアレイ基板の製造方法
DE4209608C1 (ja) 1992-03-25 1993-06-09 Fa. Carl Freudenberg, 6940 Weinheim, De
JPH07175084A (ja) * 1993-12-21 1995-07-14 Hitachi Ltd 液晶表示装置及びその製造方法
US5508532A (en) * 1994-06-16 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with braded silicon nitride
JP3081122B2 (ja) 1994-07-18 2000-08-28 シャープ株式会社 基板搬送用治具及びそれを用いた液晶表示素子の製造方法
US5796121A (en) * 1997-03-25 1998-08-18 International Business Machines Corporation Thin film transistors fabricated on plastic substrates
JP3587449B2 (ja) * 1998-03-03 2004-11-10 シャープ株式会社 微粒子散布方法、液晶表示装置の製造方法、微粒子散布装置及び液晶表示装置
TW507258B (en) * 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
JP2002122887A (ja) * 2000-06-12 2002-04-26 Nec Corp 液晶表示装置及びその製造方法
KR100496420B1 (ko) * 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
JP2003280553A (ja) 2002-03-22 2003-10-02 Sharp Corp アクティブマトリクス基板
TWI320503B (en) * 2002-06-03 2010-02-11 Samsung Electronics Co Ltd Backlight assembly for providing a light in a display device, liquid crystal display panel and liquid crystal display device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007066775A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 有機ｅｌ素子の製造方法及び有機ｅｌ素子
WO2007066424A1 (ja) * 2005-12-05 2007-06-14 Sharp Kabushiki Kaisha 表示装置
JP2007188984A (ja) * 2006-01-12 2007-07-26 Fujitsu Ltd 電界効果型トランジスタ及びその製造方法
KR101338720B1 (ko) 2006-12-20 2013-12-06 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조방법
WO2008153087A1 (en) * 2007-06-15 2008-12-18 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2009122823A1 (ja) * 2008-03-31 2009-10-08 ブラザー工業株式会社 薄膜トランジスタの製造方法及びその製造方法により製造された薄膜トランジスタ
JP2009246093A (ja) * 2008-03-31 2009-10-22 Dainippon Printing Co Ltd 薄膜トランジスタ基板、その製造方法及び表示装置
JP2009246123A (ja) * 2008-03-31 2009-10-22 Brother Ind Ltd 薄膜トランジスタの製造方法及びその製造方法により製造された薄膜トランジスタ
JP4645671B2 (ja) * 2008-03-31 2011-03-09 ブラザー工業株式会社 薄膜トランジスタの製造方法
JP2009283936A (ja) * 2008-05-20 2009-12-03 Palo Alto Research Center Inc 層状の電子デバイスをフレキシブル基板上に製造する方法及び薄膜電子構造

Also Published As

Publication number Publication date
US8130334B2 (en) 2012-03-06
US20050206796A1 (en) 2005-09-22

Similar Documents

Publication Publication Date Title
JP2005303262A (ja) アクティブマトリクス基板、その製造装置、及び表示デバイス
TWI433306B (zh) 半導體裝置的製造方法
CN101231972B (zh) 柔性显示器件及其制造方法
US8658444B2 (en) Semiconductor active matrix on buried insulator
JP2022137085A (ja) 導電膜の作製方法
JP7143210B2 (ja) 半導体装置の作製方法
US10369664B2 (en) Manufacturing method of semiconductor device
JP2015504533A (ja) 表示装置、薄膜トランジスター、アレイ基板及びその製造方法
US8629450B2 (en) Flexible substrate and display device including the flexible substrate
WO2017076260A1 (zh) 阵列基板及制作方法、显示面板及显示装置
JP2006201217A (ja) 配線基板、電気光学装置及び電子機器
JP2002318546A (ja) 発光装置およびその作製方法
WO2013139158A1 (zh) 薄膜晶体管阵列基板及其制备方法和显示装置
US9166201B2 (en) Method for manufacturing organic light emitting diode display and method for manufacturing touch panel
JP2005079395A (ja) 積層体及びその製造方法、電気光学装置、電子機器
JP2009289890A (ja) 半導体装置の製造方法及び半導体装置
JP2009246093A (ja) 薄膜トランジスタ基板、その製造方法及び表示装置
JP2009231533A (ja) 剥離方法、剥離装置および半導体装置の製造方法
CN111725125B (zh) 一种微阵列吸附基板、驱动电路以及显示装置
US11532679B2 (en) Method of fabricating array substrate, array substrate, and display apparatus
US9711539B2 (en) Array substrate and method of fabricating the same, and display device
US11200823B1 (en) Microarray adsorption substrate, driving circuit, and display device
JP2008083418A (ja) 保護シート剥離装置および保護シート剥離方法
KR20070100033A (ko) 액정표시장치의 제조방법
JPH07146490A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090915