JP2007188984A - 電界効果型トランジスタ及びその製造方法 - Google Patents
電界効果型トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2007188984A JP2007188984A JP2006004346A JP2006004346A JP2007188984A JP 2007188984 A JP2007188984 A JP 2007188984A JP 2006004346 A JP2006004346 A JP 2006004346A JP 2006004346 A JP2006004346 A JP 2006004346A JP 2007188984 A JP2007188984 A JP 2007188984A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- carbon nanotube
- channel
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 電界効果型トランジスタ及びその製造方法に関し、デバイス面積の増大を招くことなく、真性容量に対する寄生容量比を低減して高速動作を可能にする。
【解決手段】 ゲート電極５の上下に半導体的性質を示すカーボンナノチューブ４，９からなるチャネルを設ける。
【選択図】 図１
【解決手段】 ゲート電極５の上下に半導体的性質を示すカーボンナノチューブ４，９からなるチャネルを設ける。
【選択図】 図１
Description
本発明は電界効果型トランジスタ及びその製造方法に関するものであり、特に、カーボンナノチューブをチャネルとする小型の高周波用電界効果トランジスタにおける高速性向上のためのゲート電極およびチャネルの構造に特徴のある電界効果型トランジスタ及びその製造方法に関するものである。
トランジスタの高周波回路応用を考えた場合、当然のことながらトランジスタには高速動作が要求されるが、その要求に応えるものとしてカーボンナノチューブをチャネルに用いたトランジスタの報告例が多く見られる（例えば、特許文献１参照）。
しかし、報告されているカーボンナノチューブトランジスタのほとんどがＤＣ動作確認にとどまっており、高速動作の報告はほとんどない。
これはチャネルとなるカーボンナノチューブの径が数ｎｍと非常に小さいため体積に対する表面積の割合が大きく周辺の影響を受けやすいこと、チャネルとなるチューブの本数が数本程度であり、駆動できる電流が１０μＡ程度と小さいことによる。
これはチャネルとなるカーボンナノチューブの径が数ｎｍと非常に小さいため体積に対する表面積の割合が大きく周辺の影響を受けやすいこと、チャネルとなるチューブの本数が数本程度であり、駆動できる電流が１０μＡ程度と小さいことによる。
即ち、他のトランジスタ、たとえばＭＯＳトランジスタなどに比べて真性容量に対する寄生容量比が非常に大きくなり、その結果、高速動作出来ないということが現状のカーボンナノチューブトランジスタが抱える大きな問題点であるので、この事情を図１１を参照して説明する。
図１１参照
図１１の上段図はカーボンナノチューブＦＥＴの概略的斜視図であり、下段図はチャネル長方向に沿った断面図である。
サファイア等の絶縁性基板５１上に触媒作用のあるソース電極５２とソース電極５２に対向するように触媒作用のないドレイン電極５３を設け、ソース電極５２を接地するとともにドレイン電極５３を正にバイアスした状態で半導体的性質を有するカーボンナノチューブ５４を成長させてチャネルとしたのち、絶縁膜５５を設けてカーボンナノチューブ５４を埋め込み、カーボンナノチューブ５４の表面を覆う絶縁膜５５をゲート絶縁膜とし、ゲート絶縁膜上にゲート電極５６を設け、絶縁性基板５１の裏面に接地電極５７を設けたものである。
図１１の上段図はカーボンナノチューブＦＥＴの概略的斜視図であり、下段図はチャネル長方向に沿った断面図である。
サファイア等の絶縁性基板５１上に触媒作用のあるソース電極５２とソース電極５２に対向するように触媒作用のないドレイン電極５３を設け、ソース電極５２を接地するとともにドレイン電極５３を正にバイアスした状態で半導体的性質を有するカーボンナノチューブ５４を成長させてチャネルとしたのち、絶縁膜５５を設けてカーボンナノチューブ５４を埋め込み、カーボンナノチューブ５４の表面を覆う絶縁膜５５をゲート絶縁膜とし、ゲート絶縁膜上にゲート電極５６を設け、絶縁性基板５１の裏面に接地電極５７を設けたものである。
このようなカーボンナノチューブＦＥＴにおいては、チャネルとゲート電極、ソース電極及びドレイン電極との間の真性容量Ｃint 以外に、接地電極５７とゲート電極５６、ソース電極５２、ドレイン電極５３及びカーボンナノチューブ５４との間に寄生容量Ｃext が形成される。
トランジスタの高速性の指標である電流利得遮断周波数ｆT は、ｇm をトランスコンダクタンス、Ｃint を真性容量、Ｃext を寄生容量とすると、
ｆT 〜ｇm ／｛２π（Ｃint ＋Ｃext ）｝
で表されるが、上述のカーボンナノチューブＦＥＴにおいては真性容量Ｃint に対する 寄生容量Ｃext が大きいので電流利得遮断周波数ｆT が小さくなり、高速動作ができないという問題がある。
ｆT 〜ｇm ／｛２π（Ｃint ＋Ｃext ）｝
で表されるが、上述のカーボンナノチューブＦＥＴにおいては真性容量Ｃint に対する 寄生容量Ｃext が大きいので電流利得遮断周波数ｆT が小さくなり、高速動作ができないという問題がある。
なお、トランジスタの小型化或いは高速化等のために、ゲート電極を金属性カーボンナノチューブで構成すること（例えば、特許文献２参照）も提案されている。
特開２００５−１１６６１８号公報
特開２００３−１０９９７４号公報
図１２参照
カーボンナノチューブＦＥＴにおいて、寄生容量を減らす方法としては、図１２に示すように、カーボンナノチューブを基板面に対して平行に多数本成長することが考えられ、それによって、真性容量に対する寄生容量比を低減することが可能である。
カーボンナノチューブＦＥＴにおいて、寄生容量を減らす方法としては、図１２に示すように、カーボンナノチューブを基板面に対して平行に多数本成長することが考えられ、それによって、真性容量に対する寄生容量比を低減することが可能である。
しかし、その反面、デバイス面積が大きくなってしまい、カーボンナノチューブトランジスタの１つの利点である微細トランジスタとしてのメリットが薄れてしまうという問題が出てくる。
したがって、本発明は、デバイス面積の増大を招くことなく、真性容量に対する寄生容量比を低減して高速動作を可能にすることを目的とする。
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、電界効果型トランジスタにおいて、ゲート電極５の上下に半導体的性質を示すカーボンナノチューブ４，９からなるチャネルを有することを特徴とする。
図１参照
上記課題を解決するために、本発明は、電界効果型トランジスタにおいて、ゲート電極５の上下に半導体的性質を示すカーボンナノチューブ４，９からなるチャネルを有することを特徴とする。
この構造を用いることで、従来と比較してデバイス面積は同じ状態で、駆動電流を２倍にすることができる。
即ち、寄生容量の増大無しにデバイスサイズを２倍にでき、その結果としてデバイス面積を大きくしないまま、真性容量に対する寄生容量比を低減し、カーボンナノチューブトランジスタの高速動作が実現可能になる。
即ち、寄生容量の増大無しにデバイスサイズを２倍にでき、その結果としてデバイス面積を大きくしないまま、真性容量に対する寄生容量比を低減し、カーボンナノチューブトランジスタの高速動作が実現可能になる。
例えば、トランジスタの高速性の指標である電流利得遮断周波数ｆT は、ｇm をトランスコンダクタンス、Ｃint を真性容量、Ｃext を寄生容量とすると、
ｆT 〜ｇm ／｛２π（Ｃint ＋Ｃext ）｝
となる。
ｆT 〜ｇm ／｛２π（Ｃint ＋Ｃext ）｝
となる。
この場合、ｇm 及び真性容量Ｃint はデバイスサイズに比例するのに対して、寄生容量Ｃext はデバイスサイズによらず一定であるので、本発明による構造を用いることでデバイスサイズが２倍になるのに伴ってｇm 、Ｃint も２倍になり、結果としてｆT を向上させることができる。
また、本発明は、電界効果型トランジスタにおいて、複数の積層された複数のゲート電極５の各ゲート電極５の上下に半導体的性質を示すカーボンナノチューブ４，９からなるチャネルを有することを特徴とする。
このように、半導体的性質を示すカーボンナノチューブ４，９からなるチャネルを多層化することによって、デバイス面積一定のまま、さらにデバイスサイズを増加させることができ、例えば、カーボンナノチューブ４，９からなるチャネルをＮ層にした場合の電流利得遮断周波数ｆT は、
ｆT 〜Ｎ・ｇm ／｛２π（ＮＣint ＋Ｃext ）｝
となり、Ｎの増加に伴ってｆT が増加する。
ｆT 〜Ｎ・ｇm ／｛２π（ＮＣint ＋Ｃext ）｝
となり、Ｎの増加に伴ってｆT が増加する。
この場合、カーボンナノチューブ４，９からなるチャネルの内の最下層のチャネルと絶縁性基板１との間に埋め込みゲート電極５を設けても良いし、或いは、カーボンナノチューブ４からなるチャネルの内の最上層のチャネルの上にゲート電極５を設けても良く、それによって、電流駆動能力を高めることができる。
また、ゲート電極５としては、金属的性質を示すカーボンナノチューブ或いは金属層を用いても良く、カーボンナノチューブを用いた場合にはカーボンナノチューブの有する長軸方向の低抵抗特性によりパワーアンプの利得を高めることができ、また、ローノイズアンプのノイズ特性を向上することができる。
なお、金属層を用いた場合には、製造が容易になる。
なお、金属層を用いた場合には、製造が容易になる。
即ち、トランジスタの高速性のもう一つの指標である最大発振周波数ｆmax は、Ｒg をゲート抵抗、Ｃgdをゲート・ドレイン間容量とすると、
ｆmax 〜｛ｆT ／８π（Ｒg ・Ｃgd）｝1/2
となる。
したがって、ゲート電極５に金属的性質を有するカーボンナノチューブを用いることでゲート抵抗Ｒg が低減され、結果としてｆmax が向上する。
ｆmax 〜｛ｆT ／８π（Ｒg ・Ｃgd）｝1/2
となる。
したがって、ゲート電極５に金属的性質を有するカーボンナノチューブを用いることでゲート抵抗Ｒg が低減され、結果としてｆmax が向上する。
また、本発明は、電界効果型トランジスタの製造方法において、絶縁性基板１上にＡｌ膜上にＦｅ膜を設けたＦｅ／Ａｌ積層薄膜からなる触媒作用を有する第１の電極２を設けるとともに、第１の電極２に間隔を隔てて対向する触媒作用を有さない第２の電極３を設ける工程、第１の電極２と第２の電極３の間の端部にＴａ膜上にＦｅ膜を設けたＦｅ／Ｔａ積層薄膜からなる触媒作用を有する第３の電極を設けるとともに第１の電極２と第２の電極３を結ぶ方向に対して交わる方向に第３の電極に間隔を隔てて対向する触媒作用を有さない第４の電極を設ける工程と、第１の電極２を成長基点として第２の電極３に達する半導体的性質を示すカーボンナノチューブ４を成長させてチャネルとすると同時に、第３の電極を成長基点として第４の電極方向に延在する金属的性質を示すカーボンナノチューブを成長させて電極を形成する工程、チャネル上とゲート電極５間においてゲート絶縁膜になるとともに、チャネルとゲート電極５とを覆う絶縁膜６を形成する工程と、絶縁膜６上に前記第１の電極２と投影的に重なるようにＦｅ／Ａｌ積層薄膜からなる触媒作用を有する第５の電極７を設けるとともに、第２の電極３と投影的に重なるように触媒作用を有さない第６の電極８を設ける工程、及び、第５の電極７を成長基点として第６の電極８に達する半導体的性質を示すカーボンナノチューブ９を成長させてチャネルとする工程とを有することを特徴とする。
このように、成長するカーボンナノチューブ４の電気的特性の触媒構造依存性を利用することによって、チャネルとなる半導体的性質を有するカーボンナノチューブ４とゲート電極５となる金属的性質を有するカーボンナノチューブ４とを同時に成長させることができ、製造工程数を減らすことができる。
本発明では、ゲート電極の上下に半導体的性質を示すカーボンナノチューブチャネルを設ける構造を基本構造として用いることにより、デバイス面積を大きくしないまま、高速動作するカーボンナノチューブトランジスタを実現することができる。
本発明は、少なくとも一層以上設けたゲート電極の上下に半導体的性質を示すカーボンナノチューブからなるチャネルを設けるものであり、必要に応じてチャネルの内の最下層のチャネルと基板との間に或いはカーボンナノチューブからなるチャネルの内の最上層のチャネルの上の少なくとも一方に別個のゲート電極を設けるものである。
ここで、図２乃至図４を参照して、本発明の実施例１のカーボンナノチューブＦＥＴの製造工程を説明する。
図２参照
まず、サファイア基板１１上に、レジストパターン（図示を省略）をマスクとしてスパッタ法により厚さが、例えば、５ｎｍのＡｌ膜１３及び厚さが、例えば、１ｎｍの触媒作用を有するＦｅ膜１４を順次堆積させたのちレジストパターンを除去することによって第１のソース電極１２とする。
図２参照
まず、サファイア基板１１上に、レジストパターン（図示を省略）をマスクとしてスパッタ法により厚さが、例えば、５ｎｍのＡｌ膜１３及び厚さが、例えば、１ｎｍの触媒作用を有するＦｅ膜１４を順次堆積させたのちレジストパターンを除去することによって第１のソース電極１２とする。
次いで、再び、レジストパターン（図示を省略）をマスクとしてスパッタ法により厚さが、例えば、６ｎｍのＡｌ膜をソース電極１２と例えば５μｍの間隙をあけて対向するように堆積させたのちレジストパターンを除去することによって第１のドレイン電極１５とする。
次いで、ＣＶＤ法を用いて、プロセスガスとしてアセチレンガスを用いるとともに、キャリアガスとしてＡｒガスもしくは水素ガスを用い、ソース電極１２−ドレイン電極１５間に直流電界を印加した状態で、例えば、１００Ｐａの圧力において、６００℃の成長温度で複数本の第１のカーボンナノチューブ１６を形成する。
この時、例えば、６００℃の成長温度においてソース電極１２の表面を構成するＦｅ膜１４は温度の影響により粒子状になるが、この粒子の径は下地のＡｌとの濡れ性を反映して小径となるので、成長するカーボンナノチューブ１６は半導体的性質を有する単層カーボンナノチューブとなるので、チャネルを構成することになる。
また、成長過程において、ソース電極１２−ドレイン電極１５間に直流電界を印加しているので、カーボンナノチューブ１６はソース電極１２上のＦｅ膜１４を成長起点としてドレイン電極１５に向かって成長し、ドレイン電極１５に充分達した時点で成長を終了する。
因に、成長時間は、例えば、４０分とする。
因に、成長時間は、例えば、４０分とする。
次いで、スピンコートおよびアニールにより、例えば、カーボンナノチューブ１６表面上に堆積する厚みが１０ｎｍになるようにＳＯＧ膜１７を堆積させてカーボンナノチューブ１６の間隙を埋めるとともに、カーボンナノチューブ１６上に堆積した部分をゲート絶縁膜１８とする。
図３参照
次いで、レジストパターン（図示を省略）をマスクとしてスパッタ法により、厚さが、例えば、１０ｎｍのＴｉ膜２０、厚さが、例えば、１００ｎｍのＰｔ層２１、及び、厚さが、例えば、１０ｎｍのＴｉ膜２２を順次堆積させのちレジストパターンを除去することによってゲート電極１９を形成する。
次いで、レジストパターン（図示を省略）をマスクとしてスパッタ法により、厚さが、例えば、１０ｎｍのＴｉ膜２０、厚さが、例えば、１００ｎｍのＰｔ層２１、及び、厚さが、例えば、１０ｎｍのＴｉ膜２２を順次堆積させのちレジストパターンを除去することによってゲート電極１９を形成する。
次いで、スピンコートおよびアニールにより、例えば、ゲート電極１９の表面上に堆積する厚みが１０ｎｍになるようにＳＯＧ膜２３を堆積させて後述する第２のカーボンナノチューブに対するゲート絶縁膜２４とする。
次いで、再び、レジストパターン（図示を省略）をマスクとしてスパッタ法により厚さが、例えば、５ｎｍのＡｌ膜２６及び厚さが１ｎｍの触媒作用を有するＦｅ膜２７を順次堆積させたのちレジストパターンを除去することによって第２のソース電極２５とし、次いで、同様の方法を用いて、例えば６ｎｍのＡｌ膜を形成し第２のドレイン電極２８とする。
次いで、第１のカーボンナノチューブ１６と同様の成長方法を用いて複数本の第２のカーボンナノチューブ２９を形成した後、全面にＳＯＧ膜３０を堆積させ、最後にサファイア基板の裏面にＡｌからなる接地電極３１を設けることによって、本発明の実施例１のカーボンナノチューブＦＥＴの基本構成が完成する。
なお、説明は省略するものの、ソース電極同士及びドレイン電極同士はプラブ（スルービア）を介して電気的に接続されている。
なお、説明は省略するものの、ソース電極同士及びドレイン電極同士はプラブ（スルービア）を介して電気的に接続されている。
図４参照
図４は、本発明の実施例１のカーボンナノチューブＦＥＴの概略的斜視図である。
この場合、上述のように、トランジスタの高速性の指標である電流利得遮断周波数ｆT は、
ｆT 〜ｇm ／｛２π（Ｃint ＋Ｃext ）｝
で表されるが、ｇm 及び真性容量Ｃint はデバイスサイズに比例するのに対して、寄生容量Ｃext はデバイスサイズによらず一定であるので、実効的デバイスサイズが２倍になるのに伴ってｇm 、Ｃint も２倍になり、結果としてｆT を向上させることができる。
図４は、本発明の実施例１のカーボンナノチューブＦＥＴの概略的斜視図である。
この場合、上述のように、トランジスタの高速性の指標である電流利得遮断周波数ｆT は、
ｆT 〜ｇm ／｛２π（Ｃint ＋Ｃext ）｝
で表されるが、ｇm 及び真性容量Ｃint はデバイスサイズに比例するのに対して、寄生容量Ｃext はデバイスサイズによらず一定であるので、実効的デバイスサイズが２倍になるのに伴ってｇm 、Ｃint も２倍になり、結果としてｆT を向上させることができる。
次に、図５を参照して本発明の実施例２のカーボンナノチューブＦＥＴを説明する。
図５参照
図５は、本発明の実施例２のカーボンナノチューブＦＥＴの概略的斜視図であり、この実施例２のカーボンナノチューブＦＥＴは上記の実施例１の積層工程を複数回（図においては３回）繰り返すことで多層のカーボンナノチューブ１６，２９，３５，４０からなるチャネルを有するカーボンナノチューブＦＥＴとしたものである。
なお、説明は省略するものの、ソース電極同士、ドレイン電極同士及びゲート電極同士はプラブ（スルービア）を介して電気的に接続されている。
図５参照
図５は、本発明の実施例２のカーボンナノチューブＦＥＴの概略的斜視図であり、この実施例２のカーボンナノチューブＦＥＴは上記の実施例１の積層工程を複数回（図においては３回）繰り返すことで多層のカーボンナノチューブ１６，２９，３５，４０からなるチャネルを有するカーボンナノチューブＦＥＴとしたものである。
なお、説明は省略するものの、ソース電極同士、ドレイン電極同士及びゲート電極同士はプラブ（スルービア）を介して電気的に接続されている。
この実施例２においては、ゲート電極１９，３２，３７とカーボンナノチューブチャネルの更なる多層化によって、駆動電流を大きくすることができるとともに、カーボンナノチューブ１６，２９，３５，４０からなるチャネルをＮ層にした場合の電流利得遮断周波数ｆT は、
ｆT 〜Ｎ・ｇm ／｛２π（ＮＣint ＋Ｃext ）｝
で表され、Ｎの増加に伴って増加するｇm 及び真性容量Ｃint に対して、寄生容量Ｃext の比率がさらに小さくなり、その結果、ｆT が大きくなるので、より高速化が可能になる。
ｆT 〜Ｎ・ｇm ／｛２π（ＮＣint ＋Ｃext ）｝
で表され、Ｎの増加に伴って増加するｇm 及び真性容量Ｃint に対して、寄生容量Ｃext の比率がさらに小さくなり、その結果、ｆT が大きくなるので、より高速化が可能になる。
次に、図６を参照して本発明の実施例３のカーボンナノチューブＦＥＴを説明する。
図６参照
図６は、本発明の実施例３のカーボンナノチューブＦＥＴの概略的斜視図であり、この実施例３のカーボンナノチューブＦＥＴは上記の実施例１のカーボンナノチューブＦＥＴの第１のカーボンナノチューブ１６と絶縁性基板１１との間にＴｉ／Ｐｔ／Ｔｉ構造の埋込ゲート電極４２を設けたものである。
図６参照
図６は、本発明の実施例３のカーボンナノチューブＦＥＴの概略的斜視図であり、この実施例３のカーボンナノチューブＦＥＴは上記の実施例１のカーボンナノチューブＦＥＴの第１のカーボンナノチューブ１６と絶縁性基板１１との間にＴｉ／Ｐｔ／Ｔｉ構造の埋込ゲート電極４２を設けたものである。
この実施例３においては、埋込ゲート電極４２を設けているので、第１のカーボンナノチューブ１６からなるチャネルの電流駆動能力をさらに高めることができる。
なお、説明は省略するものの、ソース電極同士、ドレイン電極同士及びゲート電極同士はプラブ（スルービア）を介して電気的に接続されている。
なお、説明は省略するものの、ソース電極同士、ドレイン電極同士及びゲート電極同士はプラブ（スルービア）を介して電気的に接続されている。
次に、図７を参照して本発明の実施例４のカーボンナノチューブＦＥＴを説明する。
図７参照
図７は、本発明の実施例４のカーボンナノチューブＦＥＴの概略的斜視図であり、この実施例４のカーボンナノチューブＦＥＴは上記の実施例３のカーボンナノチューブＦＥＴの第２のカーボンナノチューブ２９上にＴｉ／Ｐｔ／Ｔｉ構造の付加ゲート電極４３を設け、この付加ゲート電極４３をＳＯＧ膜４４で埋め込んだものである。
図７参照
図７は、本発明の実施例４のカーボンナノチューブＦＥＴの概略的斜視図であり、この実施例４のカーボンナノチューブＦＥＴは上記の実施例３のカーボンナノチューブＦＥＴの第２のカーボンナノチューブ２９上にＴｉ／Ｐｔ／Ｔｉ構造の付加ゲート電極４３を設け、この付加ゲート電極４３をＳＯＧ膜４４で埋め込んだものである。
この実施例４においては、付加ゲート電極４３を設けているので、第２のカーボンナノチューブ２９からなるチャネルの電流駆動能力をさらに高めることができる。
なお、説明は省略するものの、ソース電極同士、ドレイン電極同士及びゲート電極同士はプラブ（スルービア）を介して電気的に接続されている。
なお、説明は省略するものの、ソース電極同士、ドレイン電極同士及びゲート電極同士はプラブ（スルービア）を介して電気的に接続されている。
次に、図８乃至図１０を参照して本発明の実施例５のカーボンナノチューブトランジスタの製造工程を説明する。
図８参照
まず、サファイア基板１１上に、レジストパターン（図示を省略）をマスクとしてスパッタ法により厚さが、例えば、５ｎｍのＡｌ膜１３及び厚さが１ｎｍの触媒作用を有するＦｅ膜１４を順次堆積させたのちレジストパターンを除去することによって第１のソース電極１２とする。
図８参照
まず、サファイア基板１１上に、レジストパターン（図示を省略）をマスクとしてスパッタ法により厚さが、例えば、５ｎｍのＡｌ膜１３及び厚さが１ｎｍの触媒作用を有するＦｅ膜１４を順次堆積させたのちレジストパターンを除去することによって第１のソース電極１２とする。
次いで、再び、レジストパターン（図示を省略）をマスクとしてスパッタ法により厚さが、例えば、６ｎｍのＡｌ膜をソース電極１２と例えば５μｍの間隙をあけて対向するように堆積させたのちレジストパターンを除去することによって第１のドレイン電極１５とする。
次いで、レジストパターン（図示を省略）をマスクとしてスパッタ法により、厚さが、例えば、２０ｎｍのＡｌ層４６及び厚さが、例えば、２ｎｍのＦｅ膜４７を順次堆積させのちレジストパターンを除去することによってゲート電極端部４５を形成する。
次いで、ＣＶＤ法を用いて、プロセスガスとしてアセチレンガスを用いるとともに、キャリアガスとしてＡｒガスもしくは水素ガスを用い、ソース電極１２−ドレイン電極１５間に直流電界を印加した状態で、例えば、１００Ｐａの圧力において、６００℃の成長温度でチャネルとなる第１の半導体的性質を示すカーボンナノチューブ１６を形成すると同時に、ゲート電極となる金属的性質を示すカーボンナノチューブ４８を形成する。
この時、例えば、６００℃の成長温度においてソース電極１２の表面を構成するＦｅ膜１４は温度の影響により粒子状になるが、この粒子の径は下地のＡｌとの濡れ性を反映して小径となるので、成長するカーボンナノチューブは半導体的性質を有する単層カーボンナノチューブとなり、チャネルを構成することになる。
一方、ゲート電極端部４５の表面を構成するＦｅ膜４７はソース電極１２の表面のものより厚くなっており、形成されるＦｅ粒子もソース電極１２上のものよりは大きくなる。
その結果、ゲート電極端部４５上から成長するカーボンナノチューブ４８の径もソース電極１２上のものにくらべて太くなり、ゲート電極としての金属的性質を有する多層カーボンナノチューブを構成することになる。
その結果、ゲート電極端部４５上から成長するカーボンナノチューブ４８の径もソース電極１２上のものにくらべて太くなり、ゲート電極としての金属的性質を有する多層カーボンナノチューブを構成することになる。
次いで、スピンコートおよびアニールにより、例えば、カーボンナノチューブ４８の表面上に堆積する厚みが１０ｎｍになるようにＳＯＧ膜４９を堆積させて第１のカーボンナノチューブ１６の間隙及びカーボンナノチューブ４８の間隙を埋めるとともに、カーボンナノチューブ４８上に堆積した部分をゲート絶縁膜５０とする。
図９参照
次いで、再び、レジストパターン（図示を省略）をマスクとしてスパッタ法により厚さが、例えば、５ｎｍのＡｌ膜２６及び厚さが１ｎｍの触媒作用を有するＦｅ膜２７を順次堆積させたのちレジストパターンを除去することによって第２のソース電極２５と、次いで、同様の方法を用いて、例えば６ｎｍのＡｌ膜を形成し第２のドレイン電極２８とする。
次いで、再び、レジストパターン（図示を省略）をマスクとしてスパッタ法により厚さが、例えば、５ｎｍのＡｌ膜２６及び厚さが１ｎｍの触媒作用を有するＦｅ膜２７を順次堆積させたのちレジストパターンを除去することによって第２のソース電極２５と、次いで、同様の方法を用いて、例えば６ｎｍのＡｌ膜を形成し第２のドレイン電極２８とする。
次いで、第１のカーボンナノチューブ１６と同様の成長方法を用いて複数本の第２のカーボンナノチューブ２９を形成した後、全面にＳＯＧ膜３０を堆積させ、サファイア基板１１の裏面にＡｌからなる接地電極３１を設けることによって、本発明の実施例１のカーボンナノチューブＦＥＴの基本構成が完成する。
なお、説明は省略するものの、ソース電極同士及びドレイン電極同士はプラブ（スルービア）を介して電気的に接続されている。
なお、説明は省略するものの、ソース電極同士及びドレイン電極同士はプラブ（スルービア）を介して電気的に接続されている。
図１０参照
図１０は、本発明の実施例５のカーボンナノチューブＦＥＴの概略的斜視図であり、１度の成長で同時にチャネルとゲート電極とが形成できるため、プロセスの簡略化、工数の短縮が可能になる。
なお、図は理想的状態を示したものであり、チャネルとゲート電極とを交差させることはできるが、実際にチャネルとゲート電極とが直交するように構成することは困難である。
図１０は、本発明の実施例５のカーボンナノチューブＦＥＴの概略的斜視図であり、１度の成長で同時にチャネルとゲート電極とが形成できるため、プロセスの簡略化、工数の短縮が可能になる。
なお、図は理想的状態を示したものであり、チャネルとゲート電極とを交差させることはできるが、実際にチャネルとゲート電極とが直交するように構成することは困難である。
また、この場合も、実施例１の場合と同様に、実効的デバイスサイズが２倍になるのに伴ってｇm 、Ｃint も２倍になり、結果として電流利得遮断周波数ｆT を向上させることができる。
さらに、上述のように、トランジスタの高速性のもう一つの指標である最大発振周波数ｆmax は、
ｆmax 〜｛ｆT ／８π（Ｒg ・Ｃgd）｝1/2
であらわされるので、ゲート電極として長軸方向の抵抗が非常に小さな金属的性質を有するカーボンナノチューブ４８を用いることでゲート抵抗Ｒg が低減され、結果としてｆmax を向上することができる。
ｆmax 〜｛ｆT ／８π（Ｒg ・Ｃgd）｝1/2
であらわされるので、ゲート電極として長軸方向の抵抗が非常に小さな金属的性質を有するカーボンナノチューブ４８を用いることでゲート抵抗Ｒg が低減され、結果としてｆmax を向上することができる。
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、カーボンナノチューブの成長に要する原料ガスはアセチレンガスに限られるものではなく、メタンやエチレン等の炭化水素ガス或いはメタノール等のアルコールガスを用いても良いものであり、成長方法についてもＣＶＤ法に限られるものではなく、アーク放電法或いはレーザアブレーション法等の他の成長方法を用いても良いものである。
また、上記の実施例においては、触媒として下地によって成長するカーボンナノチューブの導電特性を制御できるＦｅを用いているが、Ｆｅに限られるものではなく、Ｃｏ，Ｎｉ，Ｐｔ，Ｒｈ、或いは、これらの触媒１種以上とＴｉ，Ｍｏ，Ａｌ，Ｔａなど１種以上との合金を用いても良く、また触媒の形状も薄膜に限られるものではなく、微分型静電分級器などにより直径制御された微粒子を用いても良いものであり、その場合には、金属性カーボンナノチューブと半導体性カーボンナノチューブを成長する工程でそれぞれに好適な原料ガス、成長温度、下地金属などの成長条件を採用すれば良い。
また、上記の実施例１乃至実施例５においては、絶縁性基板としてサファイアを用いているが、サファイアに限られるものではなく、カーボンナノチューブの成長温度に耐えられる絶縁性基板であれば良く、例えば、パイレック（登録商標名）等の耐熱性ガラスを用いても良く、或いは、シリコン基板等の表面にＳｉＯ2 膜等の絶縁膜を設けた基板を用いても良いものである。
また、上記の実施例５においては、実施例１に対応するゲート電極が１層の場合の構成として示しているが、実施例２と同様に金属的性質のカーボンナノチューブからなるゲート電極を多層化しても良いものである。
また、上記の実施例４においては、付加ゲート電極を埋込ゲート電極とともに設けているが、埋込ゲート電極を省略して付加ゲート電極のみを設けても良いものである。
また、上記の実施例３及び実施例４は実施例１に対する変形例として示しているが、実施例２或いは実施例５或いはその多層化した変形例に対しても適用されるものであり、実施例２或いは実施例５或いはその多層化した変形例において、埋込ゲート電極及び付加ゲート電極の少なくとも一方を設ければ良い。
ここで再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照
（付記１） ゲート電極５の上下に半導体的性質を示すカーボンナノチューブ４からなるチャネルを有することを特徴とする電界効果型トランジスタ。
（付記２） 複数の積層された複数のゲート電極５の各ゲート電極５の上下に半導体的性質を示すカーボンナノチューブ４，９からなるチャネルを有することを特徴とする電界効果型トランジスタ。
（付記３） 上記カーボンナノチューブ４，９からなるチャネルの内の最下層のチャネルと絶縁性基板１との間に埋め込みゲート電極５を有することを特徴とする付記１または２に記載の電界効果型トランジスタ。
（付記４） 上記カーボンナノチューブ４，９からなるチャネルの内の最上層のチャネルの上にゲート電極５を有することを特徴とする付記１乃至３のいずれか１に記載の電界効果型トランジスタ。
（付記５） 上記ゲート電極５が、金属的性質を示すカーボンナノチューブからなることを特徴とする付記１乃至４のいずれか１に記載の電界効果型トランジスタ。
（付記６） 上記ゲート電極５が、金属層からなることを特徴とする付記１乃至４のいずれか１に記載の電界効果型トランジスタ。
（付記７） 絶縁性基板１上にＡｌ膜上にＦｅ膜を設けたＦｅ／Ａｌ積層薄膜からなる触媒作用を有する第１の電極２を設けるとともに、前記第１の電極２に間隔を隔てて対向する触媒作用を有さない第２の電極３を設ける工程、前記第１の電極２と第２の電極３の間の端部にＴａ膜上にＦｅ膜を設けたＦｅ／Ｔａ積層薄膜からなる触媒作用を有する第３の電極を設けるとともに前記第１の電極２と第２の電極３を結ぶ方向に対して交わる方向に前記第３の電極に間隔を隔てて対向する触媒作用を有さない第４の電極を設ける工程と、前記第１の電極２を成長基点として前記第２の電極３に達する半導体的性質を示すカーボンナノチューブ４を成長させてチャネルとすると同時に、前記第３の電極を成長基点として第４の電極方向に延在する金属的性質を示すカーボンナノチューブを成長させて電極を形成する工程、前記チャネル上とゲート電極５間においてゲート絶縁膜になるとともに、前記チャネルとゲート電極５とを覆う絶縁膜６を形成する工程と、前記絶縁膜６上に前記第１の電極２と投影的に重なるようにＦｅ／Ａｌ積層薄膜からなる触媒作用を有する第５の電極７を設けるとともに、前記第２の電極３と投影的に重なるように触媒作用を有さない第６の電極８を設ける工程、及び、前記第５の電極７を成長基点として第６の電極８に達する半導体的性質を示すカーボンナノチューブ９を成長させてチャネルとする工程とを有することを特徴とする電界効果型トランジスタの製造方法。
再び、図１参照
（付記１） ゲート電極５の上下に半導体的性質を示すカーボンナノチューブ４からなるチャネルを有することを特徴とする電界効果型トランジスタ。
（付記２） 複数の積層された複数のゲート電極５の各ゲート電極５の上下に半導体的性質を示すカーボンナノチューブ４，９からなるチャネルを有することを特徴とする電界効果型トランジスタ。
（付記３） 上記カーボンナノチューブ４，９からなるチャネルの内の最下層のチャネルと絶縁性基板１との間に埋め込みゲート電極５を有することを特徴とする付記１または２に記載の電界効果型トランジスタ。
（付記４） 上記カーボンナノチューブ４，９からなるチャネルの内の最上層のチャネルの上にゲート電極５を有することを特徴とする付記１乃至３のいずれか１に記載の電界効果型トランジスタ。
（付記５） 上記ゲート電極５が、金属的性質を示すカーボンナノチューブからなることを特徴とする付記１乃至４のいずれか１に記載の電界効果型トランジスタ。
（付記６） 上記ゲート電極５が、金属層からなることを特徴とする付記１乃至４のいずれか１に記載の電界効果型トランジスタ。
（付記７） 絶縁性基板１上にＡｌ膜上にＦｅ膜を設けたＦｅ／Ａｌ積層薄膜からなる触媒作用を有する第１の電極２を設けるとともに、前記第１の電極２に間隔を隔てて対向する触媒作用を有さない第２の電極３を設ける工程、前記第１の電極２と第２の電極３の間の端部にＴａ膜上にＦｅ膜を設けたＦｅ／Ｔａ積層薄膜からなる触媒作用を有する第３の電極を設けるとともに前記第１の電極２と第２の電極３を結ぶ方向に対して交わる方向に前記第３の電極に間隔を隔てて対向する触媒作用を有さない第４の電極を設ける工程と、前記第１の電極２を成長基点として前記第２の電極３に達する半導体的性質を示すカーボンナノチューブ４を成長させてチャネルとすると同時に、前記第３の電極を成長基点として第４の電極方向に延在する金属的性質を示すカーボンナノチューブを成長させて電極を形成する工程、前記チャネル上とゲート電極５間においてゲート絶縁膜になるとともに、前記チャネルとゲート電極５とを覆う絶縁膜６を形成する工程と、前記絶縁膜６上に前記第１の電極２と投影的に重なるようにＦｅ／Ａｌ積層薄膜からなる触媒作用を有する第５の電極７を設けるとともに、前記第２の電極３と投影的に重なるように触媒作用を有さない第６の電極８を設ける工程、及び、前記第５の電極７を成長基点として第６の電極８に達する半導体的性質を示すカーボンナノチューブ９を成長させてチャネルとする工程とを有することを特徴とする電界効果型トランジスタの製造方法。
本発明の活用例としては、高周波回路用トランジスタ及びその製造方法が典型的なものであるが、高周波回路用に限られるものではなく、また、製造方法としては、触媒となるＦｅの下地をＡｌとＴａとした成長用電極を選択的に設けることによって、半導体性カーボンナノチューブと金属性カーボンナノチューブとを任意の位置に同時に成長させることも可能になる。
１ 絶縁性基板
２ 第１の電極
３ 第２の電極
４ カーボンナノチューブ
５ ゲート電極
６ 絶縁膜
７ 第５の電極
８ 第６の電極
９ カーボンナノチューブ
１１ サファイア基板
１２ ソース電極
１３ Ａｌ膜
１４ Ｆｅ膜
１５ ドレイン電極
１６ カーボンナノチューブ
１７ ＳＯＧ膜
１８ ゲート絶縁膜
１９ ゲート電極
２０ Ｔｉ膜
２１ Ｐｔ層
２２ Ｔｉ膜
２３ ＳＯＧ膜
２４ ゲート絶縁膜
２５ ソース電極
２６ Ａｌ膜
２７ Ｆｅ膜
２８ ドレイン電極
２９ カーボンナノチューブ
３０ ＳＯＧ膜
３１ 接地電極
３２ ゲート電極
３３ ソース電極
３４ ドレイン電極
３５ カーボンナノチューブ
３６ ＳＯＧ膜
３７ ゲート電極
３８ ソース電極
３９ ドレイン電極
４０ カーボンナノチューブ
４１ ＳＯＧ膜
４２ 埋込ゲート電極
４３ 付加ゲート電極
４４ ＳＯＧ膜
４５ ゲート電極端部
４６ Ａｌ層
４７ Ｆｅ膜
４８ カーボンナノチューブ
４９ ＳＯＧ膜
５０ ゲート絶縁膜
５１ 絶縁性基板
５２ ソース電極
５３ ドレイン電極
５４ カーボンナノチューブ
５５ 絶縁膜
５６ ゲート電極
５７ 接地電極
２ 第１の電極
３ 第２の電極
４ カーボンナノチューブ
５ ゲート電極
６ 絶縁膜
７ 第５の電極
８ 第６の電極
９ カーボンナノチューブ
１１ サファイア基板
１２ ソース電極
１３ Ａｌ膜
１４ Ｆｅ膜
１５ ドレイン電極
１６ カーボンナノチューブ
１７ ＳＯＧ膜
１８ ゲート絶縁膜
１９ ゲート電極
２０ Ｔｉ膜
２１ Ｐｔ層
２２ Ｔｉ膜
２３ ＳＯＧ膜
２４ ゲート絶縁膜
２５ ソース電極
２６ Ａｌ膜
２７ Ｆｅ膜
２８ ドレイン電極
２９ カーボンナノチューブ
３０ ＳＯＧ膜
３１ 接地電極
３２ ゲート電極
３３ ソース電極
３４ ドレイン電極
３５ カーボンナノチューブ
３６ ＳＯＧ膜
３７ ゲート電極
３８ ソース電極
３９ ドレイン電極
４０ カーボンナノチューブ
４１ ＳＯＧ膜
４２ 埋込ゲート電極
４３ 付加ゲート電極
４４ ＳＯＧ膜
４５ ゲート電極端部
４６ Ａｌ層
４７ Ｆｅ膜
４８ カーボンナノチューブ
４９ ＳＯＧ膜
５０ ゲート絶縁膜
５１ 絶縁性基板
５２ ソース電極
５３ ドレイン電極
５４ カーボンナノチューブ
５５ 絶縁膜
５６ ゲート電極
５７ 接地電極
Claims (5)
- ゲート電極の上下に半導体的性質を示すカーボンナノチューブからなるチャネルを有することを特徴とする電界効果型トランジスタ。
- 上記カーボンナノチューブからなるチャネルの内の最下層のチャネルと基板との間に埋め込みゲート電極を有することを特徴とする請求項１記載の電界効果型トランジスタ。
- 上記カーボンナノチューブからなるチャネルの内の最上層のチャネルの上にゲート電極を有することを特徴とする請求項１または２に記載の電界効果型トランジスタ。
- 上記ゲート電極が、金属的性質を示すカーボンナノチューブからなることを特徴とする請求項１乃至３のいずれか１項に記載の電界効果型トランジスタ。
- 絶縁性基板上にＡｌ膜上にＦｅ膜を設けたＦｅ／Ａｌ積層薄膜からなる触媒作用を有する第１の電極を設けるとともに、前記第１の電極に間隔を隔てて対向する触媒作用を有さない第２の電極を設ける工程、前記第１の電極と第２の電極の間の端部にＴａ膜上にＦｅ膜を設けたＦｅ／Ｔａ積層薄膜からなる触媒作用を有する第３の電極を設けるとともに前記第１の電極と第２の電極を結ぶ方向に対して交わる方向に前記第３の電極に間隔を隔てて対向する触媒作用を有さない第４の電極を設ける工程と、前記第１の電極を成長基点として前記第２の電極に達する半導体的性質を示すカーボンナノチューブを成長させてチャネルとすると同時に、前記第３の電極を成長基点として第４の電極方向に延在する金属的性質を示すカーボンナノチューブを成長させて電極を形成する工程、前記チャネル上とゲート電極間においてゲート絶縁膜になるとともに、前記チャネルとゲート電極とを覆う絶縁膜を形成する工程と、前記絶縁膜上に前記第１の電極と投影的に重なるようにＦｅ／Ａｌ積層薄膜からなる触媒作用を有する第５の電極を設けるとともに、前記第２の電極と投影的に重なるように触媒作用を有さない第６の電極を設ける工程、及び、前記第５の電極を成長基点として第６の電極に達する半導体的性質を示すカーボンナノチューブを成長させてチャネルとする工程とを有することを特徴とする電界効果型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006004346A JP5289678B2 (ja) | 2006-01-12 | 2006-01-12 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006004346A JP5289678B2 (ja) | 2006-01-12 | 2006-01-12 | 電界効果型トランジスタ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013041991A Division JP5637231B2 (ja) | 2013-03-04 | 2013-03-04 | 電界効果型トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007188984A true JP2007188984A (ja) | 2007-07-26 |
| JP5289678B2 JP5289678B2 (ja) | 2013-09-11 |
Family
ID=38343953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006004346A Expired - Fee Related JP5289678B2 (ja) | 2006-01-12 | 2006-01-12 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5289678B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016500582A (ja) * | 2012-09-17 | 2016-01-14 | ザ・ボーイング・カンパニーＴｈｅＢｏｅｉｎｇ Ｃｏｍｐａｎｙ | バルクカーボンナノチューブ及び金属複合材並びに製造方法 |
| JP2018098499A (ja) * | 2016-12-07 | 2018-06-21 | ツィンファ ユニバーシティ | デジタル回路 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01149478A (ja) * | 1987-12-04 | 1989-06-12 | Sumitomo Metal Ind Ltd | 薄膜半導体装置 |
| JPH0610929U (ja) * | 1992-07-20 | 1994-02-10 | カシオ計算機株式会社 | アクティブマトリクス液晶表示装置 |
| JPH06196697A (ja) * | 1992-06-30 | 1994-07-15 | Gold Star Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH0823101A (ja) * | 1992-01-17 | 1996-01-23 | Seiko Instr Inc | 薄膜トランジスタ素子およびその製造方法 |
| JPH08148693A (ja) * | 1994-09-22 | 1996-06-07 | Sanyo Electric Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2000004022A (ja) * | 1998-06-16 | 2000-01-07 | Sony Corp | 薄膜トランジスタの製造方法 |
| JP2003017508A (ja) * | 2001-07-05 | 2003-01-17 | Nec Corp | 電界効果トランジスタ |
| JP2003109974A (ja) * | 2001-10-01 | 2003-04-11 | Fujitsu Ltd | カーボンナノチューブゲート電界効果トランジスタとその製造方法、及び微細パターン形成方法 |
| JP2003324200A (ja) * | 2002-05-02 | 2003-11-14 | Tokyo Inst Of Technol | 電界効果トランジスタ及びその製造方法 |
| JP2004067413A (ja) * | 2002-08-02 | 2004-03-04 | Nec Corp | 触媒担持基板およびそれを用いたカーボンナノチューブの成長方法ならびにカーボンナノチューブを用いたトランジスタ |
| JP2005079549A (ja) * | 2003-09-03 | 2005-03-24 | Victor Co Of Japan Ltd | 有機薄膜トランジスタ |
| JP2005272271A (ja) * | 2004-03-26 | 2005-10-06 | Nippon Telegr & Teleph Corp <Ntt> | カーボンナノチューブの製造方法及び半導体装置の製造方法 |
| JP2005303262A (ja) * | 2004-03-18 | 2005-10-27 | Sharp Corp | アクティブマトリクス基板、その製造装置、及び表示デバイス |
-
2006
- 2006-01-12 JP JP2006004346A patent/JP5289678B2/ja not_active Expired - Fee Related
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01149478A (ja) * | 1987-12-04 | 1989-06-12 | Sumitomo Metal Ind Ltd | 薄膜半導体装置 |
| JPH0823101A (ja) * | 1992-01-17 | 1996-01-23 | Seiko Instr Inc | 薄膜トランジスタ素子およびその製造方法 |
| JPH06196697A (ja) * | 1992-06-30 | 1994-07-15 | Gold Star Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH0610929U (ja) * | 1992-07-20 | 1994-02-10 | カシオ計算機株式会社 | アクティブマトリクス液晶表示装置 |
| JPH08148693A (ja) * | 1994-09-22 | 1996-06-07 | Sanyo Electric Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2000004022A (ja) * | 1998-06-16 | 2000-01-07 | Sony Corp | 薄膜トランジスタの製造方法 |
| JP2003017508A (ja) * | 2001-07-05 | 2003-01-17 | Nec Corp | 電界効果トランジスタ |
| JP2003109974A (ja) * | 2001-10-01 | 2003-04-11 | Fujitsu Ltd | カーボンナノチューブゲート電界効果トランジスタとその製造方法、及び微細パターン形成方法 |
| JP2003324200A (ja) * | 2002-05-02 | 2003-11-14 | Tokyo Inst Of Technol | 電界効果トランジスタ及びその製造方法 |
| JP2004067413A (ja) * | 2002-08-02 | 2004-03-04 | Nec Corp | 触媒担持基板およびそれを用いたカーボンナノチューブの成長方法ならびにカーボンナノチューブを用いたトランジスタ |
| JP2005079549A (ja) * | 2003-09-03 | 2005-03-24 | Victor Co Of Japan Ltd | 有機薄膜トランジスタ |
| JP2005303262A (ja) * | 2004-03-18 | 2005-10-27 | Sharp Corp | アクティブマトリクス基板、その製造装置、及び表示デバイス |
| JP2005272271A (ja) * | 2004-03-26 | 2005-10-06 | Nippon Telegr & Teleph Corp <Ntt> | カーボンナノチューブの製造方法及び半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016500582A (ja) * | 2012-09-17 | 2016-01-14 | ザ・ボーイング・カンパニーＴｈｅＢｏｅｉｎｇ Ｃｏｍｐａｎｙ | バルクカーボンナノチューブ及び金属複合材並びに製造方法 |
| JP2018098499A (ja) * | 2016-12-07 | 2018-06-21 | ツィンファ ユニバーシティ | デジタル回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5289678B2 (ja) | 2013-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6566704B2 (en) | Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof | |
| US9099542B2 (en) | Transistors from vertical stacking of carbon nanotube thin films | |
| JP6648098B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP5157074B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2006508523A (ja) | 自己整合型ナノチューブ電界効果トランジスタおよびこれを製造する方法 | |
| US10790335B2 (en) | Method for making three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit | |
| JP2016504761A (ja) | 半導体デバイス、トランジスタ、およびセルフアライン・カーボン・ナノチューブ・トランジスタ、ならびにこれらを作製する方法 | |
| JP4974263B2 (ja) | 半導体装置の製造方法 | |
| CN108172624B (zh) | 一种薄膜晶体管及其制备方法 | |
| CN102354668A (zh) | 一种碳基纳米材料晶体管的制备方法 | |
| JP6662838B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2003086796A (ja) | 円筒状多層構造体による半導体装置 | |
| KR100657973B1 (ko) | 기계적 메모리 소자 및 그 제조방법 | |
| JP6546645B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3963686B2 (ja) | カーボンナノチューブゲート高電子移動度トランジスタ、及びその製造方法 | |
| JP5289678B2 (ja) | 電界効果型トランジスタ | |
| JP2014127652A (ja) | 電界効果トランジスタ | |
| US20080149970A1 (en) | Multi-gated carbon nanotube field effect transistor | |
| JP5637231B2 (ja) | 電界効果型トランジスタの製造方法 | |
| US10192930B2 (en) | Three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit | |
| CN108172625B (zh) | 一种逻辑电路 | |
| JP4884723B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2006049459A (ja) | カーボンナノチューブトランジスタの製造方法 | |
| CN106847910A (zh) | 一种GaN基半导体器件及其制备方法 | |
| JP5189380B2 (ja) | カーボンナノチューブ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080911 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121211 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130304 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130515 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130605 |
|
| LAPS | Cancellation because of no payment of annual fees |