JPH01149478A - 薄膜半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ガラス等の基板上に薄膜の半導体層。

絶縁層等を順次積層して形成される半導体装置に関する
。

〔従来の技術〕

近年、薄膜半導体装置、即ちガラス、アルミニウム等の
基板上に非晶質シリコン等の半導体層、非晶質窒化シリ
コン（ＳｉＮｘ）等の絶縁体層等を積層して形成される
半導体装置が実用化されている。

この種の薄膜半導体装置は、大面積化が要求される太陽
電池または液晶デイスプレィの駆動装置等に好適である
。

特に、ＳｉＮｘ層をゲート絶縁体層として利用した非晶
質シリコンの薄膜電界効果トランジスタはスイッチング
特性が優れているため、液晶デイスプレィ等の駆動装置
としては最適である。

テレビモニタ、コンピュータシステムのデータ表示用モ
ニタ等の映像表示用のデイスプレィ装置として、従来は
、高精細で輝度の高いカラーＣＲＴデイスプレィ（陰極
線管）が主として利用されてきた。

しかし、容積をとらず、より小型、軽量かつ低消費電力
で高品質のデイスプレィの要望が高く、各種フランドパ
ネルデイスプレィが注目されてきているが、フラットパ
ネルデイスプレィとしては、例えば液晶デイスプレィが
実用に供されている。

液晶デイスプレィの駆動方法には、単純マトリックス駆
動法とアクティブマトリックス駆動法とがあるが、これ
らの内アクティブマトリックス駆動性は、三原色にて構
成される各画素をそれぞれ独立に駆動制御するもので、
各画素を比較的大電力にて駆動し得るため、コントラス
ト比を大きくすることが可能である。

非晶質シリコンを用いた薄膜トランジスタは、上述のよ
うな液晶デイスプレィの大面積化及び低コスト化に対応
が可能であり、また、電流のオン−オフ比が大きく、液
晶層と並列配置されたコンデンサ容量の補正を行う必要
もなく、好適な駆動装置であると言える。

第４図は、非晶質シリコン（ａ−Ｓｉ：Ｉｆ　）を使用
した薄膜半導体装置としての従来の電界効果トランジス
タの構造を示す模式図であって、膜厚ｄのａ−Ｓｉ　：
Ｈ半導体層５の主表面には窒化珪素（ＳｉＮｘ）または
酸化珪素（ＳｉＯｘ）等の絶縁体層４を介してゲート電
極１が設けられている。さらに、ａ−５ｔ：Ｈ半導体層
５の互いに対向する端面には、それぞれソース電極２及
びドレイン電極３が設けられている。

以上のような薄膜トランジスタは、ゲート電極１に正（
＋）のゲート電圧■、が印加されると、ａ−Ｓｉ：Ｈ半
導体層５の内部でその絶縁体層４との界面に沿ってａ−
Ｓｉ：Ｈ半導体層５とゲート電極１との間の静電容＠Ｃ
により電荷７が誘起される。

誘起された電荷？（Ｃ−ＶＣ）は、ソース電極２とドレ
イン電極３との間に印加されたドレイン電圧■。により
長さしのａ−Ｓｉ：ｌｉ半導体層５を通過する。このよ
うにして、ゲート電圧■６とドレイン電圧■、とにより
制御されたドレイン電流８（ＩＩ、）が流れる。

また、ａ−５ｉ：Ｈ半導体層５中をゲート電圧Ｖ。

によって制御されない電流、即ちリーク電流６が流れる
ことも有り得るが、ａ−５ｉ：Ｉｔ半導体層５は暗比抵
抗が高いため、リーク電流６は無視できる程度と考えら
れる。

上述のような非晶質シリコン（ａ−３ｉ：Ｈ）を使用し
た薄膜トランジスタ（ＴＦＴ　：　Ｔｈ１ｎ　Ｆｉｌｍ
　Ｔｒａｎ−ｓｉｓｔｏｒ）は、プラズマＣＶＤ　（Ｃ
ｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏ−ｓｉｔｉｏｎ
）法または他のＣＶＤ法により、任意の大きさの面上に
作成可能であるため、液晶デイスプレィの大面積化に対
応が可能である。また、約３００℃の比較的低温のプロ
セスで製造でき、ａ−５ｔ：Ｈ半導体層５の暗比抵抗が
高い、換言すれば暗導電率が低いため、電荷蓄積容量（
具体的には前述の液晶層と並列配置されるコンデンサ）
が不要となって、製造プロセスが簡略となり、さらに同
一の反応室内で連続的に絶縁層及び活性層等を積層して
成膜できる、等の利点がある。

〔発明が解決しようとする問題点〕

ところで、ａ−３ｔにはその禁制帯中に連続した局在準
位が存在するので、ａ−Ｓｉ半導体層中に誘起された電
荷の移動度が低くなり、そのため一定量の電荷の充放電
に比較的長時間を要するため、ａ−３ｉを半導体層とし
て使用したａ−Ｓｉ　ＴＦＴは、高速動作への対応が困
難であって、液晶ＴＶ等のように画像の速い変化を表現
する用途には不適であるという問題点があった。

本発明はこのような問題点を解決するためになされたも
のであって、駆動能力が高く高速動作に対応し得る薄膜
半導体装置の提供を目的とする。

〔問題点を解決するための手段〕

本発明は、少なくとも半導体層と絶縁層とを接合させた
構造を基板上に有する薄膜半導体装置において、基板上
に形成したゲート電極を共通のゲート電極とする、半導
体層と絶縁層との接合構造を複数組備えたことを特徴と
する。

〔作用〕

本発明の薄膜半導体装置は、基盤上に形成したゲート電
極を共通のゲート電極とする、半導体層と絶縁層との接
合構造を複数組備えるため、半導体層を流れるドレイン
電流が増し、これを用いてなる薄膜トランジスタの駆動
能力が大幅に向上する。

〔実施例〕

以下、本発明をその実施例を示す図面に基づき詳述する
。第１図は、本発明に係る薄膜半導体装置の一実施例を
示す構造断面図であって、図中２００はガラスからなる
基板である。基板２００上には適長のギャップを挟んで
、何れもＮｉ−Ｃｒ合金層からなるソース電極２０３及
びドレイン電極２０５がパタ−ン形成され、ソース電極
２０３及びドレイン電極２０５それぞれの一部と基板２
００との上面には、ａ−５ｉ　：　Ｈからなるａ−５ｉ
：Ｉｔ半導体層２０８が積層形成されている。

さらに、半導体層２０８には、窒化ケイ素（ＳｉＮｘ）
または酸化ケイ素（ＳｉＯｘ）等からなる絶縁層２０７
が積層形成され、これらソース電極２０３．ドレイン電
極２０５及びａ−Ｓｔ：Ｉ＋半導体層２０８．絶縁層２
０７が積層された基板２００上には、クロム（Ｃｒ）　
、ニクロム（Ｎｉ−Ｃｒ）　、チタン（Ｔｉ）等の金属
よりなるゲート電極２０１がパターン形成され、ゲート
電極２０１上には、前述の積層順とは逆に、絶縁層２０
６　、ａ−３ｉ：Ｉｌ半導体層２０９が積層され、さら
にその上部には適長のギャップを挟んで、何れもＮｉ−
Ｃｒ合金層からなるソース電極２０２とドレイン電極２
０４とが形成されている。

なお、上述の如き絶縁層２０６及び２０７は単一の層に
限らず、複数層を積層して各絶縁層を構成してもよ（、
その場合には各層の組合わせを考慮することにより、絶
縁層としての特性を改善することができる。

また、ａ−Ｓｔ：Ｈ半導体層２０８，２０９の層厚はａ
−ＳｔＴＦＴ特性にとって重要な因子であり、−船釣に
は１００〜５０００人が好適であり、さらには５００〜
３０００人が最適であるとともに、絶縁層２０６．２０
７の層厚は１００〜５０００人が好適であり、さらには
５００〜３０００人が最適である。

また、ゲート電極２０１の膜厚は５００〜３０００人、
ソース電極２０２．２０３及びドレイン電極２０４　、
２０５の膜厚は５００〜１００００人が好適である。

次に、これらを基板上に積層形成した後に、窒化ケイ素
（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）を積層して保護
層となし、外部からの不純物イオンまたは湿気がａ−Ｓ
ｉ：Ｈ半導体層２０９に混入することを防止して、ａ−
５ｉ：　Ｈ半導体層２０９を保護するとともに、ａ−Ｓ
ｔ　ＴＦＴ特性を安定化させる。

このような構成の薄膜トランジスタの製造方法について
説明する。第２図は薄膜トランジスタの製造工程を示す
模式図、第３図はその製造に用いるプラズマＣＶＤ装置
の模式図、第４図は従来の一般的な薄膜トランジスタの
構成を示す模式図である。

第３図において３０は反応容器であり、反応容器３０の
内部には、高周波（ラジオ周波数：　ｒａｄｉｏ　ｆｒ
ｅ−ｑｕｅｎｃｙ　：　ＲＦ）電源３４からマツチング
ユニット３３を介してＲＦ主電力供給されるＲＦ電極３
１と、ヒータ４１を内蔵した支持台３５とが対向させて
備えられている。また反応容器３０の一端部には外部に
開口され、図示しないマスフローコントローラに接続さ
れたガス導入部３７が、他端部には外部に開口され、図
示しない拡散ポンプに接続された第１の排気部３８が夫
々備えられている。さらに、反応容器３０の一端部には
外部に開口され、図示しないメカニカルブースタポンプ
に接続された第２の排気部３９が備えられている。なお
、３２はＲＦ電極３１を反応容器３０に支持するための
絶縁体である。

なお、第３図に示すプラズマＣＶＤ装置は、絶縁層２０
６，２０７　、ａ−５ｉ：　Ｈ半導体層２０８，２０９
を形成するために使用するものであって、ゲート電極２
０１１ソース電極２０２，２０３　、ドレイン電極２０
４　、２０５の金属及び合金層は、通常は真空蒸着また
は電子ビーム蒸着等により形成される。

次に、このようなプラズマＣＶＤ装置を用いた薄膜半導
体装置の製造方法について具体的に説明する。

まず、第２図（ａ）に示す如く、十分に洗浄されたガラ
スからなる基板２００にエツチング加工を施してＮｉ−
Ｃｒからなるソース電極２０３及びドレイン電極２０５
を８μｍのギャップを挾んで形成する。

次に、ソース電極２０３及びドレイン電極２０５が形成
された基板２００をプラズマＣＶＤ装置の反応容器３０
内の支持台３５に載置し、第１の排気部３８に接続した
拡散ポンプにて反応容器３０内の減圧を開始するととも
に、ヒータ４１に給電して基板２００の加熱を開始して
基板２００の温度を２５０℃に安定させる。反応容器３
０内の圧力が５　Ｘ　１０−’　Ｔｏｒｒ以下に低下し
た時点で第１の排気部３８のバルブを閉鎖し、ガス導入
部３７に接続されたカスフローコントローラにより、１
００χモノシランガス３０ｓｅｃｍを反応容器３０内に
導入し、反応容器３０内の圧力を０．２２Ｔｏｒｒに維
持する。ガス流量及び圧力が安定した５分後に、ＲＦ電
源３４をオンしてＲＦ比出力３０Ｗとし、１０分間にわ
たってプラズマ４０を発生させて第２図（ｂ）の如く層
厚７００人程度のａ−５ｉ：０層をａ−Ｓｉ：ＩＩ半導
体層２０８として基板２００上に積層形成する。

なお、ａ−３ｉ：１１半導体層２０Ｂを形成する原料ガ
スとしてシラン系ガスを用いたが、シラン系ガスにホウ
素（Ｂ）等の周期律表■族の元素を含むジボラン（ｔｈ
　Ｈ６）ガス等を混入させてもよく、■族の元素を少量
ドーピングすることにより、暗比抵抗が向上し、リーク
電流が減少したａ−３ｉ：Ｈ半導体ＪＩ２０８を形成す
ることができる。

ａ−Ｓｉ：１１半導体層２０８を形成した後、モノシラ
ンガスの流量を２０ｓｅｃｍ　＋アンモニアガスの流量
を３０ｓｅｃｍ　、反応容器３０内の圧力を０．１５Ｔ
ｏｒｒに維持し、これらのガス流量及び圧力が安定した
５分後に、ＲＦ主電源オンにして３０ＷのＲＦ比出力て
６分間にわたってプラズマを発生させ、第２図（ｅ）に
示す如く窒化ケイ素（ＳｉＮｘ）膜をａ−５ｉ：Ｈ半導
体層２０８上に膜厚３０００人で積層形成し、絶縁層２
０７となす。

なお、絶縁層形成のための原料ガスとしてモノシランガ
スとアンモニアガスとの混合ガスを用いたが、ジシラン
等のシラン系ガスと窒素、酸素等のガスとの混合ガスを
原料ガスとして使用してもよい。

絶縁層２０７を形成させた後、ＲＦ電源３４をオフにし
、ガス導入部３７のバルブを閉鎖して原料ガスの導入を
停止し、メカニカルブースタポンプを全開にして第２の
排気部３９から反応容器３０内を排気する。基板２００
の温度が５０℃以下に低下した時点で、メカニカルブー
スタポンプを全開にし、反応容器３０を開放してソース
電極、ドレイン電極、　ａ−Ｓｉ：ＩＩ半導体層２０８
．絶縁層２０７が積層された基板２００を反応容器３０
内から取り出し、取り出した基板２００にゲート電極２
０１となるべきクロム層を第２図（ｄ）に示す如り８０
０人の膜厚で蒸着により形成する。

次に、第２図（ｅ）に示す如く、クロム層にフォトレジ
スト２２０を塗布し、ゲート電極２０１を形成する部分
を除くフォトレジストを露光、現像処理して第２図（ｆ
）に示す如くパターニングする。さらに、硝酸第２セリ
ウムアンモニウムの酸性溶液を用い、ゲート電極２０１
となる部分以外の領域のクロム層を、第２図（ｇ）に示
す如くエツチングにて除去し、幅１２μｍのゲート電極
２０１を形成した後、第２図（ｈｌに示す如くレジスト
剥離液にてレジストを除去する。

レジストを除去したゲート電極２０１上に、第２図（ｌ
Ｈｊ）に示す如く、絶縁層２０６　、　　ａ−Ｓｉ：Ｉ
ｔ半導体層２０９を積層形成する。この絶縁層２０６は
前記絶縁層２０７と同一条件で、また、ａ−５ｉ：Ｈ半
導体層２０９は前記ａ−Ｓｉ：Ｈ半導体層２０８と同一
条件で作成した。

さらに、第２図（ｋ）に示すごと（ａ−３ｉ：Ｈ半導体
層２０９にフォトレジスト２２０を塗布し、上部ソース
、ドレイン電極２０２，２０４　と下部ソース、ドレイ
ン電極２０３．２０５が接合する部分のフォトレジスト
を露光、現像処理して第２図（１）に示す如（パターニ
ングする。前記接合部分上に積層されている絶縁層２０
６．２０７及びａ−Ｓｉ：Ｈ半導体層２０８，２０９を
、Ｂ肝液及びＫＯＨ液を用いて第２図（ｍ）に示す如く
エツチングにて除去し、さらに第２図（ｎｌに示す如く
レジスト剥離液にてレジストを除去する。

次に、第２図（０）に示す如く、基板２００上にＮｉ−
Ｃｒ層２０２０を、およそ７０００人の厚みで蒸着によ
り形成し、第２図（ｐ）に示す如＜　Ｎｉ−Ｃｒ層２０
２０にフォトレジスト２２０を塗布し、ソース電極２０
２．ドレイン電極２０４を形成する部分のフォトレジス
トを露光。

現像処理して、第２図（ｑ）に示す如くパターニングす
る。さらに、第２図（ｒ）に示す如く、ソース電極２０
２、ドレイン電極２０４となる部分以外の領域のＮｉ−
Ｃｒ層２０２０をエツチングにて除去し、レジスト剥離
液にてレジストを除去し、ソース電極２０２゜ドレイン
電極２０４及びソース電極２０２と２０３．ドレイン電
極２０４と２０５（７）接合部分２０１１．２０１２を
形成する。

なお、絶縁層２０６．２０７は上述した窒化ケイ素（Ｓ
ｉＮｘ）の他に、酸化ケイ素（ＳｉＯｘ）、酸化アルミ
ニウム（ＡｈＯｉ　）　、５酸化タンタル（ＴａｚＯｓ
）　、窒化ホウ素（ＢＮ）、オキシナイトライド（Ｓｉ
ＮｘＯｙ）等を使用してもよく、さらにこれらを複数組
み合わせて積層し、各絶縁層としてもよい。

このようにして製造された薄膜半導体装置の各層（ａ−
５ｉ半導体層２０８，２０９　、絶縁層２０６，２０７
　、ゲート電極層２０１）の特性について具体的に説明
する。

ａ−Ｓｔ：Ｈ半導体層２０８及び２０９は層厚７００人
、暗比抵抗９　Ｘ　１０９Ω’　Ｃｌ１１、活性化エネ
ルギ０．７２ｅＶ、光学的禁制帯幅１　、７５ｅＶであ
った。

また、絶縁層（ＳｉＮｘ層）２０６及び２０７は、層厚
３０００人、屈折率１．９５　、光学的禁制帯幅４．２
ｅＶ、さらに、ゲート電極層（Ｃｒ層）２０１は、層厚
８００人、比抵抗４０μΩ・ωであった。

なお、本実施例では半導体層２０８及び２０９、絶縁層
２０６及び２０７はそれぞれ同じ膜質、膜構成としたが
、それぞれ異なる膜質、膜構成であってもよい。

次に、薄膜半導体装置のトランジスタとしての駆動能力
について説明する。第５図は、本発明に係る薄膜半導体
装置のゲート電圧Ｖ、に対するドレイン電流Ｉ、の平方
根　Ｉ、の特性を示したものである。なお、ドレイン電
圧ＶＤはゲート電圧ｖ６と等しくとることとする。この
ようにして得られるＶＧ−１，特性はトランジスタの駆
動能力、とりわけ動作の高速性を評価するのに適してい
る。

第５図において、図中Ａは本発明に係る薄膜半導体装置
の特性、またＢは従来の薄膜半導体装置の特性を示した
ものである。Ａ、Ｂいずれもゲート幅りは８μｍ１ゲー
ト長Ｗは１６０μｍとし、その他各層の層厚は前述の通
りである。

特性Ｂから計算されるドレイン電流　■、の値に比例す
るところの電子の電界効果移動度は０．９−／ν・Ｓで
あるが、特性Ａはドレイン電流がおよそ２倍になってお
り、これから計算される「見掛け」の電子の電界効果移
動度は１．７ｃＩｉｌ／ｖ−８となり大幅な向上が得ら
れた。

「見掛け」というのは、実際には電子の電界効果移動度
は従来のものとほぼ同じであるが、ドレイン電流の増大
が、トランジスタとしての駆動能力を増大させ、電界効
果移動度の増大と同じ効果を挙げているからである。

このように、本発明の薄膜トランジスタでは、従来のも
のと異なり、ゲート電極を介して半導体層と絶縁層との
接合が２つ存在するため、ドレイン電流８が流れる半導
体層が２箇所存在することから、ドレイン電流は増し、
薄膜トランジスタの駆動能力が増す。

従来の薄膜トランジスタ、即ちａ−Ｓｉ：Ｈ半導体層５
と絶縁層４との接合が１つである薄膜トランジスでは、
電子の移動度がＱ、９　ｃｔ／ｖ−ｓであるのに対し、
本発明に係る薄膜トランジスタでは電荷の見掛けの移動
度は１．７ｃｎｌ／ｖ−ｓとなり、その値が大幅に向上
する。

また、本実施例では、プラズマＣＶＤ法を用いて薄膜ト
ランジスタを製造したが、同様の絶縁層。

ａ−５ｉ：Ｈ半導体層の積層形成が可能であれば、他の
ＣＶＤ法を使用してもよいことは勿論である。

〔発明の効果〕

本実施例に係る薄膜半導体装置であゲート電極を介して
、半導体層と絶縁層との接合が２つ存在するのでドレイ
ン電流が約２倍となり、ａ−３ｔ　ＴＦＴの駆動能力が
大きくなって、液晶テレビ等のように画像の速い変化に
も対応して高速に動作することができる。

【図面の簡単な説明】

第１図は本発明に係る薄膜半導体装置としての薄膜トラ
ンジスタの構成を示す模式図、第２図はＣＶＤ法による
薄膜半導体装置の製造工程を示す模式図、第３図はその
製造装置の構成を示す模式図、第４図は従来の一般的な
薄膜トランジスタの構成を示す模式図、第５図は実施例
に基づく薄膜半導体装置の駆動特性を示すグラフである
。 ２００・・・基板　２０１・・・ゲート電極２０２、２
０３・・・ソース電極２０４，２０５・・・ドレイン電
極２０６．２０７　・・・絶縁層　２０８，２０９−　
ａ−Ｓｔ：Ｈ半導体層時　許　出願人　　住友金属工業
株式会社代理人　弁理士　　河　　野　　登　　夫第　
　　　１　　　　図 第　　　　３　　　　図 （ｎ）　　　　　　　　　　　　　　　　（ｑ）（○）
（ｒ） 竿２図 Ｇ 竿　　　４　　　図

Claims (1)

1. 【特許請求の範囲】 １、少なくとも半導体層と絶縁層とを接合させた構造を
   基板上に有する薄膜半導体装置において、 基板上に形成したゲート電極を共通のゲー ト電極とする、半導体層と絶縁層との接合構造を複数組
   備えたことを特徴とする薄膜半導体装置。