JPH01293318A - 液晶表示パネル用電極基板 - Google Patents
液晶表示パネル用電極基板Info
- Publication number
- JPH01293318A JPH01293318A JP63124518A JP12451888A JPH01293318A JP H01293318 A JPH01293318 A JP H01293318A JP 63124518 A JP63124518 A JP 63124518A JP 12451888 A JP12451888 A JP 12451888A JP H01293318 A JPH01293318 A JP H01293318A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sin
- gate
- protective film
- ito
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 19
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 11
- 230000001681 protective effect Effects 0.000 claims abstract description 21
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 7
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 104
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000010409 thin film Substances 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000002161 passivation Methods 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract 2
- 238000004299 exfoliation Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000010287 polarization Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
液晶表示パネル用ぼ極基板に関する。
―）従来の技術
近年非晶質半導体材料、特にアモルファス。
シリコン（以下ａ−８ｉと略記する）膜等の非晶質材料
は、その物性上の％徴及びプラズマＣＶＤ法という形成
法の利点をいかしてこれまでの単結晶シリコン（ｃ−８
１３では実現不可能であった分野への応用を開拓してい
る。特にａ−８ｉ膜はプラズマ反応という形成法で成膜
できるため、太陽ｔｌＬ池や大面積液晶ＴＶ用のスイッ
チング素子などに応用されている。
は、その物性上の％徴及びプラズマＣＶＤ法という形成
法の利点をいかしてこれまでの単結晶シリコン（ｃ−８
１３では実現不可能であった分野への応用を開拓してい
る。特にａ−８ｉ膜はプラズマ反応という形成法で成膜
できるため、太陽ｔｌＬ池や大面積液晶ＴＶ用のスイッ
チング素子などに応用されている。
アクティブマトリクス型の液晶テレビへのａ−８ｉｙ［
）ランジスタ（ＴＰＴ）スイッチング素子の応用は、プ
ラズマ反応の大面撰化の容易さといったメリットをいか
したものであるが、同時に同反応法によってＴＰＴを構
成するゲート絶縁換やパッシベーション膜となる窒化シ
リコン（以下８ｉＮ）膜や酸化シリコン（以下５ｉＱ２
）換を反応ガスを変えるだけで形成できるという長所も
利用している。
）ランジスタ（ＴＰＴ）スイッチング素子の応用は、プ
ラズマ反応の大面撰化の容易さといったメリットをいか
したものであるが、同時に同反応法によってＴＰＴを構
成するゲート絶縁換やパッシベーション膜となる窒化シ
リコン（以下８ｉＮ）膜や酸化シリコン（以下５ｉＱ２
）換を反応ガスを変えるだけで形成できるという長所も
利用している。
しかしながら、数ミクロン以下の薄膜は、膜厚およびそ
の形成条件によって膜内に内部応力を潜在しやすい。こ
の内部応力を無視した場合、多層構造の薄膜を形成する
際に膜剥がれや膜割れが発生するなどの問題が生じる。
の形成条件によって膜内に内部応力を潜在しやすい。こ
の内部応力を無視した場合、多層構造の薄膜を形成する
際に膜剥がれや膜割れが発生するなどの問題が生じる。
さらにこの内部応力は、ＴＦＴなどのアクティブデバイ
スの駆動特性にも影響を与える。
スの駆動特性にも影響を与える。
従来の液晶パネル用電極基板に形成される画素電極と薄
膜トランジスタ（ＴＰＴ）の素子断面図を第５図に示す
。同図に於いて素子形成はガラスなどの透光絶縁性基板
上にクロム膜などのゲート１！極用金属膜１１１を形成
した後ＩＴＯ膜や５ｎＱｚ膜などの金属酸化物からなる
透明導電膜の画素電極１２）を形成、パターニングし次
にゲート８ｉＮ［Ｉ！！（４）、ａ−３ｉ膜（５）、パ
ッシベーション用ＳｉＮ膜（６）を順次積層形成する。
膜トランジスタ（ＴＰＴ）の素子断面図を第５図に示す
。同図に於いて素子形成はガラスなどの透光絶縁性基板
上にクロム膜などのゲート１！極用金属膜１１１を形成
した後ＩＴＯ膜や５ｎＱｚ膜などの金属酸化物からなる
透明導電膜の画素電極１２）を形成、パターニングし次
にゲート８ｉＮ［Ｉ！！（４）、ａ−３ｉ膜（５）、パ
ッシベーション用ＳｉＮ膜（６）を順次積層形成する。
パッシベーションＳｉＮ膜（６）をパターニングし、そ
の後ｎ 型ａ−８ｌ膜（７）を全面に形成した後ｎａ−
８ｉ膜ｆ７１．ａ−８ｉ 膜ｆ５１を同一のレジストパ
ターンでエツチングする。次にグー）８ｉＮ膜（４）を
所望の位置にコンタクトホール用にエツチングを行う。
の後ｎ 型ａ−８ｌ膜（７）を全面に形成した後ｎａ−
８ｉ膜ｆ７１．ａ−８ｉ 膜ｆ５１を同一のレジストパ
ターンでエツチングする。次にグー）８ｉＮ膜（４）を
所望の位置にコンタクトホール用にエツチングを行う。
そして、その後アルミニウム等でソース、ドレイン電極
となる電極膜（８）をパターン形成する。
となる電極膜（８）をパターン形成する。
この様な積層構造を必要とする理由は、次のとおりであ
る。即ち、ａ−ｆ３ｉ膜（５）は一般的に約５００°Ｃ
以上の熱処理に弱く、例えばプラズマＣＶＤ法によるａ
−８ｉ膜（５１では膜中の水素が熱の影響によシ放出さ
れてしまい、膜質が非常に悪くなってしまう。一方画素
′成極（２）となるＩＴＯ膜などでは耐薬品はを高める
古めには、約３００°Ｃ以上の高温での成膜が必要であ
る。このためＩＴＯ膜の成膜は、ａ−８ｉ膜（５）の成
膜より前工程で行う必要がある。その結果第３図に示す
ようにＩＴＯ膜（２）上にゲート８ｉＮ膜（４）、ａ−
３ｉ膜（５）、パッシベーションＳｉＮ膜（６）を順次
形成することになる。このプロセスにしたがったならば
、内部応力を含んだゲート８ｉＮ膜（４）はａ−８ｉ膜
（５）やパッシベーションＳｉＮ膜（６）の形成時の処
理温度によシＩＴＯ膜（２１／ゲートＳｉＮ膜（４）界
面で膜剥がれが生じる。
る。即ち、ａ−ｆ３ｉ膜（５）は一般的に約５００°Ｃ
以上の熱処理に弱く、例えばプラズマＣＶＤ法によるａ
−８ｉ膜（５１では膜中の水素が熱の影響によシ放出さ
れてしまい、膜質が非常に悪くなってしまう。一方画素
′成極（２）となるＩＴＯ膜などでは耐薬品はを高める
古めには、約３００°Ｃ以上の高温での成膜が必要であ
る。このためＩＴＯ膜の成膜は、ａ−８ｉ膜（５）の成
膜より前工程で行う必要がある。その結果第３図に示す
ようにＩＴＯ膜（２）上にゲート８ｉＮ膜（４）、ａ−
３ｉ膜（５）、パッシベーションＳｉＮ膜（６）を順次
形成することになる。このプロセスにしたがったならば
、内部応力を含んだゲート８ｉＮ膜（４）はａ−８ｉ膜
（５）やパッシベーションＳｉＮ膜（６）の形成時の処
理温度によシＩＴＯ膜（２１／ゲートＳｉＮ膜（４）界
面で膜剥がれが生じる。
特に、ＩＴＯ膜が多孔質状である為に、この工Ｔｏ膜上
に形成されるグー） ８ ｉ Ｎ＋４１に内部応力が生
じると簡単に両膜間で膜剥がれが発生してしまう事とな
る。
に形成されるグー） ８ ｉ Ｎ＋４１に内部応力が生
じると簡単に両膜間で膜剥がれが発生してしまう事とな
る。
ｒ−＋ 発明が解決しようとする課題本発明は上述の
点に鑑みてなされたものであり、金属酸化物の透明導電
膜からなる画素電極上に形成されるゲート絶縁膜の膜剥
がれを解消し之液晶表示パネル用電極基板を提供するも
のである。
点に鑑みてなされたものであり、金属酸化物の透明導電
膜からなる画素電極上に形成されるゲート絶縁膜の膜剥
がれを解消し之液晶表示パネル用電極基板を提供するも
のである。
基板上に薄膜トランジスタと画素電極とを行列配置して
なるアクティブマトリクス型の液晶表示パネル用成極基
板に於て、上記画素電極は金属酸化物の透明導電膜から
なり、該画素電極上に画素成極の周囲端部まで覆う金属
保護膜を設けたものである。
なるアクティブマトリクス型の液晶表示パネル用成極基
板に於て、上記画素電極は金属酸化物の透明導電膜から
なり、該画素電極上に画素成極の周囲端部まで覆う金属
保護膜を設けたものである。
画素電極上に設けられる金属保護膜が画素成極の周囲端
部までも被覆した状態で、斯る基板の製造を行なう間が
できるので、この製造工程中に画素電極上に設けられる
薄膜層に膜剥がれはない。
部までも被覆した状態で、斯る基板の製造を行なう間が
できるので、この製造工程中に画素電極上に設けられる
薄膜層に膜剥がれはない。
（へ）実施例
第１図（ａ）、 （ｂ）に本発明の液晶表示パネル用電
極基板の一実施例の断面図、及び平面図を示す。
極基板の一実施例の断面図、及び平面図を示す。
同図に於いて、第６図の従来基板と同一部分は第５図と
同一符号が付されており、同図の本発明実施例基板が従
来基板と異なるところは、クロムやチプタン等からる金
属保護膜１３）を画素成極（２）上に画素成極の周囲端
部まで覆うように設は次点にある。
同一符号が付されており、同図の本発明実施例基板が従
来基板と異なるところは、クロムやチプタン等からる金
属保護膜１３）を画素成極（２）上に画素成極の周囲端
部まで覆うように設は次点にある。
以下に第２図（ａ）〜（ｈ）の製造工程図に基づき、第
１図の本発明基板構造を詳述する。
１図の本発明基板構造を詳述する。
先ず、透光性絶縁基板上にゲート用金ＲＩＩＩｔｌ＋を
形成した〔第２図（ａ）〕後、ＩＴＯ膜（２１をパター
ンエツチングする〔第２図−）〕。次に、Ｃｒ％Ｔｉ。
形成した〔第２図（ａ）〕後、ＩＴＯ膜（２１をパター
ンエツチングする〔第２図−）〕。次に、Ｃｒ％Ｔｉ。
ＭＯ８ｉなどの金属保護膜を蒸着法、あるいはプラズマ
ＣＶＤ法、光ＣＶＤ法などによ層形成し、前記Ｉ Ｔ
Ｏｖｒｓ＋２１上及びその周囲端部を覆うパターン部分
を残して、この金属保護膜１３）をパターンエツチング
する〔第２図（Ｃ）〕。その後、プラズマＣＶＤ法等に
よってグー） Ｓ ｉ Ｎｇ！ｆ４１、ａ−８ｉ膜（５
）、パッシベーション８ｉＮ膜（６）を順次積層する〔
第２図（ｄ）〕。これら所望の薄膜を形成した後パッシ
ベーションＳｉＮ膜！６） ｔ−エラチンクシ、次にｎ
”Ｗａ−８ｉ膜（７１を形成した【第２図（ｅ））ｆ、
ａ−８ｉ膜（５）、ゲートＳｉＮ膜（４）を必要なパタ
ーンに順次エツチングし〔第２図ω〕、さらにシー膜（
ドレイン、ソース）（８１となるＡ１膜などｔ形成しパ
ターニングした〔第２図（Ｐ）〕後、ＩＴＯ膜を被う金
属保＃ｆ膜（３）を所望のパターンにエツチング除去し
て開口を設け、この開口からＩＴＯ膜１２）を露出せし
める。最後に保護膜（９）を素子面全体にコーテイ：／
グする。この場合ＩＴＯ膜１２）上に保護膜を直接形成
しても、以後の工程として高温の膜形成がないために膜
ハガレが発生することはない。
ＣＶＤ法、光ＣＶＤ法などによ層形成し、前記Ｉ Ｔ
Ｏｖｒｓ＋２１上及びその周囲端部を覆うパターン部分
を残して、この金属保護膜１３）をパターンエツチング
する〔第２図（Ｃ）〕。その後、プラズマＣＶＤ法等に
よってグー） Ｓ ｉ Ｎｇ！ｆ４１、ａ−８ｉ膜（５
）、パッシベーション８ｉＮ膜（６）を順次積層する〔
第２図（ｄ）〕。これら所望の薄膜を形成した後パッシ
ベーションＳｉＮ膜！６） ｔ−エラチンクシ、次にｎ
”Ｗａ−８ｉ膜（７１を形成した【第２図（ｅ））ｆ、
ａ−８ｉ膜（５）、ゲートＳｉＮ膜（４）を必要なパタ
ーンに順次エツチングし〔第２図ω〕、さらにシー膜（
ドレイン、ソース）（８１となるＡ１膜などｔ形成しパ
ターニングした〔第２図（Ｐ）〕後、ＩＴＯ膜を被う金
属保＃ｆ膜（３）を所望のパターンにエツチング除去し
て開口を設け、この開口からＩＴＯ膜１２）を露出せし
める。最後に保護膜（９）を素子面全体にコーテイ：／
グする。この場合ＩＴＯ膜１２）上に保護膜を直接形成
しても、以後の工程として高温の膜形成がないために膜
ハガレが発生することはない。
以下に、上記各薄膜の形成温度と膜厚を示す。
形成温度 膜 厚
ＩＴＯ膜ｆ２＋ ２５０°（、’−５５０°Ｃ４００
Ｘ〜ｔｓｏｏｉ−５５０°Ｃ４００Ｘ〜ｔｓｏｏｉ金属
膜４１１１０℃ １ａａＡ 〜３ｏｏｏＸゲー）ＳｉＮ
膜（４１２００℃〜５５０°Ｃ２０００λ〜５０００Å
ａ−８ｉ 膜（５＋ ２００”Ｏ−５５０℃ １０
０Ａ 〜２０００Ａ浦−−８１膜１７１ １００℃〜２
５０°Ｃ１００＾〜２０００久斯様な構成によれば、Ｉ
ＴＯ膜（２）上に各薄膜層＋４１ｆ５１・・・を形成す
る工程時には、このＩＴＯ膜（２）は金属保護膜（３）
で完全に覆われているので、熱処理によって、各膜に多
少の内部応力が生じたとしても、本来の結合力が小さい
多孔質のＩＴＯ膜（２１上であってもグー）ＳｉＮ膜（
４）の膜剥れはない。
Ｘ〜ｔｓｏｏｉ−５５０°Ｃ４００Ｘ〜ｔｓｏｏｉ金属
膜４１１１０℃ １ａａＡ 〜３ｏｏｏＸゲー）ＳｉＮ
膜（４１２００℃〜５５０°Ｃ２０００λ〜５０００Å
ａ−８ｉ 膜（５＋ ２００”Ｏ−５５０℃ １０
０Ａ 〜２０００Ａ浦−−８１膜１７１ １００℃〜２
５０°Ｃ１００＾〜２０００久斯様な構成によれば、Ｉ
ＴＯ膜（２）上に各薄膜層＋４１ｆ５１・・・を形成す
る工程時には、このＩＴＯ膜（２）は金属保護膜（３）
で完全に覆われているので、熱処理によって、各膜に多
少の内部応力が生じたとしても、本来の結合力が小さい
多孔質のＩＴＯ膜（２１上であってもグー）ＳｉＮ膜（
４）の膜剥れはない。
又、上述の構成では、ドレイン、ソースとなる電極膜（
８１と画素電極（２）との間に金属保護膜（３１が介在
するので、画素電極（２）のインジウムあるいは電極膜
（８）のアルミニウムの相互拡散を防止できる。
８１と画素電極（２）との間に金属保護膜（３１が介在
するので、画素電極（２）のインジウムあるいは電極膜
（８）のアルミニウムの相互拡散を防止できる。
以上の説明に於ては、ゲート用金Ｈ４膜ｉｌ＋ （第２
図（ａ）〕と金金属膜護膜３１〔第２図（Ｃ）〕とを別
材料で面別に形成する場合について示したが、これ等を
同材料で同一工程で形成する事も可能である。即ち、第
１に画素電極（２）を形成し、第２にゲート用金属膜Ｉ
ｌ＋と金属保護膜（３）とを同時に、例えばクロムで形
成する。
図（ａ）〕と金金属膜護膜３１〔第２図（Ｃ）〕とを別
材料で面別に形成する場合について示したが、これ等を
同材料で同一工程で形成する事も可能である。即ち、第
１に画素電極（２）を形成し、第２にゲート用金属膜Ｉ
ｌ＋と金属保護膜（３）とを同時に、例えばクロムで形
成する。
（ト） 発明の効果
本発明の液晶表示パネル用電極基板は、以上の説明から
明らかな如く、金属酸化物の透明導電膜の画素電極上に
その周囲端部まで覆う金属膜。ｇｌ膜を設け、この保護
膜上に各種薄膜を被着形成するものであるので、金属酸
化物の透明導電膜の多孔質性に起因する膜結合力の弱さ
を、金属保護膜が充分に補償する事が可能となる。
明らかな如く、金属酸化物の透明導電膜の画素電極上に
その周囲端部まで覆う金属膜。ｇｌ膜を設け、この保護
膜上に各種薄膜を被着形成するものであるので、金属酸
化物の透明導電膜の多孔質性に起因する膜結合力の弱さ
を、金属保護膜が充分に補償する事が可能となる。
従って、ＩＴＯ等の透明導を膜上で、あるいはこの透明
導電膜の端部の段箇所での、上層膜の膜剥がれを防止で
きる。
導電膜の端部の段箇所での、上層膜の膜剥がれを防止で
きる。
第１図（ａ）、（ｂ）は本発明の液晶表示パネル用基板
の断面図及び平面図、第２図（ａ）乃至（ｈ）は製造工
程図、第６図は従来基板の断面図である。 １１ト・・ゲート金属膜、 （２）・・・画素゛成極、
（３１・・・金属保護膜、 （４）・・・グー）Ｓｉ
Ｎ膜、 （５）・・・ａ−８ｉ膜、１６１・・・パッシ
ベーションＳｉＮ膜、ｌ’７１・・・ロ十ａ−８！膜、
（８１・・・電極膜。
の断面図及び平面図、第２図（ａ）乃至（ｈ）は製造工
程図、第６図は従来基板の断面図である。 １１ト・・ゲート金属膜、 （２）・・・画素゛成極、
（３１・・・金属保護膜、 （４）・・・グー）Ｓｉ
Ｎ膜、 （５）・・・ａ−８ｉ膜、１６１・・・パッシ
ベーションＳｉＮ膜、ｌ’７１・・・ロ十ａ−８！膜、
（８１・・・電極膜。
Claims (1)
- （１）絶縁基板上に薄膜トランジスタと画素電極とを行
列配置してなるアクティブマトリクス型の液晶表示パネ
ル用電極基板に於て、上記画素電極は金属酸化物の透明
導電膜からなり、該画素電極上に画素電極の周囲端部ま
で覆う金属保護膜を設けた事を特徴とする液晶表示パネ
ル用電極基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63124518A JPH01293318A (ja) | 1988-05-20 | 1988-05-20 | 液晶表示パネル用電極基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63124518A JPH01293318A (ja) | 1988-05-20 | 1988-05-20 | 液晶表示パネル用電極基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01293318A true JPH01293318A (ja) | 1989-11-27 |
Family
ID=14887463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63124518A Pending JPH01293318A (ja) | 1988-05-20 | 1988-05-20 | 液晶表示パネル用電極基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01293318A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0887034A (ja) * | 1994-09-16 | 1996-04-02 | Toshiba Corp | 液晶表示装置およびその製造方法 |
| KR100232679B1 (ko) * | 1996-11-27 | 1999-12-01 | 구본준 | 액정표시장치의 제조방법 및 그 구조 |
-
1988
- 1988-05-20 JP JP63124518A patent/JPH01293318A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0887034A (ja) * | 1994-09-16 | 1996-04-02 | Toshiba Corp | 液晶表示装置およびその製造方法 |
| KR100232679B1 (ko) * | 1996-11-27 | 1999-12-01 | 구본준 | 액정표시장치의 제조방법 및 그 구조 |
| US6614493B1 (en) | 1996-11-27 | 2003-09-02 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60103676A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH0887033A (ja) | アクティブマトリクス表示装置の製造方法 | |
| JPH06208137A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH01293318A (ja) | 液晶表示パネル用電極基板 | |
| JPH0717059Y2 (ja) | 液晶表示パネル用電極基板 | |
| US7158203B2 (en) | Method of fabricating pixel electrode in liquid crystal display | |
| JP2885458B2 (ja) | 薄膜トランジスタ | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH04111323A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6144467A (ja) | 薄膜トランジスタ | |
| JPH01255829A (ja) | アルミニウムとｉｔｏとの多層配線 | |
| JP3375731B2 (ja) | 液晶表示装置およびその製法 | |
| JPH02196470A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH03116778A (ja) | アクティブマトリクス基板の製造方法と表示装置の製造方法 | |
| JPS61201469A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05188397A (ja) | アクティブマトリックス液晶ディスプレイの下基板の製造方法 | |
| KR20000003110A (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| JP2594114B2 (ja) | 液晶表示パネル用電極基板の製造方法 | |
| JP2797361B2 (ja) | 半導体装置 | |
| JPH04257229A (ja) | 液晶ディスプレイの製造方法 | |
| JPS61188968A (ja) | 薄膜トランジスタ | |
| CN113471217A (zh) | 阵列基板及其制作方法与显示面板 | |
| JPH06281923A (ja) | 液晶表示装置 | |
| JPH02237161A (ja) | 薄膜トランジスタ及びその製造方法 |