CN113471217A - 阵列基板及其制作方法与显示面板 - Google Patents

阵列基板及其制作方法与显示面板 Download PDF

Info

Publication number
CN113471217A
CN113471217A CN202110727992.8A CN202110727992A CN113471217A CN 113471217 A CN113471217 A CN 113471217A CN 202110727992 A CN202110727992 A CN 202110727992A CN 113471217 A CN113471217 A CN 113471217A
Authority
CN
China
Prior art keywords
layer
substrate
passivation
balance
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110727992.8A
Other languages
English (en)
Inventor
孙荷静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110727992.8A priority Critical patent/CN113471217A/zh
Publication of CN113471217A publication Critical patent/CN113471217A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提供一种阵列基板及其制作方法与显示面板，该阵列基板，包括：基板、薄膜晶体管层和、钝化层和平衡层，薄膜晶体管层设置于基板的正面，钝化层设置于薄膜晶体管层远离基板的一侧，平衡层设置于基板的背面。通过在基板背面设置平衡层，平衡层在基板背面产生的应力平衡钝化层在基板正面产生的应力，以改善阵列基板翘曲鼓包的现象，应用在大世代产线上，提高产品良率，改善产品稳定性。

Description

阵列基板及其制作方法与显示面板
技术领域
本申请属于显示领域，尤其涉及阵列基板及其制作方法与显示面板。
背景技术
阵列基板中的无机膜层如钝化层等通常采用氧化硅或氮化硅制作而成，由于氧化硅或氮化硅膜层的压应力大于张应力，导致多层氧化硅或氮化硅膜层进行叠加时容易发生翘曲现象，此外，氧化硅或氮化硅膜层与金属层之间的热膨胀系数差异较大，受后续高温制程的影响，进一步导致基板及膜层翘曲鼓包，严重时会形成膜层剥离(peeling)，甚至污染制程机台，而且随着液晶显示器向大尺寸和高分辨方向发展，在大世代线上生产，氧化硅或氮化硅膜层翘曲鼓包剥离、制程余量(margin)更窄，严重影响产品的良率和生产效率。
发明内容
本申请实施例阵列基板及其制作方法与显示面板，以解决现有的阵列基板制作过程中发生翘曲的问题。
第一方面，本申请实施例提供一种阵列基板，包括：
基板；
薄膜晶体管层，设置于所述基板的正面；
钝化层，设置于所述薄膜晶体管层远离所述基板的一侧；
平衡层，设置于所述基板的背面。
可选的，所述钝化层包括层叠设置于所述薄膜晶体管层远离所述基板一侧的第一钝化子层和第二钝化子层，所述平衡层与所述第二钝化子层的材质相同。
可选的，所述平衡层的厚度与所述第二钝化子层的厚度相同。
可选的，所述薄膜晶体管层与所述钝化层之间设有隔离层。
可选的，所述薄膜晶体管包括层叠设置于所述基板正面的第一金属层、绝缘层和第二金属层，所述隔离层设置于所述第二金属层和所述绝缘层上且覆盖所述第二金属层。
可选的，当所述钝化层设置N层钝化子层时，所述平衡层包括N-1层平衡子层，其中，N≥2；
第N-1平衡子层的材质与第N钝化子层的材质相同，和/或，第N-1平衡子层的厚度与第N钝化子层的厚度相同。
第二方面，本申请实施例还提供一种阵列基板，包括：
基板；
薄膜晶体管层，设置于所述基板的正面；
隔离层，设置于所述薄膜晶体管层远离所述基板的一侧；
钝化层，设置于所述隔离层远离所述薄膜晶体管层的一侧。
第三方面，本申请实施例还提供一种阵列基板的制作方法，包括：
提供一基板；
在所述基板的正面形成薄膜晶体管层；
在所述薄膜晶体管层远离所述基板的一侧形成钝化层，且在所述基板的背面形成平衡层。
可选的，在所述薄膜晶体管层远离所述基板的一侧形成钝化层，且在所述基板的背面形成平衡层的步骤包括：
在所述薄膜晶体管层远离所述基板的一侧形成第一钝化子层；
在所述基板的背面形成平衡层；
在所述第一钝化子层远离所述基板的一侧形成第二钝化子层，以形成所述钝化层。
第四方面，本申请实施例还提供一种显示面板，包括：
上述任一项所述的阵列基板；
彩膜基板，所述彩膜基板与所述阵列基板对位设置；
液晶层，所述液晶层设置于所述阵列基板和所述彩膜基板之间。
本申请实施例提供的阵列基板及其制作方法与显示面板，通过在基板背面设置平衡层，平衡层在基板背面产生的应力平衡钝化层在基板正面产生的应力，以改善阵列基板翘曲鼓包的现象，应用在大世代产线上，提高产品良率，改善产品稳定性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅是本申请的一些实施例，对本领域技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
为了更完整地理解本申请及其有益效果，下面将结合附图来进行说明。其中，在下面的描述中相同的附图标号表示相同部分。
图1为本申请实施例提供的底栅型阵列基板设置平衡层的层叠结构示意图。
图2为本申请实施例提供的顶栅型阵列基板设置平衡层的层叠结构示意图。
图3为本申请实施例提供的底栅型阵列基板设置平衡层和隔离层的层叠结构示意图。
图4为本申请实施例提供的顶栅型阵列基板设置平衡层和隔离层的层叠结构示意图。
图5为本申请实施例提供的底栅型阵列基板设置隔离层的层叠结构示意图。
图6为本申请实施例提供的顶栅型阵列基板设置隔离层的层叠结构示意图。
图7为本申请实施例提供的阵列基板的制作流程图。
图8本申请实施例提供的阵列基板中平衡层和钝化层具体制作流程图。
图9为本申请实施例提供的阵列基板制作第一钝化层后的层叠结构示意图。
图10为本申请实施例提供的阵列基板制作平衡层后的层叠结构示意图。
图11为本申请实施例提供的阵列基板制作第二钝化层后的层叠结构示意图。
图12为本申请实施例提供的底栅型阵列基板制作形成钝化层后的层叠结构示意图。
图13为本申请实施例提供的显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供一种阵列基板，以解决现有的阵列基板制作过程中发生翘曲的问题。以下将结合附图对进行说明。
本申请实施例提供的阵列基板。阵列基板的结构可以为顶栅型阵列基板、底栅型阵列基板、双栅型阵列基板。
参见图1和图2所示，阵列基板包括：基板1、薄膜晶体管层2、钝化层3和平衡层4；薄膜晶体管层2设置于基板1的正面，钝化层3设置于薄膜晶体管层2远离基板1的一侧，平衡层4设置于基板1的背面。平衡层4在基板1背面产生的应力与钝化层3在基板1正面产生的应力方向相反，从而起到平衡钝化层3在基板1正面产生的应力，以改善阵列基板翘曲鼓包的现象。
示例性的，基板1可以采用透明绝缘材料，比如玻璃、石英或其他合适的材料。
示例性的，平衡层4的材料可以为氮化硅、氧化硅和氮氧化硅等中的一种。
在一些实施方式中，参见图1和图2所示，钝化层3包括层叠设置于薄膜晶体管层2远离基板1一侧的第一钝化子层30和第二钝化子层31。
在一些实施方式中，平衡层4与第二钝化子层31的材质相同，若第二钝化子层31的材质为氮化硅材料，平衡层4的材质也为氮化硅材料，影响膜层应力的物理参数有热膨胀系数、厚度、温度变化等，因此采用相同材质的平衡层4与第二钝化子层31具有相同的热膨胀系数，在相同的成膜条件下即平衡层4与第二钝化子层31具有相同的温度变化，平衡层4与第二钝化子层31具有相同的热膨胀系数和温度变化的情况下，尽可能保证平衡层4产生应力与第二钝化子层31产生应力的大小一致和方向相反。
可以理解的，平衡层4的材质也可以选择与氮化硅类似的材质，如氧化硅，平衡层4产生的应力与第二钝化子层31产生应力的方向不同，能够满足部分平衡第二钝化子层31产生的应力，以达到改善阵列基板翘曲鼓包的现象。
在一些实施方式中，平衡层4的厚度与第二钝化子层31的厚度相同，影响膜层应力的物理参数有热膨胀系数、厚度、温度变化等，因此在平衡层4与第二钝化子层31具有相同厚度的情况，再在相同的成膜条件下即平衡层4与第二钝化子层31具有相同的温度变化，在具有相同的厚度和温度变化的情况下，平衡层4产生应力与第二钝化子层31产生应力的大小和方向尽量保持一致，可以理解的，平衡层4的厚度也可以小于第二钝化子层31的厚度，以达到改善钝化层3翘曲鼓包的现象。
在一些实施例中，平衡层4与第二钝化子层31的材质相同，且平衡层4的厚度与第二钝化子层31的厚度相同，影响膜层应力的物理参数有热膨胀系数、厚度、温度变化等，平衡层4与第二钝化子层31的相同材质、相同厚度的情况下，再采用相同的成膜条件即温度变化相同，平衡层4产生的应力的大小与第二钝化子层31产生应力的大小相近或相等，但是方向相反，以尽可能的平衡第二钝化子层31产生的应力，可以理解的，平衡层4的厚度也可以小于第二钝化子层31的厚度，以达到改善钝化层3翘曲鼓包的现象。在一些实施方式中，平衡层4的厚度在500-2500埃米之间，对阵列基板整体厚度影响微小基本可以忽略，不会影响阵列基板的其他性能，无需再对平衡层4作去除处理。
以底栅型阵列基板为例说明，参见图1所示，图1为本申请实施例提供的底栅型阵列基板设置平衡层的层叠结构示意图。基板1正面层叠设置栅电极层20、绝缘层21、有源层22、源漏电极层23和钝化层3，源漏电极层23与其下方的有源层22电连接，基板1背面设置平衡层4。其中，钝化层3包括层叠设置的第一钝化子层30和第二钝化子层31，第二钝化子层31设置于第一钝化子层30远离源漏电极层23的一侧面上。平衡层4与第二钝化子层31的材质相同，和/或，平衡层4与第二钝化子层31的厚度相同，平衡层4与第二钝化子层31的材质和厚度尽量相同的材料和厚度，使得平衡层4与第二钝化子层产生的应力的大小相近或者相等，方向相反，最大程度平衡第二钝化子层31产生的应力。
可以理解的，本申请同样适用于顶栅型阵列基板，参见图2所示，图2为本申请实施例提供的顶栅型阵列基板设置平衡层的层叠结构示意图。基板1正面层叠设置有源层22、栅电极层20、绝缘层21、源漏电极层23和钝化层3，源漏电极层23穿过绝缘层21与其下方的有源层22电连接，基板1背面设置平衡层4。在一些实施方式中，参见图3和图4所示，薄膜晶体管包括层叠设置于基板1正面的第一金属层、绝缘层21和第二金属层，隔离层5设置于第二金属层和绝缘层21上且覆盖第二金属层。
第二金属层与钝化层3之间设有隔离层5，隔离层5用于隔绝钝化层3与薄膜晶体管层2直接接触。因阵列基板制作过程中多涉及到高温制程影响，钝化层3与薄膜晶体管层2的热膨胀系数差异较大，导致钝化层3产生一定应力，通过在薄膜晶体管层2与钝化层3之间设有隔离层5，隔离层5与钝化层3之间的热膨胀系数差异小于钝化层3与薄膜晶体管层2之间的热膨胀系数差异，以减少钝化层3产生的应力，改善阵列基板翘曲鼓包的现象。
示例性的，隔离层5为涂覆于第二金属层上的钼元素。
以底栅型阵列基板为例说明，参见图3所示，图3为本申请实施例提供的底栅型阵列基板设置平衡层和隔离层的层叠结构示意图，基板1正面层叠设置栅电极层20、绝缘层21、有源层22、源漏电极层23、隔离层5和钝化层3，源漏电极层23与其下方的有源层22电连接，基板1背面设置平衡层4。
可以理解的，本申请同样适用于顶栅型阵列基板，参见图4所示，图4为本申请实施例提供的顶栅型阵列基板设置平衡层和隔离层的层叠结构示意图，基板1正面层叠设置有源层22、栅电极层20、绝缘层21、源漏电极层23、隔离层5和钝化层3，源漏电极层23穿过绝缘层21与其下方的有源层22电连接，基板1背面设置平衡层4。在一些实施方式中，当钝化层3设置N层钝化子层时，平衡层4包括N-1层平衡子层，其中，N≥2，第N-1平衡子层的材质与第N钝化子层的材质相同，和/或，第N-1平衡子层的厚度与第N钝化子层的厚度相同。假定，从薄膜晶体层2一侧依次为第一钝化子层30、第二钝化子层31……第N钝化子层，对应的从基板1背面一侧依次为第1平衡子层……第N-1平衡子层，其中，第1层平衡子层的材质、厚度及成膜条件与第二钝化子层31的材质、厚度及成膜条件相同，第N-1平衡子层的材质、厚度及成膜条件与第N钝化子层的材质、厚度及成膜条件相同，保证第N-1平衡子层能够尽可能的平衡第N钝化子层产生的应力，以最大程度改善翘曲的效果。
当设置N层钝化子层时，若仅设置一层平衡子层，无论是因为平衡子层产生的反作用的应力，还是钝化子层产生的正作用的应力，基板1已经产生较大程度的翘曲了，虽然平衡子层可以平衡一定的应力，但是改善基板翘曲的效果一般。另外，由于每一层钝化子层的材质和厚度可能都存在差异，导致每一层钝化子层产生的正作用的应力也不尽相同，一层平衡子层采用何种材质和厚度无法确定，相应的，平衡子层产生的反作用的应力能够平衡多少钝化子层产生的应力，无法确定，无法保证改善基板翘曲的最终效果。本申请中，通过预设第N-1平衡子层，第N-1平衡子层的材质和厚度根据第N钝化子层设计，预先向基板1施加反作用的应力，在第N钝化子层成膜时，第N-1平衡子层平衡第N钝化子层产生的应力，如此，逐层平衡钝化子层产生的应力，每一层钝化子层或平衡子层产生的应力较小，基板翘曲程度小，且平衡子层产生的应力可以精准平衡掉对应的钝化子层产生的应力，最终达到平衡钝化层3产生应力的目的，最大程度改善基板翘曲。
参见图5和图6所示，本申请实施方式中还提供另外一种阵列基板，包括：基板1、薄膜晶体管层2、隔离层5和钝化层3，薄膜晶体管层2设置于基板1的正面，隔离层5设置于薄膜晶体管层2远离基板1的一侧；钝化层3设置于隔离层5远离薄膜晶体管层2的一侧，隔离层5位于薄膜晶体管层2与钝化层3之间。因阵列基板制作过程中多涉及到高温制程影响，钝化层3与薄膜晶体管层2的热膨胀系数差异较大，导致钝化层3产生一定应力，通过在薄膜晶体管层2与钝化层3之间设有隔离层5，隔离层5与钝化层3之间的热膨胀系数差异小于钝化层3与薄膜晶体管层2之间的热膨胀系数差异，以减少钝化层3产生的应力，改善阵列基板翘曲鼓包的现象。
在一些实施方式中，基板1背面设有平衡层4，平衡层4在基板1背面产生的应力与钝化层3在基板1正面产生的应力方向相反，从而起到平衡钝化层3在基板1正面产生的应力，进一步，改善阵列基板翘曲鼓包的现象。可以理解的，上述实施方式中平衡层4的方案也可以应用于本实施方式中，不再赘述。
以底栅型阵列基板为例说明，参见图5所示，基板1正面层叠设置栅电极层20、绝缘层21、有源层22、源漏电极层23、隔离层5和钝化层3，源漏电极层23与其下方的有源层22电连接。
可以理解的，本申请同样适用于顶栅型阵列基板，参见图6所示，基板1正面层叠设置有源层22、栅电极层20、绝缘层21、源漏电极层23、隔离层5和钝化层3，源漏电极层23穿过绝缘层21与其下方的有源层22电连接。
如图7所示，为本申请实施例提供的阵列基板的制作方法流程，包括以下步骤：
S1：提供一基板1；
S2：在基板1的正面形成薄膜晶体管层2；
S3：在薄膜晶体管层2远离基板1的一侧形成钝化层3，且在基板1的背面形成平衡层4。
在一些实施例中，参见图8至图12所示，S3：在薄膜晶体管层2远离基板1的一侧形成钝化层3，且在基板1的背面形成平衡层4的步骤包括：
S30：在薄膜晶体管层2远离基板1的一侧形成第一钝化子层30；
S31：在基板1的背面形成平衡层4；
S32：在第一钝化子层30远离基板1的一侧形成第二钝化子层31，以形成钝化层3。
示例性的，结合本申请实施例提供的底栅型阵列基板制作方法的结构示意图进行详细说明。
栅电极设置在基板1正面。通过采用物理气象沉积法在基板1正面沉积金属层，依次进行光刻图形化、湿法制程刻蚀，然后将光阻剥离，完成栅电极的制备。
栅电极设置在基板1正面，部分覆盖基板1正面，栅电极绝缘层覆盖栅电极和基板1正面。采用等离子体增强化学气相沉积法在基板1正面和栅电极上沉积氧化硅和氮化硅层，完成栅电极绝缘层的制备。
栅电极设置在基板1正面，部分覆盖基板1正面，栅电极绝缘层覆盖栅电极和基板1正面，有源层部分覆盖栅电极绝缘层远离基板1的一侧面。采用物理气象沉积法在栅电极绝缘栅上沉积半导体氧化物层，再依次进行光刻图形化、湿法制程刻蚀，然后将光阻剥离，完成有源层制备的制备。
栅电极设置在基板1正面，部分覆盖基板1正面，栅电极绝缘层覆盖栅电极和基板1正面，有源层部分覆盖栅电极绝缘层远离基板1的一侧面，有源层远离基板1的一侧设置源漏电极层。采用物理气象沉积法在有源层和栅电极绝缘栅上沉积金属层，依次进行光刻图形化、湿法制程刻蚀，然后将光阻剥离，完成源漏电极层的制备。
栅电极设置在基板1正面，部分覆盖基板1正面，栅电极绝缘层覆盖栅电极和基板1正面，有源层部分覆盖栅电极绝缘层远离基板1的一侧面，有源层远离基板1的一侧设置源漏电极层，有源层、源漏电极层和栅电极绝缘层远离基板1的一侧上设置氧化硅膜层。采用等离子体增强化学气相沉积法在有源层、源漏电极层和栅电极绝缘层远离基板1的一侧上沉积氧化硅膜层。
栅电极设置在基板1正面，部分覆盖基板1正面，栅电极绝缘层覆盖栅电极和基板1正面，有源层部分覆盖栅电极绝缘层远离基板1的一侧面，有源层远离基板1的一侧设置源漏电极层，有源层、源漏电极层和栅电极绝缘层远离基板1的一侧上设置第一钝化层3，基板1背面设置平衡层4。反转基板1，采用等离子体增强化学气相沉积法在基板1背面沉积氮化硅膜，完成平衡层4的制备。
栅电极设置在基板1正面，栅电极设置在基板1正面，部分覆盖基板1正面，栅电极绝缘层覆盖栅电极和基板1正面，有源层部分覆盖栅电极绝缘层远离基板1的一侧面，有源层远离基板1的一侧设置源漏电极层，有源层、源漏电极层和栅电极绝缘层远离基板1的一侧上设置氧化硅膜层，氧化硅膜层远离基板1的一侧设置氮化硅膜层。采用等离子体增强化学气相沉积法在氧化硅膜上沉积氮化硅膜层。
氧化硅膜和氮化硅膜图形化处理，在氧化硅膜和氮化硅膜上依次进行光刻图形化、干蚀刻法刻蚀，然后将光阻剥离，完成氧化硅膜和氮化硅膜开孔，完成钝化层3的制备。
采用物理气象沉积法在漏电极层上沉积掺锡氧化铟(ITO)透明电极层，依次进行光刻图形化、湿法制程刻蚀，然后将光阻剥离，完成像素电极6的制备。
示例性的，结合图2所示，对顶栅型阵列基板的制作方法进行简单说明。顶栅型阵列基板的制作方法，如下：
a)基板上沉积半导体氧化物层，进行光刻图形化、湿法制程刻蚀，然后将光阻剥离，完成有源层制备的制备；
b)沉积绝缘层；
c)沉积金属层，依次进行光刻图形化、湿法制程刻蚀，然后将光阻剥离，完成栅极电极层的制备；
d)沉积绝缘层；
e)沉积金属层，依次进行光刻图形化、湿法制程刻蚀，然后将光阻剥离，完成源漏电极层的制备；
f)沉积氧化硅膜层；
g)反转基板1，基板1背面沉积氮化硅膜层，形成平衡层4；
h)再次反转基板1，基板1正面沉积氮化硅膜层；
i)氧化硅膜和氮化硅膜图形化处理，依次进行光刻图形化、干蚀刻法刻蚀，然后将光阻剥离，完成氧化硅膜和氮化硅膜开孔，完成钝化层3的制备；
j)源漏电极层上沉积ITO透明电极层，依次进行光刻图形化、湿法制程刻蚀，然后将光阻剥离，完成像素电极6的制备。
参见图13所示，本申请实施方式还提供一种显示面板，包括：
上述任一项的阵列基板；
彩膜基板8，彩膜基板8与阵列基板对位设置；
液晶层7，液晶层7设置于阵列基板和彩膜基板8之间。
该显示面板可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。阵列基板的具体结构请参阅上述相关描述，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。
以上对本申请实施例所提供的阵列基板及其制作方法与显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种阵列基板，其特征在于，包括：
基板；
薄膜晶体管层，设置于所述基板的正面；
钝化层，设置于所述薄膜晶体管层远离所述基板的一侧；
平衡层，设置于所述基板的背面。
2.根据权利要求1所述的阵列基板，其特征在于，所述钝化层包括层叠设置于所述薄膜晶体管层远离所述基板一侧的第一钝化子层和第二钝化子层，所述平衡层与所述第二钝化子层的材质相同。
3.根据权利要求2所述的阵列基板，其特征在于，所述平衡层的厚度与所述第二钝化子层的厚度相同。
4.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管层与所述钝化层之间设有隔离层。
5.根据权利要求4所述的阵列基板，其特征在于，所述薄膜晶体管包括层叠设置于所述基板正面的第一金属层、绝缘层和第二金属层，所述隔离层设置于所述第二金属层和所述绝缘层上且覆盖所述第二金属层。
6.根据权利要求1所述的阵列基板，其特征在于，当所述钝化层设置N层钝化子层时，所述平衡层包括N-1层平衡子层，其中，N≥2；
第N-1平衡子层的材质与第N钝化子层的材质相同，和/或，第N-1平衡子层的厚度与第N钝化子层的厚度相同。
7.一种阵列基板，其特征在于，包括：
基板；
薄膜晶体管层，设置于所述基板的正面；
隔离层，设置于所述薄膜晶体管层远离所述基板的一侧；
钝化层，设置于所述隔离层远离所述薄膜晶体管层的一侧。
8.一种阵列基板的制作方法，其特征在于，包括以下步骤：
提供一基板；
在所述基板的正面形成薄膜晶体管层；
在所述薄膜晶体管层远离所述基板的一侧形成钝化层，且在所述基板的背面形成平衡层。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，在所述薄膜晶体管层远离所述基板的一侧形成钝化层，且在所述基板的背面形成平衡层的步骤包括：
在所述薄膜晶体管层远离所述基板的一侧形成第一钝化子层；
在所述基板的背面形成平衡层；
在所述第一钝化子层远离所述基板的一侧形成第二钝化子层，以形成所述钝化层。
10.一种显示面板，其特征在于，包括：
如权利要求1-7任一项所述的阵列基板；
彩膜基板，所述彩膜基板与所述阵列基板对位设置；
液晶层，所述液晶层设置于所述阵列基板和所述彩膜基板之间。
CN202110727992.8A 2021-06-29 2021-06-29 阵列基板及其制作方法与显示面板 Pending CN113471217A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110727992.8A CN113471217A (zh) 2021-06-29 2021-06-29 阵列基板及其制作方法与显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110727992.8A CN113471217A (zh) 2021-06-29 2021-06-29 阵列基板及其制作方法与显示面板

Publications (1)

Publication Number Publication Date
CN113471217A true CN113471217A (zh) 2021-10-01

Family

ID=77873776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110727992.8A Pending CN113471217A (zh) 2021-06-29 2021-06-29 阵列基板及其制作方法与显示面板

Country Status (1)

Country Link
CN (1) CN113471217A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779390A (zh) * 2014-02-11 2014-05-07 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法
CN106229321A (zh) * 2016-09-29 2016-12-14 上海天马微电子有限公司 一种阵列基板及显示面板
CN111584503A (zh) * 2020-05-11 2020-08-25 Tcl华星光电技术有限公司 阵列基板及其制造方法
CN112908985A (zh) * 2021-01-27 2021-06-04 Tcl华星光电技术有限公司 一种阵列基板及显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779390A (zh) * 2014-02-11 2014-05-07 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法
CN106229321A (zh) * 2016-09-29 2016-12-14 上海天马微电子有限公司 一种阵列基板及显示面板
CN111584503A (zh) * 2020-05-11 2020-08-25 Tcl华星光电技术有限公司 阵列基板及其制造方法
CN112908985A (zh) * 2021-01-27 2021-06-04 Tcl华星光电技术有限公司 一种阵列基板及显示面板

Similar Documents

Publication Publication Date Title
JP6129312B2 (ja) アレイ基板の製造方法、アレイ基板及び表示装置
US10268082B2 (en) Display panel and method of manufacturing the same, and display device
US20120159780A1 (en) Method for fabricating a touch panel
US10209594B2 (en) Thin film transistor array substrate, manufacturing method therefor, and display device
CN104880879A (zh) Coa阵列基板及其制造方法、显示装置
WO2017124686A1 (zh) Tft阵列基板结构及其制作方法
WO2016086531A1 (zh) 阵列基板及其制作方法
US20170110587A1 (en) Array substrate and manufacturing method thereof, display panel, display device
WO2013127201A1 (zh) 阵列基板和其制造方法以及显示装置
CN105742292A (zh) 阵列基板的制作方法及制得的阵列基板
WO2015062265A1 (zh) 像素结构、阵列基板、显示装置及像素结构的制造方法
US20200348784A1 (en) Touch display substrate, method of manufacturing the same and display device
KR101002936B1 (ko) 캐리어 기판, 이를 이용한 플라스틱 기판의 적층 방법 및유연한 디스플레이 장치의 제조 방법
CN104091806B (zh) 一种阵列基板及其制作方法和显示面板
WO2016149958A1 (zh) 液晶显示面板、阵列基板及其薄膜晶体管的制造方法
WO2015010410A1 (zh) 阵列基板及其制作方法和显示面板
CN113471217A (zh) 阵列基板及其制作方法与显示面板
WO2014172957A1 (zh) 电路板、其制作方法以及显示装置
CN100530551C (zh) 薄膜晶体管制造方法及其栅极制造方法
US9685463B2 (en) Array substrate, its manufacturing method, display panel and display device
WO2017049802A1 (zh) 阵列基板、透光钝化膜及液晶显示面板的制造方法
US9515101B2 (en) Array substrate and method for manufacturing the same, and display device
JP2002182587A (ja) アクティブマトリクス基板およびその製造方法
CN101320714A (zh) 薄膜晶体管矩阵基板的制造方法
KR20020054848A (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211001

RJ01 Rejection of invention patent application after publication