CN100530551C - 薄膜晶体管制造方法及其栅极制造方法 - Google Patents
薄膜晶体管制造方法及其栅极制造方法 Download PDFInfo
- Publication number
- CN100530551C CN100530551C CN200610156920.8A CN200610156920A CN100530551C CN 100530551 C CN100530551 C CN 100530551C CN 200610156920 A CN200610156920 A CN 200610156920A CN 100530551 C CN100530551 C CN 100530551C
- Authority
- CN
- China
- Prior art keywords
- layer
- film transistor
- photoresist
- photoresist layer
- insulated substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title 1
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 135
- 229910052751 metal Inorganic materials 0.000 claims abstract description 82
- 239000002184 metal Substances 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000002161 passivation Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 29
- 239000012212 insulator Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 14
- 230000001186 cumulative effect Effects 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical group CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 168
- 238000010586 diagram Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 4
- 229910001431 copper ion Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Abstract
本发明涉及一种薄膜晶体管制造方法及其栅极制造方法，该薄膜晶体管栅极制造方法包括以下步骤：提供一绝缘基板，在该绝缘基板的表面依序形成显影速率自上而下渐增的至少两层光致抗蚀剂层；曝光并显影该光致抗蚀剂层，剩余的光致抗蚀剂层的宽度自上而下递减；依序沉积多层金属层在光致抗蚀剂层和没有被光致抗蚀剂层覆盖的绝缘基板表面，多层金属层的厚度小于最下面光致抗蚀剂层的厚度；移除该光致抗蚀剂层和该光致抗蚀剂层上的多层金属层，剩余的多层金属层即为薄膜晶体管的栅极，其宽度自上而下递增。该薄膜晶体管栅极制造方法可以减少在薄膜晶体管栅极与栅极绝缘层间产生孔洞，提高薄膜晶体管的可靠性。
Description
技术领域
本发明涉及一种薄膜晶体管(Thin Film Transistor，TFT)制造方法及其栅极制造方法。
背景技术
目前，液晶显示器(Liquid Crystal Display，LCD)逐渐取代应用在电脑的传统阴极射线管(Cathode Ray Tube，CRT)显示器，而且，因为液晶显示器具有轻薄短小的特点，所以非常适合在台式电脑、笔记本电脑、个人数字助理(Personal DigitalAssistant，PDA)、手机、电视和多种办公自动化与视听设备中使用。液晶面板是液晶显示器的一个主要元件，其一般包括一薄膜晶体管基板、一彩色滤光片基板和夹在该薄膜晶体管基板与该彩色滤光片基板之间的液晶层，其中该薄膜晶体管基板包括由多个薄膜晶体管组成的薄膜晶体管阵列。
请参阅图1，是一种现有技术的薄膜晶体管的结构示意图。该薄膜晶体管设置在一绝缘基板110上，其包括一位于该绝缘基板110上的栅极120、一位于该栅极120和该绝缘基板110上的栅极绝缘层130、一位于该栅极绝缘层130上的半导体层140、一位于该半导体层140和该栅极绝缘层130上的源极150与漏极160。通常该栅极120与一提供扫描信号的扫描线(图未示)连接，为降低该扫描信号RC延迟(电阻与电容构成回路所产生的对信号的延迟效果)，需要降低栅极120的电阻，因此业界通常采用铜等低电阻材料制造薄膜晶体管的栅极120。
但是，当采用铜制造栅极120时，因为铜与绝缘基板110间的附着力不佳，容易导致栅极120剥离绝缘基板110。另外，因为薄膜晶体管散热性差，在长时间电信号操作下，其受周围环境温度升高的影响，可能会解离出铜离子，铜离子在电压驱动下会扩散到栅极绝缘层130，甚至进入半导体层140，产生铜污染现象，从而导致薄膜晶体管特性改变，可靠性变差。
为解决上述问题，业界通常采用另外一种方法制造薄膜晶体管的栅极20，图2是该制造方法的流程图，其包括以下步骤：在绝缘基板的表面依序沉积三层金属层和一光致抗蚀剂层(S1)；曝光并显影该光致抗蚀剂层(S2)；刻蚀该三层金属层(S3)；移除剩余光致抗蚀剂层(S4)。详述如下：
步骤S1：请参阅图3，提供一绝缘基板210，在该绝缘基板210的表面依序沉积一第一金属层220、一第二金属层230、一第三金属层240和一光致抗蚀剂层250。该第一金属层220的材料是钛，其与绝缘基板210具有良好的附着能力。该第二金属层230的材料是铜，其具有比较低的电阻。该第三金属层240的材料是钛，其可以抗铜离子的扩散。
步骤S2：请参阅图4，提供一掩膜(图未示)，通过该掩膜对该光致抗蚀剂层250进行曝光，并且显影曝光后的光致抗蚀剂层250。
步骤S3：请参阅图5，以所剩余的光致抗蚀剂层250为屏蔽，利用湿式刻蚀法刻蚀该第一金属层220、第二金属层230和第三金属层240，进而形成栅极20。
步骤S4：请参阅图6，移除该剩余的光致抗蚀剂层250。
但是，因为铜是不容易刻蚀的金属，其刻蚀速率小于钛的刻蚀速率，当刻蚀第一金属层220、第二金属层230和第三金属层240时，第二金属层230被刻蚀掉的金属少，会造成第二金属层230外伸，后续在该栅极20上覆盖栅极绝缘层时，容易在栅极20与栅极绝缘层之间产生孔洞270(如图7所示)，该孔洞270容易导致栅极绝缘层的断裂，后续在栅极绝缘层上形成源极与漏极时，也会导致源极或漏极的断裂，最终导致所形成的薄膜晶体管失效，降低该薄膜晶体管栅极制造方法的可靠性。
发明内容
为了解决现有技术薄膜晶体管栅极制造方法可靠性比较差的问题，有必要提供一种可靠性比较高的薄膜晶体管栅极制造方法。
为了解决现有技术薄膜晶体管制造方法可靠性比较差的问题，有必要提供一种可靠性比较高的薄膜晶体管制造方法。
一种薄膜晶体管栅极制造方法，其包括以下步骤：提供一绝缘基板，在该绝缘基板的表面依序形成显影速率自上而下渐增的至少两层光致抗蚀剂层；曝光并显影该光致抗蚀剂层，剩余光致抗蚀剂层的宽度自上而下递减；依序沉积多层金属层在光致抗蚀剂层和没有被光致抗蚀剂层覆盖的绝缘基板表面，该多层金属层的厚度小于最下面光致抗蚀剂层的厚度；移除该光致抗蚀剂层和该光致抗蚀剂层上的多层金属层，剩余的多层金属层即为薄膜晶体管的栅极，其宽度自上而下递增。
一种薄膜晶体管制造方法，其包括以下步骤：提供一绝缘基板，在该绝缘基板的表面依序形成显影速率自上而下渐增的至少两层光致抗蚀剂层；曝光并显影该光致抗蚀剂层，剩余光致抗蚀剂层的宽度自上而下递减；依序沉积多层金属层在光致抗蚀剂层和没有被光致抗蚀剂层覆盖的绝缘基板表面，多层金属层的厚度小于最下面光致抗蚀剂层的厚度；移除该光致抗蚀剂层和该光致抗蚀剂层上的多层金属层，剩余的多层金属层即为薄膜晶体管的栅极，其宽度自上而下递增；沉积一栅极绝缘层在该绝缘基板上；沉积一半导体材料层，图案化该半导体材料层，进而形成一半导体层；沉积一金属材料层，图案化该金属材料层，进而形成一源极和一漏极；沉积一钝化层，图案化该钝化层，进而形成一连接孔。
上述的薄膜晶体管制造方法及其栅极制造方法，是利用显影速率不同的至少两层光致抗蚀剂层，使曝光显影后的剩余光致抗蚀剂层宽度自上而下递减，在没有被剩余光致抗蚀剂层覆盖的绝缘基板上形成由多层金属构成的栅极时，因宽度自上而下递减的剩余光致抗蚀剂层的阻挡，该栅极的宽度自上而下递增，从而可以避免在该栅极与栅极绝缘层间产生孔洞，减少孔洞引起的栅极绝缘层、源极或漏极的断裂，进而减少薄膜晶体管的失效，提高薄膜晶体管制造方法的可靠性。
附图说明
图1是一种现有技术薄膜晶体管的结构示意图。
图2是另一种现有技术薄膜晶体管栅极制造方法的流程图。
图3是图2所示薄膜晶体管栅极制造方法的沉积三层金属层和一光致抗蚀剂层步骤的示意图。
图4是图2所示薄膜晶体管栅极制造方法的曝光并显影光致抗蚀剂层步骤的示意图。
图5是图2所示薄膜晶体管栅极制造方法的刻蚀三层金属层步骤的示意图。
图6是图2所示薄膜晶体管栅极制造方法的移除剩余光致抗蚀剂层步骤的示意图。
图7是在图6所示的栅极上覆盖栅极绝缘层的示意图。
图8是本发明薄膜晶体管制造方法一较佳实施方式的流程图。
图9是图8所示薄膜晶体管制造方法的形成两层光致抗蚀剂层步骤的示意图。
图10是图8所示薄膜晶体管制造方法的曝光并显影光致抗蚀剂层步骤的示意图。
图11是图8所示薄膜晶体管制造方法的沉积三层金属层步骤的示意图。
图12是图8所示薄膜晶体管制造方法的移除光致抗蚀剂层和光致抗蚀剂层上的三层金属层步骤的示意图。
图13是图8所示薄膜晶体管制造方法的沉积栅极绝缘层步骤的示意图。
图14是图8所示薄膜晶体管制造方法的形成半导体层步骤的示意图。
图15是图8所示薄膜晶体管制造方法的形成源极和漏极步骤的示意图。
图16是图8所示薄膜晶体管制造方法的沉积钝化层并形成连接孔步骤的示意图。
具体实施方式
请参阅图8，是本发明薄膜晶体管制造方法一较佳实施方式的流程图，其包括以下步骤：在绝缘基板的表面形成显影速率自上而下渐增的两层光致抗蚀剂层(S11)；曝光并显影该两层光致抗蚀剂层(S12)；在光致抗蚀剂层和没有被光致抗蚀剂层覆盖的绝缘基板表面沉积三层金属层(S13)；移除该光致抗蚀剂层和沉积在该光致抗蚀剂层上的三层金属层，剩余三层金属层即为栅极(S14)；沉积一栅极绝缘层(S15)；形成一半导体层(S16)；形成一源极和一漏极(S17)；沉积一钝化层并形成一连接孔(S18)。具体步骤如下：
步骤S11：请参阅图9，提供一绝缘基板41，其可以是玻璃、石英等透明材料。在该绝缘基板41表面依序形成第一光致抗蚀剂层420和第二光致抗蚀剂层422。该第一光致抗蚀剂层420和第二光致抗蚀剂层422都是正光致抗蚀剂，且第一光致抗蚀剂层420的显影速率大于该第二光致抗蚀剂层422的显影速率；该第一光致抗蚀剂层420和第二光致抗蚀剂层422是旋转涂布形成的，该第一光致抗蚀剂层420和第二光致抗蚀剂层422的厚度基本相同。
步骤S12：请参阅图10，通过一具有透光图案的掩膜(图未示)对该第一光致抗蚀剂层420和第二光致抗蚀剂层422进行曝光，使得与该掩膜透光图案对应的光致抗蚀剂层曝光，然后在光致抗蚀剂层上涂布显影液，使曝光后的光致抗蚀剂层显影。曝光部分的光致抗蚀剂层溶于显影液时，因为第一光致抗蚀剂层420的显影速率大于第二光致抗蚀剂层422的显影速率，第一光致抗蚀剂层420的曝光部分必然比第二光致抗蚀剂层422的曝光部分显影要快，只需控制显影时间不致过长，剩余光致抗蚀剂层很容易形成一宽度自上而下递减的结构，即剩余第一光致抗蚀剂层420的宽度小于第二光致抗蚀剂层422的宽度。
步骤S13：请参阅图11，在该第二光致抗蚀剂层422和没有被剩余光致抗蚀剂层覆盖的绝缘基板41表面依序沉积一第一金属层430、一第二金属层432和一第三金属层434。该第一金属层430的材料可以是钛、铬、钨、钼、氮化钼、氮化钽或氮化钛等其中的一种或多种的组合，其与绝缘基板41具有良好的附着力。该第二金属层432的材料是铜，其为低电阻材料。该第三金属层434的材料可以是钛、铬、钨、钼、氮化钼、氮化钽或氮化钛等其中的一种或多种的组合，其可以抗铜离子的扩散。第一金属层430与第三金属层434可以是同一材料，也可以是不同的材料。该第一金属层430、第二金属层432和第三金属层434是通过物理气相沉积而形成，如溅镀、蒸镀或分子束外延等。该第一金属层430、第二金属层432和第三金属层434厚度之和是该第一光致抗蚀剂层420和第二光致抗蚀剂层422厚度之和的三分之一。沉积绝缘基板41表面的三层金属层，因宽度自上而下递减的光致抗蚀剂层的阻挡，并且因其厚度小于该第一光致抗蚀剂层420的厚度，所以靠近光致抗蚀剂层的金属层渐渐变薄，从而该三层金属层宽度自上而下递增，并且边缘是一光滑斜面。
步骤S 14：请参阅图12，将绝缘基板41投入剥离液中，该剥离液是丙酮。因为第一光致抗蚀剂层420和第二光致抗蚀剂层422容易溶于剥离液，而第一金属层430、第二金属层432和第三金属层434不容易溶于剥离液，所以沉积于第二光致抗蚀剂层422表面的第一金属层430、第二金属层432和第三金属层434随第一光致抗蚀剂层420和第二光致抗蚀剂层422的溶解而剥落。取出该绝缘基板41并清洗、吹干，该绝缘基板41表面剩余的第一金属层430、第二金属层432和第三金属层434即为栅极43，该栅极43宽度自上而下递增并且边缘是一光滑斜面。
步骤S15：请参阅图13，在该绝缘基板41上沉积一覆盖该栅极43的栅极绝缘层44，该栅极绝缘层44是通过化学气相沉积形成的氮化硅结构。
步骤S16：请参阅图14，在该栅极绝缘层44的表面沉积一半导体材料和一第三光致抗蚀剂层(图未示)，并通过一掩膜(图未示)对该第三光致抗蚀剂层进行曝光，并且显影曝光后的第三光致抗蚀剂层，然后以剩余第三光致抗蚀剂层为屏蔽，通过湿刻蚀方法刻蚀该半导体材料，进而形成一半导体层465，该半导体材料是通过化学气相沉积形成的非晶硅结构。
步骤S17：请参阅图15，在该半导体层45与栅极绝缘层44上沉积一源/漏极金属材料层和一第四光致抗蚀剂层(图未示)，该源/漏极金属材料层是通过化学气相沉积形成的钼结构，通过一掩膜(图未示)对该第四光致抗蚀剂层曝光，并且显影曝光后的第四光致抗蚀剂层，然后以剩余第四光致抗蚀剂层为屏蔽，通过湿刻蚀方法刻蚀该源/漏极金属材料层，形成一源极46和一漏极47。
步骤S18：请参阅图16，在该栅极绝缘层44、源极46和漏极47上沉积一钝化层48和一第五光致抗蚀剂层(图未示)，通过一掩膜(图未示)对该第五光致抗蚀剂层曝光，并且显影曝光后的第五光致抗蚀剂层，然后以剩余第五光致抗蚀剂层为屏蔽，通过湿刻蚀方法刻蚀该钝化层48，形成一连接孔480，该连接孔480处曝露出该漏极46，进而完成薄膜晶体管的制造。
上述薄膜晶体管制造方法，是利用显影速率不同的二层光致抗蚀剂层，使曝光显影后的剩余光致抗蚀剂层宽度自上而下递减，在没有被剩余光致抗蚀剂层覆盖的绝缘基板41上形成由三层金属构成的栅极43时，因宽度自上而下递减的剩余光致抗蚀剂层的阻挡，并且因该栅极43厚度小于第一光致抗蚀剂层420的厚度，所形成的栅极43宽度自上而下渐增并且边缘是一光滑斜面，从而可以避免在该栅极43与栅极绝缘层44之间产生孔洞，减少孔洞引起的栅极绝缘层44、源极46或漏极47的断裂，进而减少薄膜晶体管的失效，提高薄膜晶体管制造方法的可靠性。
然而，本发明的薄膜晶体管制造方法并不限于以上实施方式所述，例如：在绝缘基板41上形成的光致抗蚀剂层可以是三层，该三层光致抗蚀剂的显影速率自上而下渐增且都是负光致抗蚀剂；所形成的多层金属层也可以是四层。
Claims (10)
1.一种薄膜晶体管栅极制造方法，其特征在于：包括以下步骤：提供一绝缘基板，在该绝缘基板的表面依序形成显影速率自上而下渐增的至少两光致抗蚀剂层；曝光并显影该光致抗蚀剂层，剩余光致抗蚀剂层宽度自上而下递减；依序在光致抗蚀剂层和没有被光致抗蚀剂层覆盖的绝缘基板表面沉积多层金属层，该多层金属层的厚度小于最下面光致抗蚀剂层的厚度；移除该光致抗蚀剂层和该光致抗蚀剂层上的多层金属层，剩余的多层金属层即为薄膜晶体管的栅极，其宽度自上而下递增。
2.如权利要求1所述的薄膜晶体管栅极制造方法，其特征在于：移除该光致抗蚀剂层和该光致抗蚀剂层上的多层金属层的具体步骤包括：将绝缘基板投入一剥离液中，该剥离液是丙酮；待光致抗蚀剂层溶于剥离液且该光致抗蚀剂层上的多层金属层随之剥落后，将该绝缘基板取出清洗并吹干。
3.如权利要求1所述的薄膜晶体管栅极制造方法，其特征在于：该光致抗蚀剂层是两层，并且是显影速率自上而下渐增的正光致抗蚀剂。
4.如权利要求1所述的薄膜晶体管栅极制造方法，其特征在于：该光致抗蚀剂层是三层，并且是显影速率自上而下渐增的负光致抗蚀剂。
5.如权利要求1所述的薄膜晶体管栅极制造方法，其特征在于：该至少两光致抗蚀剂层的各光致抗蚀剂层厚度相同。
6.如权利要求1所述的薄膜晶体管栅极制造方法，其特征在于：该多层金属层总厚度是该至少两光致抗蚀剂层总厚度的三分之一。
7.如权利要求1所述的薄膜晶体管栅极制造方法，其特征在于：该多层金属层包括三层金属层，该三层金属层离绝缘基板最近的金属层的材料是钛、铬、钨、钼、氮化钼、氮化钽或氮化钛；离绝缘基板最远的金属层的材料是钛、铬、钨、钼、氮化钼、氮化钽或氮化钛；中间金属层的材料是铜。
8.一种薄膜晶体管制造方法，其特征在于：包括以下步骤：提供一绝缘基板，在该绝缘基板的表面依序形成显影速率自上而下渐增的至少两光致抗蚀剂层；曝光并显影该光致抗蚀剂层，剩余光致抗蚀剂层宽度自上而下递减；依序在光致抗蚀剂层和没有被光致抗蚀剂层覆盖的绝缘基板表面沉积多层金属层，该多层金属层的厚度小于最下面光致抗蚀剂层的厚度；移除该光致抗蚀剂层和该光致抗蚀剂层上的多层金属层，剩余的多层金属层即为薄膜晶体管的栅极，其宽度自上而下递增；在该绝缘基板上沉积一栅极绝缘层；沉积一半导体材料层，图案化该半导体材料层，进而形成一半导体层；沉积一金属材料层，图案化该金属材料层，进而形成一源极和一漏极；沉积一钝化层，图案化该钝化层，进而形成一连接孔。
9.如权利要求8所述的薄膜晶体管制造方法，其特征在于：该光致抗蚀剂层是两层，并且是显影速率自上而下渐增的正光致抗蚀剂。
10.如权利要求8所述的薄膜晶体管制造方法，其特征在于：该光致抗蚀剂层是三层，并且是显影速率自上而下渐增的负光致抗蚀剂。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610156920.8A CN100530551C (zh) | 2006-11-17 | 2006-11-17 | 薄膜晶体管制造方法及其栅极制造方法 |
| US11/985,983 US20080119017A1 (en) | 2006-11-17 | 2007-11-19 | Method for manufacturing thin film transistor using differential photo-resist developing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610156920.8A CN100530551C (zh) | 2006-11-17 | 2006-11-17 | 薄膜晶体管制造方法及其栅极制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101192527A CN101192527A (zh) | 2008-06-04 |
| CN100530551C true CN100530551C (zh) | 2009-08-19 |
Family
ID=39417424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610156920.8A Expired - Fee Related CN100530551C (zh) | 2006-11-17 | 2006-11-17 | 薄膜晶体管制造方法及其栅极制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080119017A1 (zh) |
| CN (1) | CN100530551C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI479574B (zh) * | 2009-03-16 | 2015-04-01 | Hannstar Display Corp | Ｔｆｔ陣列基板及其製造方法 |
| CN103295970B (zh) | 2013-06-05 | 2015-04-29 | 京东方科技集团股份有限公司 | 阵列基板、其制造方法及显示装置 |
| CN111834466A (zh) * | 2020-07-22 | 2020-10-27 | Oppo广东移动通信有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示面板及设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037712A (en) * | 1996-06-10 | 2000-03-14 | Tdk Corporation | Organic electroluminescence display device and producing method thereof |
| TW432896B (en) * | 1997-10-15 | 2001-05-01 | Siemens Ag | Preparation of organic electroluminescencizing elements |
| KR100980008B1 (ko) * | 2002-01-02 | 2010-09-03 | 삼성전자주식회사 | 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법 |
| JP2004253511A (ja) * | 2003-02-19 | 2004-09-09 | Hitachi Displays Ltd | 表示装置 |
-
2006
- 2006-11-17 CN CN200610156920.8A patent/CN100530551C/zh not_active Expired - Fee Related
-
2007
- 2007-11-19 US US11/985,983 patent/US20080119017A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20080119017A1 (en) | 2008-05-22 |
| CN101192527A (zh) | 2008-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100449388C (zh) | 液晶显示器件及其制造方法 | |
| US7951631B2 (en) | Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same | |
| KR20080037296A (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| US9893206B2 (en) | Thin film transistor, array substrate, their manufacturing methods, and display device | |
| US10381382B2 (en) | Array substrate, method for manufacturing the same and display device | |
| CN102842587B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN110534549A (zh) | 阵列基板、显示面板及阵列基板的制作方法 | |
| JP4808654B2 (ja) | アレイ回路基板の製造方法 | |
| US20070273803A1 (en) | Active component array substrate and fabricating method thereof | |
| US9897863B2 (en) | Array substrate, display panel and display apparatus having recesses on data lines or gate lines | |
| WO2020210939A1 (zh) | 触控显示基板及其制作方法、显示装置 | |
| WO2014015628A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105957867A (zh) | 阵列基板母板及其制作方法、显示装置 | |
| CN111524957B (zh) | 显示基板及其制作方法、显示装置 | |
| US9466621B2 (en) | Array substrates and optoelectronic devices | |
| CN100530551C (zh) | 薄膜晶体管制造方法及其栅极制造方法 | |
| US8829524B2 (en) | Thin film transistor array substrate having sandwich structure gate electrode and manufacturing method thereof | |
| CN101144983B (zh) | 液晶显示面板及其制造方法 | |
| CN109713020A (zh) | 显示基板及其制作方法、显示装置 | |
| CN111383998B (zh) | 阵列基板及其制作方法 | |
| US6916691B1 (en) | Method of fabricating thin film transistor array substrate and stacked thin film structure | |
| KR101319304B1 (ko) | 액정표시장치용 마스크 및 이를 이용한 액정표시장치의제조 방법 | |
| CN110783275B (zh) | 显示基板及其制备方法、显示装置 | |
| US20140159073A1 (en) | Array substrate and method for manufacturing the same, and display device | |
| KR20020054848A (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090819 Termination date: 20161117 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |