JPH08236778A - ２重ゲート絶縁膜およびその形成方法 - Google Patents
２重ゲート絶縁膜およびその形成方法Info
- Publication number
- JPH08236778A JPH08236778A JP7333625A JP33362595A JPH08236778A JP H08236778 A JPH08236778 A JP H08236778A JP 7333625 A JP7333625 A JP 7333625A JP 33362595 A JP33362595 A JP 33362595A JP H08236778 A JPH08236778 A JP H08236778A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate insulating
- insulating film
- forming
- thermal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000009413 insulation Methods 0.000 title abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000010453 quartz Substances 0.000 claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 230000015556 catabolic process Effects 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 94
- 238000002474 experimental method Methods 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Abstract
(57)【要約】
【課題】 エッジシニング現象を完全に解決し、溝を縮
め、電気的特性および絶縁特性においても熱酸化膜と同
一の結果を得られる２重ゲート絶縁膜およびその形成方
法を提供することにある。 【解決手段】 ２重ゲート絶縁膜は、石英基板１と、基
板１上に最終的にアクティブパターン２を形成する多結
晶シリコンと、アクティブ多結晶シリコン上に形成され
ている熱酸化膜４と、熱処理工程以前に化学気相蒸着に
より形成された低温酸化膜３とで構成される。
め、電気的特性および絶縁特性においても熱酸化膜と同
一の結果を得られる２重ゲート絶縁膜およびその形成方
法を提供することにある。 【解決手段】 ２重ゲート絶縁膜は、石英基板１と、基
板１上に最終的にアクティブパターン２を形成する多結
晶シリコンと、アクティブ多結晶シリコン上に形成され
ている熱酸化膜４と、熱処理工程以前に化学気相蒸着に
より形成された低温酸化膜３とで構成される。
Description
【０００１】
【発明の属する技術分野】本発明はエッジシニング現象
をなくした２重ゲート絶縁膜およびその形成方法に係
り、より詳しくは、薄膜トランジスタ（ＴＦＴ）の製造
工程においてゲート絶縁膜を形成するとき低温化学気相
蒸着法（ＣＶＤ）で酸化膜を蒸着した後熱酸化すること
により、エッジシニング（Ｅｄｇｅ−Ｔｈｉｎｎｉｎ
ｇ）現象をなくした２重ゲート絶縁膜およびその形成方
法に関する。
をなくした２重ゲート絶縁膜およびその形成方法に係
り、より詳しくは、薄膜トランジスタ（ＴＦＴ）の製造
工程においてゲート絶縁膜を形成するとき低温化学気相
蒸着法（ＣＶＤ）で酸化膜を蒸着した後熱酸化すること
により、エッジシニング（Ｅｄｇｅ−Ｔｈｉｎｎｉｎ
ｇ）現象をなくした２重ゲート絶縁膜およびその形成方
法に関する。
【０００２】
【従来の技術】画像情報時代において、情報伝達の最大
の担当者である表示装置に多くの期待が集まっており、
これによって今までの陰極線管（ＣＲＴ）の代わりをす
る各種平面表示装置が開発されて急速に普及され始めて
いる。その中でも、液晶表示装置（ＬＣＤ）は極度に軽
量で薄型、低価低消費電力駆動で集積回路との整合性の
よい点などの特徴を有しており、ラップトップコンピュ
ータやポケットコンピュータの表示以外にも車両積載
用、カラーテレビ画像用としてその用途を拡大してい
る。
の担当者である表示装置に多くの期待が集まっており、
これによって今までの陰極線管（ＣＲＴ）の代わりをす
る各種平面表示装置が開発されて急速に普及され始めて
いる。その中でも、液晶表示装置（ＬＣＤ）は極度に軽
量で薄型、低価低消費電力駆動で集積回路との整合性の
よい点などの特徴を有しており、ラップトップコンピュ
ータやポケットコンピュータの表示以外にも車両積載
用、カラーテレビ画像用としてその用途を拡大してい
る。
【０００３】前記液晶表示装置をアクティブマトリック
ス方式で駆動するためＴＦＴ液晶表示装置が用いられ
る。高温のＴＦＴ液晶表示装置の製造工程においてはゲ
ート絶縁膜をアクティブ層パターン形成以後に熱酸化し
て形成することが一般的な方法である。以下、添付図面
を参照して従来技術を説明する。
ス方式で駆動するためＴＦＴ液晶表示装置が用いられ
る。高温のＴＦＴ液晶表示装置の製造工程においてはゲ
ート絶縁膜をアクティブ層パターン形成以後に熱酸化し
て形成することが一般的な方法である。以下、添付図面
を参照して従来技術を説明する。
【０００４】図１は従来のゲート絶縁膜の断面図であ
り、図２は従来の熱酸化の後化学気相蒸着法で酸化膜を
蒸着する方法で形成されたゲート絶縁膜の断面図であ
り、図３は従来のゲート絶縁膜の形成過程中に溝が生じ
る過程を示す断面図である。従来では、図１に示すよう
に、基板１上に非晶質シリコンを蒸着した後アクティブ
パターン２を形成し、その上に熱酸化する方法でゲート
絶縁膜５を形成した。
り、図２は従来の熱酸化の後化学気相蒸着法で酸化膜を
蒸着する方法で形成されたゲート絶縁膜の断面図であ
り、図３は従来のゲート絶縁膜の形成過程中に溝が生じ
る過程を示す断面図である。従来では、図１に示すよう
に、基板１上に非晶質シリコンを蒸着した後アクティブ
パターン２を形成し、その上に熱酸化する方法でゲート
絶縁膜５を形成した。
【０００５】しかし、図１に示すように、従来のゲート
絶縁膜は以後の工程でエッジシニング９のような問題点
が発生し、ＴＦＴ液晶表示装置パネルを信頼性のあるよ
うにつくらなければならない製造工程において信頼性に
致命的な問題点をもたらすという短所がある。かかる問
題解決のため、図２に示すような構造で熱酸化後に化学
気相蒸着法で酸化膜を蒸着する方法が９３年度論文（Ａ
ＳＩＤ，題目：高温多結晶シリコン薄膜トランジスタに
及ぶゲート絶縁膜の影響）に開示されたことがある。
絶縁膜は以後の工程でエッジシニング９のような問題点
が発生し、ＴＦＴ液晶表示装置パネルを信頼性のあるよ
うにつくらなければならない製造工程において信頼性に
致命的な問題点をもたらすという短所がある。かかる問
題解決のため、図２に示すような構造で熱酸化後に化学
気相蒸着法で酸化膜を蒸着する方法が９３年度論文（Ａ
ＳＩＤ，題目：高温多結晶シリコン薄膜トランジスタに
及ぶゲート絶縁膜の影響）に開示されたことがある。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
化学気相蒸着法で成長された酸化膜の場合、その絶縁耐
圧および漏洩電流面で熱酸化膜より劣る特性を示し、化
学気相蒸着法で成長された酸化膜６と熱酸化膜４の界面
トラップの発生により、実際に素子を製作する際に特性
に悪影響を及ぼすこととなる。
化学気相蒸着法で成長された酸化膜の場合、その絶縁耐
圧および漏洩電流面で熱酸化膜より劣る特性を示し、化
学気相蒸着法で成長された酸化膜６と熱酸化膜４の界面
トラップの発生により、実際に素子を製作する際に特性
に悪影響を及ぼすこととなる。
【０００７】さらに、初期の熱酸化の際に既にネガティ
ブプロファイルが形成され、化学気相蒸着法で成長され
た酸化膜６がそのエッジを掘り込むので、エッジシニン
グ現象の発生の防止に役に立たない。図３に示すよう
に、従来のアモルファスシリコン（またはポリシリコ
ン）上に高温の熱酸化膜を形成すると、アモルファスシ
リコンが一瞬間にポリシリコンになってしまい、このと
き生じたポリシリコンの粒界（Ｇｒａｉｎ Ｂｏｕｎｄ
ａｒｙ）に沿い熱酸化膜が速く形成されて溝が深く生じ
るという短所がある。
ブプロファイルが形成され、化学気相蒸着法で成長され
た酸化膜６がそのエッジを掘り込むので、エッジシニン
グ現象の発生の防止に役に立たない。図３に示すよう
に、従来のアモルファスシリコン（またはポリシリコ
ン）上に高温の熱酸化膜を形成すると、アモルファスシ
リコンが一瞬間にポリシリコンになってしまい、このと
き生じたポリシリコンの粒界（Ｇｒａｉｎ Ｂｏｕｎｄ
ａｒｙ）に沿い熱酸化膜が速く形成されて溝が深く生じ
るという短所がある。
【０００８】本発明は従来の短所を解決するためのもの
であって、その目的は、低温化学気相蒸着酸化膜を蒸着
した後熱酸化することにより、エッジシニング現象を完
全に解決し、溝を縮め、後期熱酸化工程の際化学気相蒸
着酸化膜の高密度化（Ｄｅｎｓｉｆｉｃａｔｉｏｎ）、
脱水素化（Ｄｅｈｙｄｒｏｇｅｎａｔｉｏｎ）効果があ
り電気的特性および絶縁特性においても熱酸化膜と同一
の結果を得られるエッジシニング現象をなくした２重ゲ
ート絶縁膜およびその形成方法を提供することにある。
であって、その目的は、低温化学気相蒸着酸化膜を蒸着
した後熱酸化することにより、エッジシニング現象を完
全に解決し、溝を縮め、後期熱酸化工程の際化学気相蒸
着酸化膜の高密度化（Ｄｅｎｓｉｆｉｃａｔｉｏｎ）、
脱水素化（Ｄｅｈｙｄｒｏｇｅｎａｔｉｏｎ）効果があ
り電気的特性および絶縁特性においても熱酸化膜と同一
の結果を得られるエッジシニング現象をなくした２重ゲ
ート絶縁膜およびその形成方法を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するため
本発明の２重ゲート絶縁膜は、石英基板と、前記石英基
板上に最終形成されているアクティブ多結晶シリコン
と、前記アクティブ多結晶シリコン上に形成されている
熱酸化膜と、熱処理工程以前に蒸着された低温化学気相
蒸着酸化膜とで構成される。
本発明の２重ゲート絶縁膜は、石英基板と、前記石英基
板上に最終形成されているアクティブ多結晶シリコン
と、前記アクティブ多結晶シリコン上に形成されている
熱酸化膜と、熱処理工程以前に蒸着された低温化学気相
蒸着酸化膜とで構成される。
【００１０】また、本発明に係る２重ゲート絶縁膜の形
成方法は、石英基板上に非晶質シリコンを蒸着した後、
アクティブパターンを形成する段階と、前記アクティブ
パターン形成の後低温化学気相蒸着酸化膜を蒸着する段
階と、前記低温化学気相蒸着酸化膜を蒸着した後熱酸化
膜を形成する段階とからなる。
成方法は、石英基板上に非晶質シリコンを蒸着した後、
アクティブパターンを形成する段階と、前記アクティブ
パターン形成の後低温化学気相蒸着酸化膜を蒸着する段
階と、前記低温化学気相蒸着酸化膜を蒸着した後熱酸化
膜を形成する段階とからなる。
【００１１】
【発明の実施の形態】以下、本発明の実施形態を添付図
面に基づいて詳細に説明する。図４は本発明の一実施形
態に従う２重ゲート絶縁膜の形成前に低温酸化膜を蒸着
した断面図であり、図５は本発明の一実施形態に従う２
重ゲート絶縁膜の断面図であり、図６は本発明の一実施
形態に従う２重ゲート絶縁膜の形成過程中に溝が縮まる
過程を示す断面図であり、図７は本発明の一実施形態に
従う２重ゲート絶縁膜を一定条件で実験した結果表であ
り、図８は本発明の一実施形態に従う２重ゲート絶縁膜
の実験のための回路図であり、図９は図８の回路につい
て一定条件で実験した結果表である。
面に基づいて詳細に説明する。図４は本発明の一実施形
態に従う２重ゲート絶縁膜の形成前に低温酸化膜を蒸着
した断面図であり、図５は本発明の一実施形態に従う２
重ゲート絶縁膜の断面図であり、図６は本発明の一実施
形態に従う２重ゲート絶縁膜の形成過程中に溝が縮まる
過程を示す断面図であり、図７は本発明の一実施形態に
従う２重ゲート絶縁膜を一定条件で実験した結果表であ
り、図８は本発明の一実施形態に従う２重ゲート絶縁膜
の実験のための回路図であり、図９は図８の回路につい
て一定条件で実験した結果表である。
【００１２】図５に示すように、本発明の一実施形態に
従う２重ゲート絶縁膜の構成は、石英基板１と、石英基
板１上に最終形成されているアクティブ多結晶シリコン
２と、その上に形成された熱酸化膜４と、その上に熱処
理工程以前に蒸着された化学気相蒸着により形成された
低温酸化膜３とよりなる構造である。前記構成によるエ
ッジシニング現象をなくした２重ゲート絶縁膜の製造方
法は次のようである。
従う２重ゲート絶縁膜の構成は、石英基板１と、石英基
板１上に最終形成されているアクティブ多結晶シリコン
２と、その上に形成された熱酸化膜４と、その上に熱処
理工程以前に蒸着された化学気相蒸着により形成された
低温酸化膜３とよりなる構造である。前記構成によるエ
ッジシニング現象をなくした２重ゲート絶縁膜の製造方
法は次のようである。
【００１３】図４に示すように、まず、基板１上に非晶
質シリコンを蒸着した後アクティブパターン２を形成す
る。前記アクティブパターン２上に低温化学気相蒸着
（ＡＰＣＶＤ，ＰＥＣＶＤ，ＬＴＯ，ＥＣＲ−ＣＶＤ）
により低温酸化膜３を５００Åの厚さで蒸着する。前記
低温酸化膜３の蒸着は酸化膜の蒸着の際アクティブパタ
ーン２のヌクリエーション（ｎｕｃｌｅａｔｉｏｎ）を
防止するためのである。
質シリコンを蒸着した後アクティブパターン２を形成す
る。前記アクティブパターン２上に低温化学気相蒸着
（ＡＰＣＶＤ，ＰＥＣＶＤ，ＬＴＯ，ＥＣＲ−ＣＶＤ）
により低温酸化膜３を５００Åの厚さで蒸着する。前記
低温酸化膜３の蒸着は酸化膜の蒸着の際アクティブパタ
ーン２のヌクリエーション（ｎｕｃｌｅａｔｉｏｎ）を
防止するためのである。
【００１４】高温酸化膜（ＨＴＯ）を蒸着するとヌクリ
エーションが生じて以後の熱酸化工程でグレーン成長を
妨害する要因に作用することになる。図３のように形成
した後熱酸化膜４を２００Åないし６００Å、好ましく
は５００Åで形成する。前記低温酸化膜３と熱酸化膜４
の厚さは数十Åないしデバイスの最高要求の絶縁耐圧を
耐える厚さで製造するものであり、１０００Åないし１
２００Åであることが好ましい。
エーションが生じて以後の熱酸化工程でグレーン成長を
妨害する要因に作用することになる。図３のように形成
した後熱酸化膜４を２００Åないし６００Å、好ましく
は５００Åで形成する。前記低温酸化膜３と熱酸化膜４
の厚さは数十Åないしデバイスの最高要求の絶縁耐圧を
耐える厚さで製造するものであり、１０００Åないし１
２００Åであることが好ましい。
【００１５】熱酸化膜４の形成の際アクティブパターン
２は非晶質シリコン状態から多結晶シリコンとなり、熱
酸化膜４がアクティブパターン２と低温酸化膜３の界面
から形成されるので、熱酸化膜のみに図１の従来のゲー
ト絶縁膜のような界面特性を得られる。さらに、熱酸化
膜４の形成の際低温酸化膜３の高密度化および脱水素化
が起こるので、化学気相蒸着によって形成された低温酸
化膜３の特性が熱酸化膜と同様になる。
２は非晶質シリコン状態から多結晶シリコンとなり、熱
酸化膜４がアクティブパターン２と低温酸化膜３の界面
から形成されるので、熱酸化膜のみに図１の従来のゲー
ト絶縁膜のような界面特性を得られる。さらに、熱酸化
膜４の形成の際低温酸化膜３の高密度化および脱水素化
が起こるので、化学気相蒸着によって形成された低温酸
化膜３の特性が熱酸化膜と同様になる。
【００１６】さらに、熱酸化膜４の形成過程が化学気相
蒸着で形成された低温酸化膜と熱酸化膜の界面のトラッ
プ発生を防止し、薄膜と薄膜のストレスをリリースせし
める役割をするので、膜自体の安全性を確保できる。何
よりかかる工程を用いるとエッジシニング現象を完璧に
解決でき、以後のゲート形成（蒸着およびパターン形
成）の際ゲート物質がエッジに残留するという問題点を
防止することができる。
蒸着で形成された低温酸化膜と熱酸化膜の界面のトラッ
プ発生を防止し、薄膜と薄膜のストレスをリリースせし
める役割をするので、膜自体の安全性を確保できる。何
よりかかる工程を用いるとエッジシニング現象を完璧に
解決でき、以後のゲート形成（蒸着およびパターン形
成）の際ゲート物質がエッジに残留するという問題点を
防止することができる。
【００１７】前記熱酸化膜４を１００Åないし５００Å
程度で形成すると、図６に示すような溝が縮まった２重
ゲート絶縁膜を得られる。参考として、次のような条件
で完成された２重ゲート絶縁膜を実験した結果を図７に
示した。条件：非晶質シリコンを６００Åで蒸着（５６
０℃、ＳｉＨ4 ＋Ｈ2 ）し、アクティブパターンを形成
して、プラズマエンハンスト化学気相蒸着法により酸化
物（ＰＥＯＸ）を６００Åで蒸着（ＳｉＨ4 25sccm＋Ｎ
2 Ｏ 1100sccm ；４００℃）し、熱酸化膜を５００Åで
蒸着する（１０５０℃；Ｏ2 ）。このとき、非晶質シリ
コンの結晶化が同時に起こる。
程度で形成すると、図６に示すような溝が縮まった２重
ゲート絶縁膜を得られる。参考として、次のような条件
で完成された２重ゲート絶縁膜を実験した結果を図７に
示した。条件：非晶質シリコンを６００Åで蒸着（５６
０℃、ＳｉＨ4 ＋Ｈ2 ）し、アクティブパターンを形成
して、プラズマエンハンスト化学気相蒸着法により酸化
物（ＰＥＯＸ）を６００Åで蒸着（ＳｉＨ4 25sccm＋Ｎ
2 Ｏ 1100sccm ；４００℃）し、熱酸化膜を５００Åで
蒸着する（１０５０℃；Ｏ2 ）。このとき、非晶質シリ
コンの結晶化が同時に起こる。
【００１８】さらに、図８に示す条件で実験した結果を
図９に示した。
図９に示した。
【００１９】
【発明の効果】以上のように、本発明の実施例において
低温化学気相蒸着酸化膜を蒸着した後熱酸化することに
より、エッジシニング現象を完全に解決し、溝を縮め、
後期の熱酸化工程の際に化学気相蒸着酸化膜の高密度化
および脱水素化効果があり電気的特性および絶縁特性に
おいても熱酸化膜と同一の結果を得られるという利点が
ある。
低温化学気相蒸着酸化膜を蒸着した後熱酸化することに
より、エッジシニング現象を完全に解決し、溝を縮め、
後期の熱酸化工程の際に化学気相蒸着酸化膜の高密度化
および脱水素化効果があり電気的特性および絶縁特性に
おいても熱酸化膜と同一の結果を得られるという利点が
ある。
【図１】従来のゲート絶縁膜の断面図である。
【図２】従来の熱酸化の後化学気相蒸着法で酸化膜を蒸
着形成したゲート絶縁膜の断面図である。
着形成したゲート絶縁膜の断面図である。
【図３】従来のゲート絶縁膜の形成過程中に溝が生じる
過程を示す断面図である。
過程を示す断面図である。
【図４】本発明の実施形態に従う２重ゲート絶縁膜の形
成前に低温酸化膜を蒸着した断面図である。
成前に低温酸化膜を蒸着した断面図である。
【図５】本発明の実施形態に従う２重ゲート絶縁膜の断
面図である。
面図である。
【図６】本発明の実施形態に従う２重ゲート絶縁膜の形
成過程中に溝が縮まる過程を示す断面図である。
成過程中に溝が縮まる過程を示す断面図である。
【図７】本発明の実施形態に従う２重ゲート絶縁膜を一
定条件で実験した結果表である。
定条件で実験した結果表である。
【図８】本発明の実施形態に従う２重ゲート絶縁膜の実
験のための回路図である。
験のための回路図である。
【図９】図８の回路について一定条件で実験した結果表
である。
である。
１ 石英基板 ２ アクティブ多結晶シリコン（アクティブパターン） ３ 化学気相蒸着酸化膜（低温酸化膜） ４ 熱酸化膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年４月１日
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】従来のゲート絶縁膜の断面図である。
【図２】従来の熱酸化の後化学気相蒸着法で酸化膜を蒸
着形成したゲート絶縁膜の断面図である。
着形成したゲート絶縁膜の断面図である。
【図３】従来のゲート絶縁膜の形成過程中に溝が生じる
過程を示す断面図である。
過程を示す断面図である。
【図４】本発明の実施形態を従う２重ゲート絶縁膜の形
成前に低温酸化膜を蒸着した断面図である。
成前に低温酸化膜を蒸着した断面図である。
【図５】本発明の実施形態に従う２重ゲート絶縁膜の断
面図である。
面図である。
【図６】本発明の実施形態に従う２重ゲート絶縁膜の形
成過程中に溝が縮まる過程を示す断面図である。
成過程中に溝が縮まる過程を示す断面図である。
【図７】本発明の実施形態に従う２重ゲート絶縁膜を一
定条件で実験した結果図表である。
定条件で実験した結果図表である。
【図８】本発明の実施形態に従う２重ゲート絶縁膜の実
験のための回路図である。
験のための回路図である。
【図９】図８の回路について一定条件で実験した結果図
表である。
表である。
【符号の説明】 １ 石英基板 ２ アクティブ多結晶シリコン（アクティブパターン） ３ 化学気相蒸着酸化膜（低温酸化膜） ４ 熱酸化膜
Claims (9)
- 【請求項１】 石英基板と、 前記石英基板上に最終形成されているアクティブ多結晶
シリコンと、 前記アクティブ多結晶シリコン上に形成されている熱酸
化膜と、 熱処理工程以前に蒸着された低温化学気相蒸着酸化膜
と、で構成されることを特徴とする２重ゲート絶縁膜。 - 【請求項２】 前記低温化学気相蒸着酸化膜と熱酸化膜
とを合わせた厚さは数十Åないしデバイスの最高要求の
絶縁耐圧を耐える厚さで製造することを特徴とする請求
項１に記載の２重ゲート絶縁膜。 - 【請求項３】 前記低温化学気相蒸着酸化膜と熱酸化膜
とを合わせた厚さは１０００Åないし１２００Åになる
ことを特徴とする請求項２に記載の２重ゲート絶縁膜。 - 【請求項４】 前記熱酸化膜の厚さが２００Åないし６
００Åであることを特徴とする請求項１に記載の２重ゲ
ート絶縁膜。 - 【請求項５】 石英基板上に非晶質シリコンを蒸着した
後、アクティブパターンを形成する段階と、 前記アクティブパターンを形成した後、低温化学気相蒸
着酸化膜を蒸着する段階と、 前記低温化学気相蒸着酸化膜を蒸着した後、熱酸化膜を
形成する段階と、で構成されることを特徴とする２重ゲ
ート絶縁膜の形成方法。 - 【請求項６】 前記熱酸化膜の形成段階において、アク
ティブパターンは非晶質シリコン状態から多結晶シリコ
ンとなることを特徴とする請求項５に記載の２重ゲート
絶縁膜の形成方法。 - 【請求項７】 前記低温化学気相蒸着酸化膜と熱酸化膜
とを合わせた厚さは数十Åないしデバイスの最高要求の
絶縁耐圧を耐える厚さで製造することを特徴とする請求
項５に記載の２重ゲート絶縁膜の形成方法。 - 【請求項８】 前記低温化学気相蒸着酸化膜と熱酸化膜
とを形成する段階において、低温酸化膜と熱酸化膜とを
合わせた厚さは１０００Åないし１２００Åになること
を特徴とする請求項７に記載の２重ゲート絶縁膜の形成
方法。 - 【請求項９】 前記熱酸化膜を形成する段階において熱
酸化膜の厚さが２００Åないし６００Åであることを特
徴とする請求項５に記載の２重ゲート絶縁膜の形成方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1994P35626 | 1994-12-21 | ||
| KR1019940035626A KR0154765B1 (ko) | 1994-12-21 | 1994-12-21 | 에지 시닝 형상을 없앤 이중게이트 절연막 및 그 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236778A true JPH08236778A (ja) | 1996-09-13 |
Family
ID=19402669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7333625A Pending JPH08236778A (ja) | 1994-12-21 | 1995-12-21 | ２重ゲート絶縁膜およびその形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH08236778A (ja) |
| KR (1) | KR0154765B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8928081B2 (en) | 1996-06-04 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980055948A (ko) * | 1996-12-28 | 1998-09-25 | 김영환 | 반도체 소자의 게이트 산화막 형성 방법 |
| KR20040021758A (ko) | 2002-09-04 | 2004-03-11 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막트랜지스터 제조방법 |
-
1994
- 1994-12-21 KR KR1019940035626A patent/KR0154765B1/ko not_active IP Right Cessation
-
1995
- 1995-12-21 JP JP7333625A patent/JPH08236778A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8928081B2 (en) | 1996-06-04 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0154765B1 (ko) | 1998-10-15 |
| KR960026975A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11101368B2 (en) | Method of forming crystallized semiconductor layer, method of fabricating thin film transistor, thin film transistor, and display apparatus | |
| JP4183786B2 (ja) | 半導体装置の作製方法 | |
| JP2001189458A (ja) | 半導体装置の製造方法 | |
| JP3178715B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP4223092B2 (ja) | 半導体装置の作製方法 | |
| JPH09293876A (ja) | 半導体素子基板およびその製造法、該基板を用いた半導体装置 | |
| JPH08236778A (ja) | ２重ゲート絶縁膜およびその形成方法 | |
| JP2800743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4489201B2 (ja) | 半導体装置の作製方法 | |
| US5670400A (en) | Method for making dual gate insulating film without edge-thinning | |
| JP2000036603A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS60260155A (ja) | 薄膜トランジスタ | |
| JP2862737B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| WO2019062260A1 (zh) | 薄膜晶体管及其制作方法、以及阵列基板与显示装置 | |
| JPH06120499A (ja) | 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法 | |
| JPH03120872A (ja) | 半導体装置及びその製造方法 | |
| JPH0677482A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JP3197723B2 (ja) | 液晶表示装置 | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH03241874A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0661489A (ja) | 薄膜トランジスタの製造方法 | |
| JP2002319678A (ja) | 薄膜型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041124 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041124 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050602 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050701 |