JPH0610929U - アクティブマトリクス液晶表示装置 - Google Patents
アクティブマトリクス液晶表示装置Info
- Publication number
- JPH0610929U JPH0610929U JP5616592U JP5616592U JPH0610929U JP H0610929 U JPH0610929 U JP H0610929U JP 5616592 U JP5616592 U JP 5616592U JP 5616592 U JP5616592 U JP 5616592U JP H0610929 U JPH0610929 U JP H0610929U
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- transparent insulating
- liquid crystal
- transparent
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 製造時の全工程において、さらには完成後の
電子機器への組込み時などにおいても表示駆動パネルの
透明絶縁基板に静電気が発生することを防止する。 【構成】 表示駆動パネル1の透明絶縁基板5の下面に
接地用透明電極6を設ける。この接地用透明電極6を接
地電位に接続しておくことにより、透明絶縁基板5の表
面上に薄膜トランジスタなどを製造する全工程におい
て、さらには完成後、電子機器に組込むときなどにおい
ても、透明絶縁基板5に静電気が発生することを防止で
きる。したがって、透明絶縁基板5上の薄膜トランジス
タや配線が静電気で破壊されることを防止できる。
電子機器への組込み時などにおいても表示駆動パネルの
透明絶縁基板に静電気が発生することを防止する。 【構成】 表示駆動パネル1の透明絶縁基板5の下面に
接地用透明電極6を設ける。この接地用透明電極6を接
地電位に接続しておくことにより、透明絶縁基板5の表
面上に薄膜トランジスタなどを製造する全工程におい
て、さらには完成後、電子機器に組込むときなどにおい
ても、透明絶縁基板5に静電気が発生することを防止で
きる。したがって、透明絶縁基板5上の薄膜トランジス
タや配線が静電気で破壊されることを防止できる。
Description
【0001】
この考案はアクティブマトリクス液晶表示装置に関する。
【0002】
アクティブマトリクス液晶表示装置は、ガラスなどからなる透明絶縁基板上に 表示駆動素子としての薄膜トランジスタや画素電極さらには必要により画素補助 電極をマトリクス状に配列した表示駆動パネルと透明絶縁基板上に共通電極を設 けた共通電極パネルとを対向させ、間に液晶を封入した構造となっている。
【0003】 しかるに、従来のこのようなアクティブマトリクス液晶表示装置では、例えば 製造途中に表示駆動パネルの透明絶縁基板に発生する静電気により該表示駆動パ ネルの薄膜トランジスタや配線が破壊されることがあるので、歩留りが低いとい う問題点があった。
【0004】 そこで、製造途中で発生する静電気保護対策として、表示駆動パネルの透明絶 縁基板上に形成されるデータラインやアドレスラインや画素補助電極ラインを接 続して接地電位に維持しておく方法がとられている。
【0005】
しかるに、上記の各ラインは製造工程の途中でそれぞれ分離しなければならな いものであり、したがって、上記の方法は、ライン分離後の製造工程および完成 後の電子機器への組込み時などに誘導される静電気に対しては効果がないもので あった。
【0006】 この考案の目的は、製造時の全工程において、さらには完成後の電子機器への 組込み時などにおいても表示駆動パネルの透明絶縁基板に静電気が発生すること を防止できるアクティブマトリクス液晶表示装置を提供することにある。
【0007】
この考案は、透明絶縁基板の表面に表示駆動素子と画素電極をマトリクス状に 配列した表示駆動パネルを有するアクティブマトリクス液晶表示装置において、 前記表示駆動パネルの前記透明絶縁基板の裏面に接地用透明電極を設けたもので ある。
【0008】
この考案によれば、表示駆動パネルの透明絶縁基板の裏面に接地用透明電極が 設けられているので、この接地用透明電極を接地電位に接続しておくことにより 、前記透明絶縁基板の表面上に表示駆動素子などを形成する製造時の全工程にお いて、さらには完成後、電子機器に組込むときなどにおいても、透明絶縁基板に 静電気が発生することを防止できる。
【0009】
図1はこの考案の一実施例のアクティブマトリクス液晶表示装置を示すもので ある。このアクティブマトリクス液晶表示装置は、表示駆動パネル1上に共通電 極パネル2が封止材3を介して重ね合わされ、その間に液晶4が封入された構造 となっている。
【0010】 表示駆動パネル1は、ガラスなどからなる透明絶縁基板5を備えている。この 透明絶縁基板5の下面(裏面)全体にはITOからなる接地用透明電極6が形成 されている。一方、透明絶縁基板5の上面(内面)には、マトリクス状に配列さ れる複数の薄膜トランジスタ(表示駆動素子)の一部を構成するクロムやアルミ ニウム等からなるゲート電極7がパターン形成されている。さらに、透明絶縁基 板5の上面には、ゲート電極7を覆って全面にゲート絶縁膜8が形成されている 。このゲート絶縁膜8上には、ゲート電極7およびその周囲に対応する部分に、 薄膜トランジスタの活性層としての半導体薄膜9がポリシリコンやアモルファス シリコンによりパターン形成されている。この半導体薄膜9の中央部はチャネル 領域、その両側の部分はソース領域およびドレイン領域になっており、ドレイン 領域にはドレイン電極10が接続され、ソース領域にはソース電極11が接続さ れている。また、ゲート絶縁膜8上には、薄膜トランジスタと1:1でマトリク ス状に配列されるITOからなる画素電極12が各半導体薄膜9に隣接して形成 されており、この画素電極12は隣接する半導体薄膜9のソース電極11に接続 されている。そして、この画素電極12や半導体薄膜9を覆ってゲート絶縁膜8 上の全面にはパッシベーション膜13が形成されている。一方、共通電極パネル 2は、ガラスなどからなる透明絶縁基板14の下面全体にITOからなる共通電 極15が形成されて構成されている。
【0011】 このように構成されたアクティブマトリクス液晶表示装置においては、表示駆 動パネル1の透明絶縁基板5の下面に接地用透明電極6が形成されている。した がって、このアクティブマトリクス液晶表示装置の製造時、まず表示駆動パネル 1の透明絶縁基板5の下面に接地用透明電極6を形成して、この接地用透明電極 6を接地電位に接続しておけば、以後透明絶縁基板5の表面上に薄膜トランジス タなどを製造する全工程において透明絶縁基板5に静電気が発生することが防止 され、薄膜トランジスタや配線が静電気により破壊されることが防止される。
【0012】 図2は製造工程の一例を示し、表示駆動パネル1の透明絶縁基板5の表面上に ゲート電極7を形成するときの様子を示す断面図である。ゲート電極7は、図2 に示すように透明絶縁基板5の表面にクロムやアルミニウムなどのゲート電極形 成用金属層16を形成した後、このゲート電極形成用金属層16をパターニング することにより形成される。この場合、ゲート電極7の形成にあたって、従来で は、一部を半導体薄膜9等を形成した後に切断するようにして、それ迄はゲート 電極7全体を接地していた。しかし、この方法では切断後に静電気を防止するこ とはできない。これに対して、この発明では透明絶縁基板5の下面に形成されて いる接地用透明電極6を接地電位に接続しておけば透明絶縁基板5に静電気が発 生することを防止できる。
【0013】 また、接地用透明電極6は透明絶縁基板5の下面に表出しているので、このア クティブマトリクス液晶表示装置の完成後に接地電位に接続しておくことも可能 であり、この装置を電子機器に組込むときなどにおいても表示駆動パネル1の透 明絶縁基板5に静電気が発生することを防止でき、この静電気により透明絶縁基 板5上の薄膜トランジスタや配線が破壊されることを防止できる。
【0014】 なお、上記一実施例では、表示駆動素子としての薄膜トランジスタと画素電極 12がマトリクス状に配列された表示駆動パネル1を示したが、画素静電容量部 の容量不足を補うため画素補助電極が追加された表示駆動パネルであってもよい ことは勿論である。この点を含めて表示駆動パネル1および共通電極パネル2の 具体的構成は上記一実施例に限定されるものではない。
【0015】
以上説明したように、この考案によれば、表示駆動パネルの透明絶縁基板の裏 面に接地用透明電極を設けるようにしたので、製造時の全工程において、さらに は完成後の電子機器への組込み時などにおいても表示駆動パネルの透明絶縁基板 に静電気が発生することを防止でき、静電気で透明絶縁基板上の表示駆動素子や 配線が破壊されることを防止できる。したがって、アクティブマトリクス液晶表 示装置の歩留りを高めることができる。
【図1】この考案のアクティブマトリクス液晶表示装置
の一実施例を示す断面図。
の一実施例を示す断面図。
【図2】図1の装置の製造工程の一部を示す断面図。
1 表示駆動パネル 5 透明絶縁基板 6 接地用透明電極 7 ゲート電極 8 ゲート絶縁膜 9 半導体薄膜 10 ドレイン電極 11 ソース電極 12 画素電極
Claims (1)
- 【請求項1】 透明絶縁基板の表面に表示駆動素子と画
素電極をマトリクス状に配列した表示駆動パネルを有す
るアクティブマトリクス液晶表示装置において、 前記表示駆動パネルの前記透明絶縁基板の裏面に接地用
透明電極を設けたことを特徴とするアクティブマトリク
ス液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5616592U JPH0610929U (ja) | 1992-07-20 | 1992-07-20 | アクティブマトリクス液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5616592U JPH0610929U (ja) | 1992-07-20 | 1992-07-20 | アクティブマトリクス液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0610929U true JPH0610929U (ja) | 1994-02-10 |
Family
ID=13019485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5616592U Pending JPH0610929U (ja) | 1992-07-20 | 1992-07-20 | アクティブマトリクス液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0610929U (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007188984A (ja) * | 2006-01-12 | 2007-07-26 | Fujitsu Ltd | 電界効果型トランジスタ及びその製造方法 |
JP5310559B2 (ja) * | 2007-10-03 | 2013-10-09 | コニカミノルタ株式会社 | 電極の製造方法、電子回路パターン、薄膜トランジスタ素子及び有機エレクトロルミネッセンス素子 |
-
1992
- 1992-07-20 JP JP5616592U patent/JPH0610929U/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007188984A (ja) * | 2006-01-12 | 2007-07-26 | Fujitsu Ltd | 電界効果型トランジスタ及びその製造方法 |
JP5310559B2 (ja) * | 2007-10-03 | 2013-10-09 | コニカミノルタ株式会社 | 電極の製造方法、電子回路パターン、薄膜トランジスタ素子及び有機エレクトロルミネッセンス素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0372821B1 (en) | Liquid crystal display panel with reduced pixel defects | |
US4821092A (en) | Thin film transistor array for liquid crystal display panel | |
US4935792A (en) | Thin film transistor array | |
JPH06186580A (ja) | 液晶表示装置 | |
JPH06289413A (ja) | 液晶表示装置 | |
JPH06186588A (ja) | 液晶表示装置 | |
JP3253383B2 (ja) | 液晶表示装置 | |
JPH0431376B2 (ja) | ||
JP3175362B2 (ja) | 液晶表示装置 | |
JP2002176179A (ja) | 電気光学装置および電気光学装置の製造方法、並びに半導体装置 | |
JPH0610929U (ja) | アクティブマトリクス液晶表示装置 | |
JP3552780B2 (ja) | 液晶表示装置 | |
JP3397810B2 (ja) | 液晶表示装置 | |
JPS62226668A (ja) | 薄膜トランジスタ | |
JPH07199222A (ja) | 液晶表示装置 | |
JP3223394B2 (ja) | 液晶表示装置の製造方法 | |
JPS6112268B2 (ja) | ||
JPH01276671A (ja) | トップスタガー型非晶質シリコン薄膜トランジスタ | |
JPH11282386A (ja) | アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル | |
JPH0716012B2 (ja) | 薄膜トランジスタアレイ装置の製造方法 | |
JP3297956B2 (ja) | 半導体装置の製造方法 | |
JP2002099225A (ja) | 表示装置用アレイ基板及びその製造方法 | |
JP2566130B2 (ja) | アクテイブマトリクス表示装置用基板の製造方法 | |
JP3076705B2 (ja) | 液晶表示装置及びその製造方法 | |
JPH07191349A (ja) | 薄膜トランジスタパネル |