JP2010041023A - グラフェンナノデバイスの製造 - Google Patents

グラフェンナノデバイスの製造 Download PDF

Info

Publication number
JP2010041023A
JP2010041023A JP2008310488A JP2008310488A JP2010041023A JP 2010041023 A JP2010041023 A JP 2010041023A JP 2008310488 A JP2008310488 A JP 2008310488A JP 2008310488 A JP2008310488 A JP 2008310488A JP 2010041023 A JP2010041023 A JP 2010041023A
Authority
JP
Japan
Prior art keywords
layer
oxide
graphene
nanostructure
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008310488A
Other languages
English (en)
Other versions
JP4825863B2 (ja
Inventor
Seunghun Hong
スンフン ホン
Joohyung Lee
ジュヒョン リー
Tae Hyung Kim
テヒョン キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul National University Industry Foundation
Original Assignee
Seoul National University Industry Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul National University Industry Foundation filed Critical Seoul National University Industry Foundation
Publication of JP2010041023A publication Critical patent/JP2010041023A/ja
Application granted granted Critical
Publication of JP4825863B2 publication Critical patent/JP4825863B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009Forming specific nanostructures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • H01L29/0673Nanowires or nanotubes oriented parallel to a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

【課題】 グラフェンナノデバイスの製造を提供する。
【解決手段】 ナノスケールのグラフェン構造製造技術が提供される。マスクとして有用な酸化物ナノワイヤが、グラフェン層上に形成され、次にイオンビームエッチングが実施される。ナノスケールグラフェン構造は、イオンビームエッチング後、残った酸化物ナノワイヤを除去することにより製造される。
【選択図】なし

Description

記載される技術は、概してグラフェンナノデバイスの製造に関する。
グラフェンは、安定した特性および高い電気移動度を示し、次世代半導体デバイスに用いる材料として、非常に関心が高まっている。しかしながら、半導体特性を示すには、グラフェンは、典型的に、ナノスケールの線幅を有するチャネルとして形成する必要がある。グラフェンは、基本的に、金属特性を有するからである。
例えば、グラフェンは、シリコンバンドギャップ、すなわち、約1.11eVを有するようにするには、1〜2nmの線幅を有する必要がある。しかしながら、かかる狭いナノスケールの線幅(3nm未満)にグラフェンを切断することは、現在利用できる半導体加工技術では不可能である。従って、グラフェンを用いることには関心が高いものの、グラフェン半導体デバイスは、まだ実現されていない。
ナノスケールグラフェン構造を製造するための技術が提供される。一実施形態において、ナノスケールグラフェン構造を製造する方法は、酸化物ナノ構造を、グラフェン層上に形成し、酸化物ナノ構造を、グラフェン層の所定の方向に整列し、整列した酸化物ナノ構造をマスクとして用いることにより異方性エッチングを実施し、異方性エッチング後、残った酸化物ナノ構造を除去することを含む。
他の実施形態において、ナノスケールグラフェン構造を製造するための方法は、金属層をグラフェン層上に形成し、金属層の第1の領域に、疎水性分子層を有する分子層パターンを形成し、疎水性分子層の形成されていない金属層の第2の領域に、酸化物ナノ構造を整列し、整列した酸化物ナノ構造をマスクとして用いて異方性エッチングを実施し、異方性エッチング後、残った酸化物ナノ構造および残った金属層ナノ構造を除去することを含む。
さらに他の実施形態において、ナノスケールグラフェン構造を製造するための方法は、犠牲層をグラフェン層上に形成し、金属層を犠牲層上に形成し、金属層の第1の領域に、疎水性分子層を有する分子層パターンを形成し、疎水性分子層の形成されていない金属層の第2の領域に酸化物ナノ構造を整列し、整列した酸化物ナノ構造をマスクとして用いて異方性エッチングを実施し、異方性エッチング後、残った酸化物ナノ構造、残った金属層ナノ構造および犠牲層ナノ構造を除去することを含む。
上記の概要は、選択した概念を単純化した形態で示すためのものであり、これについて、発明を実施するための最良の形態に、さらに後述する。上記の概要は、主張される主題の主要な特徴または必須の特徴を特定するためのものではなく、主張される主題の範囲を判断する補助として用いることを意図するものでもない。
第1の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第1の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第1の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第1の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第1の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第1の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第1の例示的実施形態による、グラフェン構造を製造するための方法を示すフローチャートである。 第2の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第2の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第2の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第2の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第2の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第2の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第2の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第2の例示的実施形態による、グラフェン構造を製造するための方法を示すフローチャートである。 第3の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第3の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第3の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第3の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第3の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第3の例示的実施形態による、グラフェン構造を製造するための方法のプロセスを示す。 第3の例示的実施形態による、グラフェン構造を製造するための方法を示すフローチャートである。
(詳細な説明)
以下の詳細な説明において、いくつかの例示的実施形態を、図面を参照して、単に例示として、示し、説明する。当業者であれば、記載した実施形態は、本開示の趣旨または範囲から逸脱することなく、様々な異なるやり方で修正できることが理解されるであろう。
さらに、特に断りのない限り、「含む」という用語、および「含んでいる」、「有する」等の変形語は、挙げられた要素を含むが、他の要素を排除することを含意するものではないことを理解されたい。
層、フィルム、領域または基板等の要素が、他の要素「上に」あると言及されるとき、他の要素の直上にある、または介在要素も存在し得るものと考えられる。これとは対照的に、要素が、他の要素の「直接上に」あると言及されるときは、介在要素は存在しない。
以下の実施形態において、酸化物ナノ構造をマスクとして用いてナノスケール線幅のグラフェン構造を製造するための技術が開示されている。以下の説明では、ナノワイヤを、マスクとして用いるナノ構造の一例として挙げている。しかしながら、円、楕円等の様々なその他の形状のナノ構造も用いることができるものと考えられる。
共有結合を有する酸化物ナノワイヤは、金属結合を有する金属よりも強い結合を示し、イオンビームミリングに関しては、金属よりもはるかに遅いエッチングレートを示す。従って、エッチング期間が、適切に制御されると、周囲の材料を除去するのに、酸化物ナノワイヤを、マスクとして用いることができる。
以降、図1および図2を参照して、第1の例示的実施形態による、グラフェン構造の製造方法について説明する。
図1(A)に示すとおり、グラフェン層120を、基板110上に形成する(図2のS110)。本実施形態において、シリコン基板を、基板110として用いているが、基板110はこれに限られない。デバイスを製造するのに適切であれば、他の材料の固体基板を、基板110として用いて構わない。
グラフェン層120は、様々な方法により、基板110上に形成され得る。一例となる技術を、以下に詳細に説明する。
膨張性グラファイトは、ガスチャンバにおいて、1000℃および3%水素(H)雰囲気で処理され、約30分間にわたって、超音波により、ジクロロエタン中に分散される。これによって、薄いグラフェンが、溶液中に分散する。基板110に、分散したグラフェンの入った溶液を適用すると、グラフェン層120が、基板110上に形成される。
次に、図1(B)に示す通り、酸化物ナノワイヤ130が、グラフェン層120上に形成される(図2のS120)。本実施形態において、酸化バナジウム(例えば、V)ナノワイヤを、酸化物ナノワイヤ130として用いる。酸化物ナノワイヤ130は、様々なやり方で、グラフェン層120上に形成され得る。一例を挙げると、酸化バナジウムナノワイヤは、次のようにして、グラフェン層120上に形成される。
誘発電気双極子は、グラフェンの表面上に容易に形成でき、このようにして、誘発電気双極子の形成されたグラフェンは、負電荷を有する酸化バナジウムナノワイヤに親和性を示す。グラフェンを備えた基板(以降、「グラフェン基板」と呼ぶ)を、酸化バナジウムナノワイヤ溶液に浸漬すると、ナノワイヤは、グラフェン層表面に接合する。この場合、酸化バナジウムナノワイヤと基板との間の親和性は、正電圧をグラフェン基板に印加することにより増大し得る。この時、酸化物ナノワイヤ130は、指向性なしで形成され、任意の方向に整列する。
図1(C)に示すとおり、任意の方向に整列した酸化物ナノワイヤ130の適用されたグラフェン基板を、超純水に浸漬し、所望の整列方向に沿って、超純水から引き出す(図2のS130)。すると、酸化物ナノワイヤ130は、図1(D)に示す表面張力により、引く方向に沿って、グラフェン層120上に再整列する。
続いて、図1(E)に示すとおり、再整列された酸化物ナノワイヤ130を備えたグラフェン基板を、集束イオンビーム(FIB)装置に配置し、次にイオンビームミリングプロセスを実施する(図2のS140)。すなわち、異方性エッチングプロセスの1種であるイオンビームミリングエッチングプロセスを、グラフェン層120に整列したナノワイヤ130をマスクとして用いて実施する。
共有結合を有する酸化物ナノワイヤは、金属ボンドを有するグラフェンより、強い結合を示し、イオンビームミリングに関して、グラフェンより、はるかに遅いエッチングレートを示す。従って、エッチング期間が適切に制御されるとき、マスクの周囲でグラフェンを除去するために、酸化物ナノワイヤをマスクとして用い得る。
すなわち、図1(E)に示すとおり、イオンビームエッチングを、酸化物ナノワイヤ130が整列されるグラフェンパターンで実施すると、ナノワイヤ130下のグラフェン層120は残るが、他の領域のグラフェン層120は除去される。ナノワイヤ130がマスクとして作用するためである。
イオンビームエッチング後、緩衝液(例えば、1M NaClの水溶液)を用いて、約10分間、基板110を濯ぐ(図2のS150)。その結果、酸化物ナノワイヤ130は完全に除去され、図1(F)に示すとおり、ナノワイヤスキームのグラフェン構造だけが残る。
第1の実施形態において、酸化バナジウムナノワイヤを、マスクとして用いる酸化物ナノワイヤ130の一例とする。酸化バナジウムナノワイヤは、非常に狭いナノスケールサイズで容易に形成することができるからである。
酸化バナジウム以外、イオンビームに関して強い抵抗力を有する材料であれば、いずれを用いてもよい。一例として、五酸化バナジウム(V)(他の酸化バナジウムVxOyを用いてもよい)、酸化亜鉛(ZnO)および二酸化ケイ素(SiO)等の酸化物材料は、イオンビームに関して高い抵抗力を示す。これは、一つには、結合強度が高いことによる。さらに、酸化物は、典型的に、絶縁体であるため、イオンビームに露出されたときに生成される電荷は流れずに堆積し、堆積した電荷が、イオンビームの向きを変え得る。
以下、第2の例示的実施形態による、ナノスケールグラフェン構造を製造するための方法を、図3および図4を参照して説明する。この第2の例示的実施形態において、酸化物ナノワイヤを、図1(C)を参照して上述したような表面張力を用いて、酸化物ナノワイヤを整列する代わりに、分子層パターンの特定の位置および方向に配置する。
酸化物表面を有するナノワイヤは、疎水性分子層で組織化されておらず、酸化物とは反対の極性で帯電した親水性分子層または固体表面で組織化されている。
後述するナノスケールグラフェン構造を製造するための方法は、選択的な組織化特性を利用して、親水性分子の特定の位置および方向に、酸化物ナノワイヤを形成する技術を利用するものであり、以降、選択的組織化方法と呼ぶ。
図3(A)に示すとおり、グラフェン層260を、基板250上に形成する(図4のS210)。グラフェン層260は、第1の例示的実施形態の説明で述べたように、様々な方法を用いて、基板250上に形成され得る。
続いて、図3(B)に示すとおり、金属層270を、熱蒸発器またはスパッタを用いて、グラフェン層260の表面上に堆積する(図4のS220)。本実施形態において、金属層270に金を用いているが、他の金属を用いてもよい。
続いて、図3(C)に示すとおり、疎水性分子層パターン284および正電荷で帯電した親水性分子層パターン282を含む分子層パターン280を、金属層270上に形成する(図4のS230)。
後のプロセスにおいて、疎水性分子層284は、酸化物ナノワイヤの吸着を防ぎ、親水性分子層282は、親和性を増大することにより、酸化物ナノワイヤの吸着を補助する。親水性分子層282を形成することなく、酸化物ナノワイヤは形成され得るが、第2の例示的実施形態によれば、親水性分子層282を形成した後、正電圧を金属層270に印加することにより、親水性分子層282上の酸化物ナノワイヤの吸着が促進される。
分子層パターン280は、例えば、マイクロコンタクトプリンティング、フォトリソグラフィーおよびディップペンナノリソグラフィー(DPN)等の様々な技術を用いて、形成してよい。負電荷を有する酸化バナジウムナノワイヤは、第2の例示的実施形態において、酸化物ナノワイヤとして用いられるため、オクタデカンチオール(ODT)等の材料は、金属層270上で疎水性分子層284としてパターン化され、システアミン等の材料は、親水性分子層282としてパターン化される。
次に、図3(D)に示すとおり、分子層によりパターン化された基板250を、酸化バナジウムナノワイヤ溶液に浸漬し、酸化バナジウムナノワイヤ290を、正電荷で帯電した親水性分子層282で、選択的に組織化する(図4のS240)。この場合、酸化バナジウムナノワイヤ290は、ナノメートルスケールの解像度で整列する。
続いて、図3(E)に示すとおり、イオンビームミリングを、酸化バナジウムナノワイヤ290が整列した基板250上に適用する(図4のS250)。イオンビームミリングの結果、分子層パターン280、金属層270およびグラフェン層260は除去されるが、酸化バナジウム290は残る。すなわち、酸化バナジウムナノワイヤ290は、マスクとして作用するため、酸化バナジウムナノワイヤ290下にある金属層270およびグラフェン層260は、イオンビーム露光後残る。
以降、イオンビームエッチング後に残る酸化バナジウムナノワイヤ290下の金属層構造は、「金属ナノワイヤ」と呼ぶ。
次に、図3(F)に示すとおり、基板250は、イオンビーム露光後、緩衝液(例えば、1M NaClの水溶液)を用いて、約10分間にわたって、濯いで(図4のS260)、酸化バナジウムナノワイヤ290を完全に除去し、金属ナノワイヤとグラフェンナノ構造のみが残るようにする。
最後に、図3(G)に示すとおり、金属ナノワイヤは、金属エッチング溶液により、基板250から除去され(図4のS270)、グラフェンナノ構造のみが、基板250に残る。この第2の例示的実施形態において、硝酸と塩酸の混合溶液を、金属エッチング溶液として用い得る。金属ナノワイヤ上の分子層も、金属ナノワイヤが除去されるときに除去される。
第2の例示的実施形態において、イオンビームエッチングのマスクとして用いた酸化バナジウムナノワイヤ290は、図3(D)に示すとおり、金属層270上に整列する。金属層270は、酸化バナジウムナノワイヤ290の前に形成される。酸化バナジウムナノワイヤ290を、選択的な組織化プロセスを用いて、グラフェン層260の直上に整列させるのが難しい可能性があるためである。
以降、第3の例示的実施形態による、ナノスケールグラフェン構造を製造するための方法を、図5および6を参照して説明する。第2の例示的実施形態で上述したのと同様に、第3の例示的実施形態において、選択的な組織化プロセスを用いて、酸化物ナノワイヤを形成する。ただし、第2の例示的実施形態とは異なり、金属層を、グラフェン層上に堆積する前に、犠牲層を堆積するプロセスを加える。以下の説明において、第2の例示的実施形態で記載したのと実質的に同じプロセスは、説明を簡単にし、理解を促すために、簡略化して記載してある。
図5(A)に示すとおり、グラフェン層360を、基板350上に形成する(図6のS310)。次に、図5(B)に示すとおり、犠牲層300を、熱蒸発器またはスパッタを用いて、グラフェン層360の表面上に堆積する(図6のS320)。この第3の例示的実施形態において、アルミニウムを犠牲層300に用い得る。アルミニウムは、比較的高いイオン化傾向を示すため、容易に酸化されて、エッチングされるため、容易に除去される。後に形成される金属層よりも容易に酸化され、エッチングされる材料であれば、アルミニウム以外の材料を、犠牲層300に用いてよい。
次に、図5(C)に示すとおり、金属層370を、犠牲層300上に堆積し(図6のS330)、次に疎水性分子層パターン384および正電荷で帯電した親水性分子層パターン382を含む分子層パターン380を、金属層370上に形成する(図6のS340)。この第3の例示的実施形態において、金(Au)を、金属層370に用い得る。
続いて、図5(C)に示すとおり、酸化バナジウムナノワイヤ390を、選択的組織化プロセスにより、分子層によりパターン化された基板350上に整列する(図6のS350)。
続いて、図5(D)に示すとおり、分子層パターン380、金属層370、犠牲層300およびグラフェン層360は、酸化バナジウムナノワイヤ390でカバーされていない領域において、イオンビームを、酸化バナジウムナノワイヤ390が整列している基板350に適用することにより、除去される(図6のS360)。
続いて、酸化バナジウムナノワイヤ390は、イオンビーム露光後、緩衝液(例えば、1M NaCl)を用いて、基板350から除去され(図6のS370)、犠牲層300は、図5(F)に示すとおり、完全に除去される(図6のS380)。
第3の例示的実施形態においては、金属エッチング溶液により、金属層370を除去する代わりに、アルミニウムの犠牲層300が、基板350を水酸化テトラメチルアンモニウム(TMAH)溶液に浸漬することによりエッチされる。これにより、犠牲層300上に形成された金属層370および分子層パターン380が、分離により除去され得る。第2の例示的実施形態とは対照的に、強酸である金属エッチング溶液を用いて金属層370を除去する代わりに、この第3の例示的実施形態においては、犠牲層300は、アルカリであるTMAH溶液を用いて除去される。従って、グラフェンに損傷を与えることなく、グラフェンナノ構造が形成され得る。
本開示は、基本的な特徴または特性から逸脱することなく、他の具体的な形態で実施することができる。このように、記載した実施形態は、全ての点に関して例示のためのみであり、限定するものではないものと考えられる。開示の範囲は、従って、上述の説明でなく、添付の特許請求の範囲により示される。特許請求の範囲の等価物の意味および範囲内での全ての変更が、その範囲内に包含されるものとする。
110 基板
120 グラフェン層
130 酸化物ナノワイヤ
250 基板
260 グラフェン層
270 金属層
280 分子層パターン
282 親水性分子層パターン
284 疎水性分子層パターン
290 酸化バナジウムナノワイヤ
300 犠牲層
350 基板
360 グラフェン層
370 金属層
380 分子層パターン
382 親水性分子層パターン
384 疎水性分子層パターン
390 酸化バナジウムナノワイヤ

Claims (24)

  1. グラフェンナノ構造を製造するための方法であって、
    酸化物ナノ構造を、グラフェン層上に形成し、
    前記酸化物ナノ構造を、前記グラフェン層上で所定の方向に整列し、
    前記整列した酸化物ナノ構造をマスクとして用いることにより異方性エッチングを実施し、
    前記異方性エッチング後、残った酸化物ナノ構造を除去することを含む方法。
  2. 前記グラフェン層が基板上に形成されている請求項1に記載の方法。
  3. 前記グラフェン層とともに形成された前記基板を、前記酸化物ナノ構造を含む溶液に浸漬して、前記溶液の前記酸化物ナノ構造を、前記グラフェン層上に形成する請求項2に記載の方法。
  4. 前記酸化物ナノ構造が、前記グラフェン層上に任意の方向で形成されている請求項3に記載の方法。
  5. 前記酸化物ナノ構造の形成された前記グラフェン層を超純水に浸漬し、次に前記グラフェン層を、所定の方向に沿って前記超純水から引き出すことにより、前記酸化物ナノ構造が、前記グラフェン層上に整列する請求項4に記載の方法。
  6. 前記異方性エッチングが、前記整列した酸化物ナノ構造をマスクとして用いて実施されるイオンビームエッチングである請求項2に記載の方法。
  7. 前記酸化物ナノ構造が、酸化物バナジウムナノワイヤを含む請求項1に記載の方法。
  8. グラフェンナノ構造を製造するための方法であって、
    金属層を、グラフェン層上に形成し、
    前記金属層の第1の領域に、疎水性分子層を有する分子層パターンを形成し、
    前記疎水性分子層が形成されていない前記金属層の第2の領域に、酸化物ナノ構造を整列し、
    前記整列した酸化物ナノ構造をマスクとして用いて異方性エッチングを実施し、
    前記異方性エッチング後、残った酸化物ナノ構造および残った金属層ナノ構造を除去することを含む方法。
  9. 前記グラフェン層が基板上に形成されている請求項8に記載の方法。
  10. 緩衝液を用いて、前記酸化物ナノ構造を除去した後、金属エッチング溶液により、前記金属層ナノ構造を除去することをさらに含む請求項9に記載の方法。
  11. 親水性分子層が、前記金属層の前記第2の領域上に形成されている請求項9に記載の方法。
  12. 前記金属層が金(Au)で形成されている請求項11に記載の方法。
  13. 前記疎水性分子層がオクタデカンチオールを含む請求項12に記載の方法。
  14. 前記親水性分子層がシステアミンを含む請求項12に記載の方法。
  15. 前記異方性エッチングが、前記整列した酸化物ナノ構造をマスクとして用いて実施されるイオンビームエッチングである請求項9に記載の方法。
  16. 前記酸化物ナノ構造が、酸化バナジウムナノワイヤを含む請求項8に記載の方法。
  17. グラフェンナノ構造を製造するための方法であって、
    犠牲層を、グラフェン層上に形成し、
    金属層を、前記犠牲層上に形成し、
    前記金属層の第1の領域に、疎水性分子層を有する分子層パターンを形成し、
    前記疎水性分子層が形成されていない前記金属層の第2の領域に、酸化物ナノ構造を整列し、
    前記整列した酸化物ナノ構造をマスクとして用いて異方性エッチングを実施し、
    前記異方性エッチング後、残った酸化物ナノ構造、残った金属層ナノ構造および犠牲層ナノ構造を除去することを含む方法。
  18. 前記グラフェン層が基板上に形成されている請求項17に記載の方法。
  19. 緩衝液を用いて、前記酸化物ナノ構造を除去した後、前記犠牲層ナノ構造を除去することをさらに含む請求項18に記載の方法。
  20. 前記金属層が金で形成されており、前記犠牲層がアルミニウムで形成されている請求項19に記載の方法。
  21. 前記犠牲層ナノ構造が、水酸化テトラメチルアンモニウム溶液を用いることにより除去される請求項20に記載の方法。
  22. 親水性分子層が、前記金属層の前記第2の領域に形成されている請求項18に記載の方法。
  23. 前記異方性エッチングが、前記整列した酸化物ナノ構造をマスクとして用いて実施されるイオンビームエッチングである請求項18に記載の方法。
  24. 前記酸化物ナノ構造が、酸化物バナジウムナノワイヤを含む請求項17に記載の方法。
JP2008310488A 2008-08-05 2008-12-05 グラフェンナノデバイスの製造 Expired - Fee Related JP4825863B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0076585 2008-08-05
KR1020080076585A KR100975641B1 (ko) 2008-08-05 2008-08-05 그래핀 나노 소자의 제조방법.

Publications (2)

Publication Number Publication Date
JP2010041023A true JP2010041023A (ja) 2010-02-18
JP4825863B2 JP4825863B2 (ja) 2011-11-30

Family

ID=41651930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008310488A Expired - Fee Related JP4825863B2 (ja) 2008-08-05 2008-12-05 グラフェンナノデバイスの製造

Country Status (5)

Country Link
US (1) US8343366B2 (ja)
JP (1) JP4825863B2 (ja)
KR (1) KR100975641B1 (ja)
CN (1) CN101643199B (ja)
DE (1) DE102008060644B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013129548A (ja) * 2011-12-20 2013-07-04 Nippon Telegr & Teleph Corp <Ntt> ナノワイヤの作製方法
JP2014503982A (ja) * 2010-10-07 2014-02-13 ポステック アカデミー−インダストリー ファウンデーション 微細パターン形成方法、並びにそれを利用した微細チャネルトランジスタ及び微細チャネル発光トランジスタの形成方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104537A1 (ja) * 2008-02-18 2009-08-27 国立大学法人名古屋工業大学 微細構造の作製方法及び微細構造を備えた基板
US8865268B2 (en) * 2009-04-28 2014-10-21 Nokia Corporation Method and apparatus
KR101121164B1 (ko) * 2009-07-10 2012-03-19 연세대학교 산학협력단 그래핀 나노리본의 제조방법
US9362364B2 (en) * 2009-07-21 2016-06-07 Cornell University Transfer-free batch fabrication of single layer graphene devices
US7947581B2 (en) * 2009-08-10 2011-05-24 Linde Aktiengesellschaft Formation of graphene wafers on silicon substrates
US8278643B2 (en) * 2010-02-02 2012-10-02 Searete Llc Doped graphene electronic materials
US8426842B2 (en) * 2010-02-02 2013-04-23 The Invention Science Fund I, Llc Doped graphene electronic materials
US8354323B2 (en) * 2010-02-02 2013-01-15 Searete Llc Doped graphene electronic materials
US8563965B2 (en) * 2010-02-02 2013-10-22 The Invention Science Fund I, Llc Doped graphene electronic materials
US8455981B2 (en) 2010-02-02 2013-06-04 The Invention Science Fund I, Llc Doped graphene electronic materials
KR101715355B1 (ko) 2010-11-30 2017-03-13 삼성전자주식회사 그래핀 전자 소자
CN102285631B (zh) * 2011-06-09 2014-08-13 北京大学 一种在石墨或石墨烯表面加工纳米尺度图形的方法
KR101275631B1 (ko) * 2011-08-11 2013-06-17 전자부품연구원 스마트 윈도우용 그래핀 기반 vo2 적층체 및 제조방법
US9102118B2 (en) * 2011-12-05 2015-08-11 International Business Machines Corporation Forming patterned graphene layers
KR101319263B1 (ko) * 2012-05-22 2013-10-18 전자부품연구원 스마트 윈도우용 그래핀 기반 vo2 적층체
KR101910976B1 (ko) 2012-07-16 2018-10-23 삼성전자주식회사 그래핀을 이용한 전계효과 트랜지스터
KR101382911B1 (ko) 2012-09-03 2014-04-10 포항공과대학교 산학협력단 비등을 이용한 폼형상 그라핀 구조의 생성방법 및 이를 이용한 폼형상 그라핀 구조
US9711647B2 (en) 2014-06-13 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thin-sheet FinFET device
US11629420B2 (en) * 2018-03-26 2023-04-18 Global Graphene Group, Inc. Production process for metal matrix nanocomposite containing oriented graphene sheets
KR102264384B1 (ko) * 2019-06-07 2021-06-14 한국과학기술원 액상 물질 플랫폼을 이용한 박막의 선택적 박리 및 전사 방법
US11397382B2 (en) * 2019-06-07 2022-07-26 Korea Advanced Institute Of Science And Technology Method for selective delamination and transfer of thin film using liquid platform
CN114014262B (zh) * 2021-10-13 2023-07-21 电子科技大学 一种石墨烯量子点阵列的微纳复合制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075960A (ja) * 2000-08-25 2002-03-15 Kobe Steel Ltd 炭素系材料のエッチング方法
JP2005347378A (ja) * 2004-06-01 2005-12-15 Canon Inc ナノカーボン材料のパターン形成方法、並びに、半導体デバイス及びその製造方法
JP2007158117A (ja) * 2005-12-06 2007-06-21 Canon Inc ナノワイヤ配列基板の製造方法及びこれを用いた電気素子の製造方法
JP2007158120A (ja) * 2005-12-06 2007-06-21 Canon Inc ナノワイヤを用いた電気素子の製造方法及び製造装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989067B2 (en) * 2003-06-12 2011-08-02 Georgia Tech Research Corporation Incorporation of functionalizing molecules in nanopatterned epitaxial graphene electronics
US8119032B2 (en) * 2006-02-07 2012-02-21 President And Fellows Of Harvard College Gas-phase functionalization of surfaces including carbon-based surfaces
JP5353009B2 (ja) 2008-01-08 2013-11-27 富士通株式会社 半導体装置の製造方法および半導体装置
KR100980680B1 (ko) * 2008-06-12 2010-09-07 포항공과대학교 산학협력단 그래핀 나노리본을 이용한 스핀밸브 소자
US8698226B2 (en) * 2008-07-31 2014-04-15 University Of Connecticut Semiconductor devices, methods of manufacture thereof and articles comprising the same
KR20100016928A (ko) * 2008-08-05 2010-02-16 서울대학교산학협력단 그래핀 나노 구조 용액 및 그래핀 소자의 제조방법.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075960A (ja) * 2000-08-25 2002-03-15 Kobe Steel Ltd 炭素系材料のエッチング方法
JP2005347378A (ja) * 2004-06-01 2005-12-15 Canon Inc ナノカーボン材料のパターン形成方法、並びに、半導体デバイス及びその製造方法
JP2007158117A (ja) * 2005-12-06 2007-06-21 Canon Inc ナノワイヤ配列基板の製造方法及びこれを用いた電気素子の製造方法
JP2007158120A (ja) * 2005-12-06 2007-06-21 Canon Inc ナノワイヤを用いた電気素子の製造方法及び製造装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014503982A (ja) * 2010-10-07 2014-02-13 ポステック アカデミー−インダストリー ファウンデーション 微細パターン形成方法、並びにそれを利用した微細チャネルトランジスタ及び微細チャネル発光トランジスタの形成方法
KR101407209B1 (ko) * 2010-10-07 2014-06-16 포항공과대학교 산학협력단 미세 패턴 형성 방법 및 이를 이용한 미세 채널 트랜지스터 및 미세 채널 발광트랜지스터의 형성방법
US8852979B2 (en) 2010-10-07 2014-10-07 Postech Academy-Industry Foundation Micro-pattern forming method, and micro-channel transistor and micro-channel light-emitting transistor forming method using same
JP2013129548A (ja) * 2011-12-20 2013-07-04 Nippon Telegr & Teleph Corp <Ntt> ナノワイヤの作製方法

Also Published As

Publication number Publication date
CN101643199B (zh) 2012-12-19
JP4825863B2 (ja) 2011-11-30
DE102008060644A1 (de) 2010-04-15
DE102008060644B4 (de) 2011-09-15
KR100975641B1 (ko) 2010-08-17
CN101643199A (zh) 2010-02-10
KR20100016929A (ko) 2010-02-16
US20100032409A1 (en) 2010-02-11
US8343366B2 (en) 2013-01-01

Similar Documents

Publication Publication Date Title
JP4825863B2 (ja) グラフェンナノデバイスの製造
US20200385850A1 (en) Nanoparticle fabrication
US20100035186A1 (en) Manufacturing a graphene device and a graphene nanostructure solution
Nassiopoulou et al. Si nanowires by a single-step metal-assisted chemical etching process on lithographically defined areas: formation kinetics
US9487869B2 (en) Pattern transfer with self-assembled nanoparticle assemblies
KR101831017B1 (ko) 그래핀 나노리본의 제조방법 및 이에 의해 제조된 나노리본을 포함하는 센서
KR101355933B1 (ko) 화학적으로 개질된 그래핀에 다양한 바이오물질을 흡착시키는 방법
US7977177B2 (en) Methods of forming nano-devices using nanostructures having self-assembly characteristics
US9691849B2 (en) Ultra-long silicon nanostructures, and methods of forming and transferring the same
KR101989414B1 (ko) 블록공중합체를 이용한 마이크로패턴 내부에 정렬된 금속 나노선 및 이의 제조방법
JP2005033184A (ja) 自己組織化単分子膜の縁部を用いた狭小形状の形成
KR20160055786A (ko) 서브-50-나노미터 구조를 패터닝하기 위한 방법
Sankabathula Shape tuning of silicon nano-tip arrays through reactive ion etching for cold field emission
Rasappa et al. Sub‐15 nm Silicon Lines Fabrication via PS‐b‐PDMS Block Copolymer Lithography
JP5336140B2 (ja) ナノ構造のクロス構造の製造
Wu Element-Specific Nanoparticle Placement toward Fabricating Multi-Element Metastructures
KR101581783B1 (ko) 나노유체 채널을 기반으로 하는 채널 구조물 및 이를 제조하는 방법
JP2020510993A (ja) 化学機械的平坦化なしで製作されたナノ要素プリンティング用のダマシンテンプレート
KR101094738B1 (ko) 나노 소자의 형성방법
Talasila A novel approach for fabrication of single silicon/silicon oxide nanopillars at precise locations
KR20110069486A (ko) 금속 전극 제조 방법
Kim et al. Controlled patterning of vertical silicon structures using polymer lithography and wet chemical etching
KR101527317B1 (ko) 나노 구조물의 형성 방법 및 이를 이용한 나노 소자의 제조 방법
JP2012212796A (ja) 微細構造物の製造方法、該微細構造物の製造方法により製造される微細構造物、及び該微細構造物を有する電界効果型半導体素子
JP2004119524A (ja) レジストとして有機単分子膜を用いたナノパターニング方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110815

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

R150 Certificate of patent or registration of utility model

Ref document number: 4825863

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees