JP2007158120A - ナノワイヤを用いた電気素子の製造方法及び製造装置 - Google Patents
ナノワイヤを用いた電気素子の製造方法及び製造装置 Download PDFInfo
- Publication number
- JP2007158120A JP2007158120A JP2005352577A JP2005352577A JP2007158120A JP 2007158120 A JP2007158120 A JP 2007158120A JP 2005352577 A JP2005352577 A JP 2005352577A JP 2005352577 A JP2005352577 A JP 2005352577A JP 2007158120 A JP2007158120 A JP 2007158120A
- Authority
- JP
- Japan
- Prior art keywords
- nanowire
- nanowires
- stopper
- flow path
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】ナノワイヤを用いた電気素子の製造方法において、ナノワイヤの配向・配列制御を簡易なプロセスで行う。
【解決手段】電気素子の製造方法において、まず、複数のナノワイヤ13が溶媒中に分散された溶液12と、溶媒を流し且つ複数のナノワイヤ13をせき止めるストッパー14を有する流路と11を用意する。次いで、溶液12を流路11に沿って流すことにより、ストッパー14上に複数のナノワイヤ13をせき止めて堆積させ、その配向を制御する。そして、配向制御された状態の複数のナノワイヤ13から成るナノワイヤ群15を電気素子用の基板上に形成する。好適には、ストッパー14上のナノワイヤ13がせき止められる流路の断面幅Wは、ナノワイヤ13の長軸長さLの2倍以下である。
【選択図】図1
【解決手段】電気素子の製造方法において、まず、複数のナノワイヤ13が溶媒中に分散された溶液12と、溶媒を流し且つ複数のナノワイヤ13をせき止めるストッパー14を有する流路と11を用意する。次いで、溶液12を流路11に沿って流すことにより、ストッパー14上に複数のナノワイヤ13をせき止めて堆積させ、その配向を制御する。そして、配向制御された状態の複数のナノワイヤ13から成るナノワイヤ群15を電気素子用の基板上に形成する。好適には、ストッパー14上のナノワイヤ13がせき止められる流路の断面幅Wは、ナノワイヤ13の長軸長さLの2倍以下である。
【選択図】図1
Description
本発明は、ナノワイヤを用いた電気素子の製造方法及び製造装置に関し、特にナノワイヤを用いた電気素子の製造方法において、複数のナノワイヤが分散された溶液を流路に流すことで、基板上に形成すべきナノワイヤの配向・配列制御を行う技術に関する。
近年の技術進歩に伴うデバイスの微細化・高密度化・薄型化による高機能化においては、デバイスの構成要素である個々の各種電子デバイス自体を、高い動作特性を持った上で微細化・高密度化・薄型化していく必要がある。更に、実際に製品として製造していく上では、低コスト化のためにも簡易なプロセスでデバイスを形成できることが望ましい。このような電子デバイスの中でも、特にスイッチング素子であるTFTは、デバイス全体の性能を大きく左右するため、その技術開発が盛んに取り組まれている。
TFTを構成する主なトランジスタ素子として、シリコン系トランジスタ(単結晶、多結晶、アモルファス)、化合物半導体トランジスタ(III−V族、II−VI族、IV−IV族)、有機トランジスタ(低分子、高分子)等が知られている。
シリコン系トランジスタは、半導体層にケイ素を用いたトランジスタである。これは、次のような特徴を有している。1)材料であるケイ素が地表に無尽蔵に存在する。2)ドーピングによりp型・n型の構造を得られる。3)良質な絶縁膜としてケイ素の酸化物であるSiO2を利用できる。4)高いキャリア移動度(単結晶:〜103cm2/Vs、多結晶:〜102cm2/Vs、アモルファス:〜1cm2/Vs)により優れたトランジスタ性能を得ることができる。しかし、このシリコン系トランジスタは、素子形成プロセスにおいて、クリーンルームのような大規模な製造施設で、露光や転写などの複雑なプロセスが必要となり、低コスト化・プロセスの簡易化が課題となっている。
化合物半導体トランジスタは、半導体層に複数の元素から成る化合物(GaAs、SiC等)を用いたトランジスタである。これは、シリコン系のものよりもはるかに高いキャリア移動度を持つほか、化合物の種類により、高周波数域での低電力駆動、光反応性、マイクロ波放出といった様々な特性を示す。しかし、この化合物半導体トランジスタは、材料が高価であるだけでなく、素子形成プロセスにおいてシリコン系トランジスタ同様の大規模・複雑なプロセスが必要になるため、その用途は限られている。
有機トランジスタは、半導体層に有機物(低分子ではペンタセン等、高分子ではPEDOT(ポリエチレンジオキシチオフェン)等)を用いたトランジスタである。これは、特に高分子系において塗布成膜が可能であることから、インクジェット法やロール・トゥ・ロール法による簡易・大量・低コストな素子形成が可能である。しかし、この有機トランジスタは、トランジスタの性能を決めるキャリア移動度がシリコン系に比べて著しく低く(〜0.1cm2/Vs)、各種電子デバイスへ応用するには材料面・製造プロセス面での飛躍的な発展が必要とされる。
このように既存のTFT素子においては、高いトランジスタ性能と簡易かつ低コストな素子形成プロセスを両立した物は無く、その開発が望まれている。
このような次世代型のTFT素子として注目を集めているのが、ナノワイヤTFTである。ナノワイヤTFTは、トランジスタ回路におけるソース・ドレイン電極間をつなぐ半導体層として、nmオーダーの径と高いアスペクト比を有するナノワイヤを用いた構造を特徴とするTFTである。
ナノワイヤTFTは、ナノワイヤ自体が非常に結晶性に優れた上、量子効果が発現することにより、高いトランジスタ性能が期待できる。また、ナノワイヤ自体を基板上に配向・配列制御するだけでTFTの半導体層を形成できることから、簡易かつ低コストな素子形成プロセスも実現可能である。よって、ナノワイヤTFTを用いることにより、従来のTFT技術には無い、高いトランジスタ性能と簡易かつ低コストな素子形成プロセスを両立した次世代型TFTの実現が期待されている。
現在開発が進められているナノワイヤTFTとして、ナノワイヤ材料にケイ素を用いたシリコンナノワイヤTFTが挙げられる。
シリコンナノワイヤの合成方法としては、例えば次の方法が知られている(例えば、特許文献1参照)。まず、シリコン単結晶面に金を蒸着させた上で、シランガス雰囲気下で加熱する。これにより、シリコン基板の表面にシリコンと金の溶融化化合物合金が形成される。これを触媒としてシランガスが分解され、シリコンナノワイヤが触媒・シリコン基板間に成長する。
このようにして得られたシリコンナノワイヤは、軸方向の結晶性が非常に優れている。更に、表面が自然酸化膜SiO2絶縁層(厚さ〜30nm)で覆われた構造をとることから、TFTの半導体層として用いた場合、多結晶シリコン〜単結晶シリコン並みの高いトランジスタ性能を示す(例えば、特許文献2参照)。
また素子形成においては、ナノワイヤを溶媒中に分散させることで基板上への塗布形成が可能であり、簡易・低コスト・大量生産といったプロセス面でのメリットも併せ持つ。しかし、TFT素子を形成する際、ただナノワイヤ溶液を基板上に塗布するだけでは不十分で、個々のナノワイヤの配向・配列を制御することが必要となる。ここでいう配向とは、基板上におけるナノワイヤの長軸の方向を表し、配列とは、基板上でのナノワイヤの2次元的な位置を示す。
このような例としては、ナノワイヤ溶液を基板上に設けた流路に流すことにより配向・配列制御をする技術が報告されている(例えば、特許文献3参照)。具体的には、基板上でナノワイヤを配向させたい方向に微小な流路状マスクを設計し、この流路にナノワイヤ溶液を流すことにより、流路方向にナノワイヤを配向制御する手法である。この方法によると、流路に沿った方向の配向制御性が高いものの、流路上でのナノワイヤの配列制御は流路の形態に依存する。また、個々のナノワイヤにおいて、長軸方向の位置のずれを制御することができず、電子デバイスとして利用する際に所望の効果を得られない可能性がある。
また、ナノワイヤを塗布する方法の一つとして、インクジェット方式が報告されている(例えば、非特許文献1参照)。このインクジェット方式は、ナノワイヤを特定位置に配置するには有効であるが、ナノワイヤを配向する具体的な技術は全く開示されていない。
ナノワイヤTFTの応用用途の一例として、フレキシブル基板へのTFT形成があげられる。ナノワイヤTFTは、上記のようにTFT性能に優れるだけでなく、ドライバ回路の同時形成が可能、曲げ耐性に優れる、完全溶液プロセスによる形成の可能性を持つといった特徴を有する。そのため、プラスチック基板上に形成することで、従来のTFT技術では成し得なかった高いTFT性能と簡易な形成プロセスを併せ持つ、フレキシブルな電子デバイスの形成が期待されている。液晶ディスプレイ、有機ELディスプレイ等のフラットパネルディスプレイ技術に、ナノワイヤTFT技術を組み合わせることで、従来には無い高輝度・高画質・低電力駆動可能なフレキシブルディスプレイの実現が考えられる。
現在開発が進められているナノワイヤをチャネルとするTFTのチャネル材料としては、カーボンナノチューブ、Siナノワイヤ、Geナノワイヤ、GaAs、InP等のIII−V族化合物、CdS等のII−VI属化合物半導体等々の半導体材料が挙げられる。以下、これらの針状、ロッド状物質を総称してナノワイヤと呼ぶ。
特開平10−106960号公報
米国特許第6882051号明細書
米国特許第6872645号明細書
Nature, Vol.425, 18 Sep. 2003, p.274-278
Appl. Phys. Lett., Vol.78, p.2214-2216, 2001
上記のように、ナノワイヤTFTに代表されるナノワイヤ電気素子は、高い素子性能と簡易かつ低コストな素子形成プロセスを両立する可能性を持つものの、その実現のためには、素子形成段階におけるナノワイヤの配向・配列制御が必要となる。
しかし、特許文献3にあるような、ナノワイヤを流して配向制御する方法は、各ナノワイヤの長軸方向の位置にばらつきが生じやすく、また短軸方向のナノワイヤ密度を上げることが困難である。このため、例えばナノワイヤTFTを形成する場合、電極間をつないでチャネル層として機能するナノワイヤの絶対本数がばらつき、素子間のデバイス特性のばらつきが大きくなるという課題がある。
本発明は、ナノワイヤを用いた電気素子の製造において、ナノワイヤの配向・配列制御を簡易なプロセスで行うことを目的とする。
上記目的を達成するため、本発明は、ナノワイヤが分散された溶液を、流路上にストッパーを有する流路に流すことにより、ナノワイヤをストッパー上にせき止めて配向制御し、得られるナノワイヤ群を配向制御された状態で基板上に形成する。
また本発明は、ナノワイヤ群の長軸方向の位置ばらつきを抑えるために、ストッパー上のナノワイヤがせき止められる流路の断面幅を、ナノワイヤの長軸長さの2倍以下にする。
また本発明は、ナノワイヤ群の角度ばらつきを抑えるために、ストッパー上の該ナノワイヤがせき止められる流路の断面高さを、ストッパー上のナノワイヤがせき止められる流路の断面幅の10分の1以下にする。
本発明によれば、配向・配列制御されたナノワイヤ群を基板上に形成する過程において、以下のような効果が得られる。
まず、流路上に設けたストッパー上にナノワイヤをせき止めるため、ストッパー上に形成されるナノワイヤ群において、個々のナノワイヤの配向方向を、ナノワイヤがせき止められた方向に制御することができる。またストッパー部分では、ナノワイヤはせき止められるが、溶媒はストッパーを通過するため、せき止められたナノワイヤには常に流れの方向に力が加わる。そのため、ナノワイヤ群の短軸方向に力が働くことにより、ナノワイヤ群の短軸方向の密度を高めることができる。このようにして配向制御されたナノワイヤ群を基板上に形成してTFTのチャネル層などに利用した際、素子間の特性のばらつきが少なく、素子特性の高いデバイスを得ることができる。さらに、本方法は、非常に簡易・低コストなプロセスで、配向性・配列性の優れたナノワイヤ電気素子を大量・大面積にわたって形成することができ、デバイスの生産性にも優れる。
また、ストッパー部の流路の断面幅を制御することにより、堆積したナノワイヤ群において、各ナノワイヤにおける長軸方向の位置のばらつきを抑えることができる。これにより、例えばナノワイヤを用いたTFT構造などを形成する際、ソース・ドレイン電極間の途中で途切れているようなナノワイヤを無くすことができ、素子間のデバイス特性のばらつきを抑えることができる。
さらに、ストッパー部の流路の断面高さを制御することにより、せき止められた個々のナノワイヤ間の角度ばらつきを抑制し、より配向性の高いナノワイヤ群を得ることができる。
以下、図面を参照して、本発明に係るナノワイヤを用いた電気素子の製造方法及び製造装置を実施するための最良の形態について具体的に説明する。
まず、図1〜図7を参照して、本実施の形態によるナノワイヤを用いた電気素子の製造方法について説明する。
図1に示すように、本実施の形態では、溶媒中にナノワイヤ13を分散させたナノワイヤ溶液12を流す流路11上に、適切なストッパー14を設けたナノワイヤ塗布機構(電気素子の製造装置)を用いる。このナノワイヤ塗布機構を用いて、ナノワイヤ溶液12を流路11の流れ方向FDに沿って流し、ストッパー14上にナノワイヤ13をせき止め、配向制御を行う。以下、その方法の原理について説明する。
まず、ナノワイヤ13を、気相法、液相法などの各種合成法により合成する。
ナノワイヤ13の材料としては、求めるデバイス機能に応じ、IV族半導体(C,Si,Ge,Sn)とそれらの組合せ、III−V族半導体(Al,Ga,In)(N,P,As,Sb)、II−VI族半導体(Be,Mg,Zn,Cd,Hg)(O,S,Se,Te)、その他の半導体(Ge,Sn,Pb)(S,Se,Te)、(Cu,Ag)(F,Cl,Br,I)、(Cu,Ag)(Al,Ga,In,Tl,Fe)(S,Se,Te)2、(Al,Ga,In)2(S,Se,Te)3、BeSiN2、CaCN2、ZnGeP2、CdSnAs2、ZnSnSb2、CuGeP3、CuSi2P3、Si3N4、Ge3N4、Al2O3、Al2CO等とこれらの組合せが使用可能である。ここで、( )内の元素は、それらの内の一種類からなる材料、あるいは複数種類の材料の混合からなる材料の全てを総括的に表している。また、p型半導体、n型半導体の形成のために、適宜ドーパントが添加される場合もある。
更に、ナノワイヤ13の形状としては、カーボンナノチューブ等のようなチューブ状物質・ウィスカー状物質等のものも適用可能である。本発明は、これらの形状のものを含めて広くナノワイヤと呼ぶ。
ナノワイヤ13は、径が1nm以上1μm以下、ワイヤ長が100nm以上100μm以下、アスペクト比が100以上が望ましい。
本実施の形態では、ナノワイヤ13を堆積させるため、ナノワイヤ13同士で接触する部分が生じる。そこで、電気デバイスに使用する場合でナノワイヤ13同士の導電部の接触を防ぎたい場合は、ナノワイヤ13のコアを誘電体シェルで覆ったコアシェル構造をあらかじめ形成してもよい。
次いで、得られたナノワイヤ13を、溶媒中に均一に分散させてナノワイヤ溶液12とする。溶媒の例としては、水、エタノールやプロパノールなどのアルコール類、ベンゼンやトルエンなどの有機溶媒などから、ナノワイヤ13の材料に応じて分散性の優れた物を適宜選択する。さらに分散性を高めるために、溶液に超音波処理などを行っても良い。
図7は、ナノワイヤ溶液12を、流路11中で一定方向に流した様子を示す。この状態では、個々のナノワイヤ13は、流路11内の流れ方向FDに沿って配向制御される。この原理を利用したのが、前述の特許文献3である。
一方、本実施の形態では、図1のように、流路11上に、ナノワイヤ13をせき止め、溶媒のみを通過させるストッパー14を設けている。ストッパー14を設けることにより、流路11中を運ばれてきたナノワイヤ溶液12内のナノワイヤ13は、ストッパー14上にせき止められる。さらに、流れによって運ばれてきたナノワイヤ13が順次堆積していき、ナノワイヤ群15を形成する。堆積している間も、溶媒はストッパー14を通過して流れるため、ナノワイヤ群15に対して、流れの方向に力が作用し、ナノワイヤ群15の短軸方向の密度を上げることができる。さらに密度を上げるため、ストッパー14でせき止められて堆積したナノワイヤ群15に超音波などで振動などの外部力を加えても良い。
ストッパー14は、流路上の特定の位置においてストッパー14上でナノワイヤ13をせき止められるよう、流路11中に組み込む。求めるナノワイヤ群15の形状によっては、図2のようにナノワイヤ13をせき止めるストッパー14の配置角度が、流路の流れ方向FDに対して垂直でない構成にしても良い。
図3は、流路11上にストッパー14が形成された様子を示す。ストッパー14自体の形態には特に制限はなく、面内に貫通孔が多数開いたものや、流路11上に櫛型構造を形成してストッパー14としたもの、繊維状のものが凝集してフィルター効果を発揮するもの、など広く用いることができる。
ストッパー14は、ナノワイヤ13をせき止め、かつ溶媒を透過させる程度のフィルター的機能を持つものを用いる。これらの機能を有した上で、溶液の流れに対して構造破壊がおきない程度の材質・貫通孔率・厚さなどの条件を決める。たとえばストッパー14が丸型の貫通孔をもつ構造の場合には、貫通孔の直径はナノワイヤ13の長軸長さよりも十分小さくし、具体的には1μm以下が望ましい。
次に、上記手法により得られるナノワイヤ群15の基板上への形成の方法について述べる。
図3において、流路11の基板(図示しない)と接する流路壁で、ストッパー14の手前のナノワイヤ群15が形成される部分に開口部16を設ける。これにより、ストッパー14の手前側に形成されるナノワイヤ群15は、開口部16を通して、基板と直に接触することができる。そして、所望量のナノワイヤ群15が形成し次第、流路11を基板から引き離す。このとき、開口部16を通して基板上に接していたナノワイヤ群15はそのまま基板上に残る。その後、基板上に残留する溶媒を乾燥除去し、基板上のナノワイヤ群15を利用したナノワイヤTFTなどのデバイスを得ることができる。
なお、流路11内の流路壁に開口部16を設けることが困難な場合は、基板と接する流路全面を開口した構造でも良い。この場合は、流路形成用基板に所望の幅・高さの流路を溝状に形成し、デバイスを形成する基板と向かい合わせに配置し、流路11にナノワイヤ溶液12を流せばよい。
ここで用いるストッパー14を有する流路11からなるナノワイヤ13の塗布機構(電気素子の製造装置)は、一つのチャンネルに限られず、多数のチャンネルを有し、同時に大面積基板上に塗布できるようなマルチチャンネル型でも良い。例えば、図3のようなナノワイヤ13の塗布機構を1列に並べ、直線状に複数のナノワイヤ群15を同時に基板上に形成する構造でも良い。また、図6に示すように、図3のようなナノワイヤ13の塗布機構を2次元的に配置し、ある面内で複数のナノワイヤ群15を同時に基板上の任意の位置に形成する構造でも良い。さらに、このようなマルチチャンネル型の塗布機構において、各々のナノワイヤ溶液源は一つの共通したナノワイヤ溶液12でも良く、また各々で独立したナノワイヤ溶液12を使用しても良い。
図4は、あらかじめTFT用の各電極(ソース電極21、ドレイン電極22、ゲート電極23)を形成した基板上に、上記手法により配向制御したナノワイヤを配列して得られるナノワイヤTFT構造を示す。
電極は、基板上にナノワイヤ群を配列した後で蒸着などにより形成しても良い。この素子において、ナノワイヤ13aは、ソース電極21とドレイン電極22をつなぐチャネル層の役割を果たしている。ナノワイヤ13aの上もしくは下側に、ゲート絶縁層を介してゲート電極23が形成される。もしくは、ナノワイヤ13a自体をコアシェル構造化し、その表面のSiO2層をゲート絶縁層として機能させても良い。
上記方法により形成するナノワイヤTFT構造において、素子間のばらつきをより少なくすることもできる。例えば図4において、ナノワイヤ13bは、ナノワイヤ43に対して長軸方向のずれが大きく、ソース−ドレイン電極21、22間を連結していない。そこで、各ナノワイヤの長軸方向の位置を揃えるために、図1において、ストッパー14の流路の断面幅Wをナノワイヤ13の長軸長さLの2倍以下、好ましくは1.2倍以下にする。このような流路設計をすることにより、図5のような各ナノワイヤ13aが長軸方向に揃ったナノワイヤ群を得ることができ、素子間のドレイン電流のばらつきを抑えることができる。
さらにナノワイヤ群の配向性を高めるために、ストッパー14の流路断面高さを設計しても良い。具体的には、図3に示すようにストッパー14の流路断面高さHをストッパー14の流路断面幅Wの10分の1以下(H/W≦0.1)に設計するのが望ましい。これにより、せき止められた各ナノワイヤ13における流路断面高さ方向の角度のばらつきを5°以下に抑えることができ、より配向性の優れたナノワイヤ群15を得ることができる。更に塗布後のナノワイヤ群15を同一平面状態にするために、基板上にナノワイヤ13を塗布した後、上方から力学的な力を加えてもよい。
以下、本発明のナノワイヤを用いた電気素子の製造方法の実施例について説明する。以下の実施例では、電気素子としてナノワイヤTFT素子に適用した例を説明する。
図1、図3、図5を参照して、本発明の第1の実施例を説明する。
まず、<111>シリコン基板上に20nm径の金微粒子を並べ、真空下(<100mTorr)で加熱(440℃)し、例えばSiH4ガスを供給してVLS(気相−液相−固相)法によりSiナノワイヤを成長させる。
次に、酸素雰囲気下で加熱処理し、Siナノワイヤの表面を熱酸化処理する。その後、ナノワイヤをSi基板から切断することで収穫する(例えば、非特許文献2参照)。本実施例のSiナノワイヤは、直径20nm、長さ20μmで、その周りをSiO2が5nmの膜厚でとりかこんでいる。
次いで、図1に示すように、形成されたSiナノワイヤ1をエタノール(溶媒)中に分散させてナノワイヤ溶液12を作成する。また、図3に示すように、そのナノワイヤ溶液13を流す流路(基板上塗布流路)11を微細加工により作成する。この流路11上には、ストッパー15が設けられる。このストッパー15の断面形状は、断面高さH×断面幅W=2μm×25μm(H/W=2/25=0.08)に設定される。また、流路11上のストッパー15の手前側の流路壁において、TFT素子用の基板(図示しない)上を望む位置に開口部15を設ける。この開口部15が基板上に接する状態で、流路11が配置される。このようにして、ナノワイヤ塗布機構が形成される。
次いで、上記のナノワイヤ塗布機構を用いて、図1及び図3に示すように、ナノワイヤ溶液13を流路11に流す。これにより、流路11内の流れ方向(溶液導入方向)D1に沿ってナノワイヤ溶液12が流れる。このナノワイヤ溶液12のうち、ナノワイヤ1は、流路11上に設けられたストッパー14にせき止められて、その手前側の開口部15で、配向を揃えて堆積し、ナノワイヤ群15を形成する。一方、溶媒のエタノールは、ストッパー14を通過して流れ方向(溶媒排出方向)D2に沿って排出される。
次いで、ストッパー14上に所望量のナノワイヤ群15が堆積したら、流路11中のナノワイヤ溶液13の流れを止める。そして、流路11を基板から引き上げる。この結果、流路11内の開口部16を通して基板に接していたナノワイヤ群15が基板上に形成される。
このようにして基板上の任意の位置に配向を揃えて配列されたナノワイヤ群15を乾燥後、図5に示すように、その基板上の所定位置にソース電極21、ドレイン電極22、及びゲート電極23を蒸着により形成する。これにより、ソース電極21及びドレイン電極22間のチャネルとして配向制御された状態のナノワイヤ13aを用いたナノワイヤTFT構造を得る。
従って、本実施例では、ストッパー14を有しないナノワイヤ配列基板の製造方法に比べ、素子間のデバイス特性のばらつきがより少なく、かつ、より大きなドレイン電流を得ることができるナノワイヤTFT構造の形成が可能となる。
図6を参照して、本発明の第2の実施例を説明する。
図6に示すように、本実施例では、ひとつの流路に対して、第1の実施例に示したようなナノワイヤ塗布機構を複数設置する。このような構造のナノワイヤ塗布機構に第1の実施例と同様のナノワイヤ13を溶媒中に分散させたナノワイヤ溶液12を流すことにより、1本のナノワイヤ溶液流路11から、複数のナノワイヤ群15を基板上に同時形成することが可能になる。
さらに、枝分かれした各ナノワイヤ塗布機構のピッチ(配列間隔)を所定値に設定することにより、基板上に形成するナノワイヤ群15のピッチを調整することができる。例えば、ナノワイヤ群15のピッチを150μmに設定することで、画素間ピッチが150μmになるディスプレイ用ナノワイヤTFT配列基板を形成することができる。
本実施例では、このようなマルチチャンネル型のナノワイヤ塗布機構を用いることにより、大面積基板に対して、素子間での特性ばらつきが少なく、かつデバイス特性の優れたナノワイヤ電気素子を短時間で形成することができる。
本発明で用いるナノワイヤの配向・配列制御技術は、TFTに限らず、抵抗体、コンデンサ、電界発光素子、光電変換素子など、各種電気素子においてナノワイヤを用いる際にも使用できる。また、基板としてPETのようなフレキシブル基板を用いれば、ロール・トゥ・ロール過程中に本発明の配向・配列制御過程を導入することで、高性能なTFT構造を高効率に基板上に形成することが可能となる。更にドライバ形成、発光機能形成等もプロセスに盛り込むことにより、高性能なフレキシブルディスプレイの製造が可能となる。
11 流路
12 ナノワイヤ溶液
13 ナノワイヤ
13a 電極間をつなぐナノワイヤ
13b 電極間で途切れているナノワイヤ
14 ストッパー
15 ナノワイヤ群
16 開口部
21 ソース電極
22 ドレイン電極
23 ゲート電極
H ストッパー部流路断面の短軸長
W ストッパー部流路断面の長軸長
D1 溶液導入方向
D2 溶媒排出方向
12 ナノワイヤ溶液
13 ナノワイヤ
13a 電極間をつなぐナノワイヤ
13b 電極間で途切れているナノワイヤ
14 ストッパー
15 ナノワイヤ群
16 開口部
21 ソース電極
22 ドレイン電極
23 ゲート電極
H ストッパー部流路断面の短軸長
W ストッパー部流路断面の長軸長
D1 溶液導入方向
D2 溶媒排出方向
Claims (5)
- 複数のナノワイヤが溶媒中に分散された溶液と、前記溶媒を通し且つ前記複数のナノワイヤをせき止めるストッパーを有する流路とを用意する工程と、
前記溶液を前記流路に沿って流すことにより、前記ストッパー上に前記複数のナノワイヤをせき止めてその配向を制御する工程と、
配向制御された状態の複数のナノワイヤから成るナノワイヤ群を電気素子用の基板上に形成する工程とを有することを特徴とするナノワイヤを用いた電気素子の製造方法。 - 請求項1記載のナノワイヤを用いた電気素子の製造方法において、
前記ストッパー上の前記複数本のナノワイヤがせき止められる前記流路の断面幅が、前記ナノワイヤの長軸長さの2倍以下であることを特徴とするナノワイヤを用いた電気素子の製造方法。 - 請求項2記載のナノワイヤを用いた電気素子の製造方法において、
前記ストッパー上の前記複数のナノワイヤがせき止められる前記流路の断面高さが、該ストッパー上の該複数のナノワイヤがせき止められる前記流路の断面幅の10分の1以下であることを特徴とするナノワイヤを用いた電気素子の製造方法。 - 請求項1乃至3のいずれか1項に記載のナノワイヤを用いた電気素子の製造方法において、
前記電気素子は、基板上にソース電極、ドレイン電極、及びゲート電極を有し且つ前記ソース電極及び前記ドレイン電極間の導電性チャネルとして前記複数のナノワイヤを用いたTFT素子であることを特徴とするナノワイヤを用いた電気素子の製造方法。 - 複数のナノワイヤが溶媒中に分散された溶液を流す流路と、
前記流路上に配置され、前記溶媒を通し且つ前記複数のナノワイヤをせき止めるストッパーとを有し、
前記溶液を前記流路に沿って流すことにより、前記複数のナノワイヤを前記ストッパー上にせき止めてその配向を制御し、配向制御された状態の複数のナノワイヤからなるナノワイヤ群を電気素子用の基板上に形成することを特徴とするナノワイヤを用いた電気素子の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005352577A JP2007158120A (ja) | 2005-12-06 | 2005-12-06 | ナノワイヤを用いた電気素子の製造方法及び製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005352577A JP2007158120A (ja) | 2005-12-06 | 2005-12-06 | ナノワイヤを用いた電気素子の製造方法及び製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007158120A true JP2007158120A (ja) | 2007-06-21 |
Family
ID=38242061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005352577A Withdrawn JP2007158120A (ja) | 2005-12-06 | 2005-12-06 | ナノワイヤを用いた電気素子の製造方法及び製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007158120A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007300073A (ja) * | 2006-04-03 | 2007-11-15 | Canon Inc | シリコンワイヤを含み構成される物品の製造方法 |
JP2010041023A (ja) * | 2008-08-05 | 2010-02-18 | Seoul National Univ Industry Foundation | グラフェンナノデバイスの製造 |
WO2010110180A1 (ja) * | 2009-03-24 | 2010-09-30 | 日本電気株式会社 | 半導体装置及びその製造方法 |
CN103258738A (zh) * | 2012-02-20 | 2013-08-21 | 中芯国际集成电路制造(上海)有限公司 | 超晶格纳米线场效应晶体管及其形成方法 |
-
2005
- 2005-12-06 JP JP2005352577A patent/JP2007158120A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007300073A (ja) * | 2006-04-03 | 2007-11-15 | Canon Inc | シリコンワイヤを含み構成される物品の製造方法 |
JP4574634B2 (ja) * | 2006-04-03 | 2010-11-04 | キヤノン株式会社 | シリコンワイヤを含み構成される物品の製造方法 |
JP2010041023A (ja) * | 2008-08-05 | 2010-02-18 | Seoul National Univ Industry Foundation | グラフェンナノデバイスの製造 |
US8343366B2 (en) | 2008-08-05 | 2013-01-01 | Snu R&Db Foundation | Fabricating a graphene nano-device |
WO2010110180A1 (ja) * | 2009-03-24 | 2010-09-30 | 日本電気株式会社 | 半導体装置及びその製造方法 |
CN103258738A (zh) * | 2012-02-20 | 2013-08-21 | 中芯国际集成电路制造(上海)有限公司 | 超晶格纳米线场效应晶体管及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5132934B2 (ja) | 半導体ナノワイヤ、および当該ナノワイヤを備えた半導体装置 | |
US7718995B2 (en) | Nanowire, method for fabricating the same, and device having nanowires | |
JP3854731B2 (ja) | 微細構造の製造方法 | |
US7906380B2 (en) | Electric device having nanowires, manufacturing method thereof, and electric device assembly | |
JP4476867B2 (ja) | 薄膜トランジスタ,電子装置およびフラットパネルディスプレイ装置 | |
KR101878750B1 (ko) | 알칼리 금속 함유 단일층 그라펜 및 이를 포함하는 전기소자 | |
US9064748B2 (en) | Graphene and nanotube/nanowire transistor with a self-aligned gate structure on transparent substrates and method of making same | |
US6103600A (en) | Method for forming ultrafine particles and/or ultrafine wire, and semiconductor device using ultrafine particles and/or ultrafine wire formed by the forming method | |
KR101919423B1 (ko) | 그래핀 반도체 및 이를 포함하는 전기소자 | |
US8946789B2 (en) | Semiconductor device, method of manufacturing the same, and electronic device including the semiconductor device | |
US20080230802A1 (en) | Semiconductor Device Comprising a Heterojunction | |
JPWO2008072479A1 (ja) | ナノワイヤ及びナノワイヤを備える装置並びにそれらの製造方法 | |
KR102395778B1 (ko) | 나노구조체 형성방법과 이를 적용한 반도체소자의 제조방법 및 나노구조체를 포함하는 반도체소자 | |
WO2007148653A1 (ja) | 電界効果トランジスタ | |
US9391211B2 (en) | Compositions for solution process, electronic devices fabricated using the same, and fabrication methods thereof | |
JP5031313B2 (ja) | 外部環境ナノワイヤセンサおよび外部環境ナノワイヤセンサの製造方法 | |
JP5144135B2 (ja) | ナノワイヤ及びナノワイヤを備える装置並びにその製造方法 | |
JP2007158120A (ja) | ナノワイヤを用いた電気素子の製造方法及び製造装置 | |
Yang et al. | Hybrid ZnO nanowire networked field-effect transistor with solution-processed InGaZnO film | |
JP2007158118A (ja) | ナノワイヤ溶液塗布方法及びナノワイヤ溶液塗布装置 | |
JP2007152514A (ja) | ナノワイヤ配向配列基板の製造方法及びこれを用いた電気素子の製造方法 | |
JP2007152515A (ja) | ナノワイヤ転写方法及びナノワイヤ転写装置 | |
JP5228406B2 (ja) | 半導体装置及びその製造方法 | |
JP6773615B2 (ja) | ナノワイヤトランジスタの製造方法 | |
KR20050006634A (ko) | 실린더 형태의 게이트를 갖는 나노 전자소자의 제조 방법및 나노 전자소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080207 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090303 |