KR100975641B1 - 그래핀 나노 소자의 제조방법. - Google Patents

그래핀 나노 소자의 제조방법. Download PDF

Info

Publication number
KR100975641B1
KR100975641B1 KR1020080076585A KR20080076585A KR100975641B1 KR 100975641 B1 KR100975641 B1 KR 100975641B1 KR 1020080076585 A KR1020080076585 A KR 1020080076585A KR 20080076585 A KR20080076585 A KR 20080076585A KR 100975641 B1 KR100975641 B1 KR 100975641B1
Authority
KR
South Korea
Prior art keywords
graphene
nanostructures
oxide
manufacturing
film
Prior art date
Application number
KR1020080076585A
Other languages
English (en)
Other versions
KR20100016929A (ko
Inventor
홍승훈
이주형
김태현
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020080076585A priority Critical patent/KR100975641B1/ko
Priority to US12/211,006 priority patent/US8343366B2/en
Priority to CN2008101827675A priority patent/CN101643199B/zh
Priority to JP2008310488A priority patent/JP4825863B2/ja
Priority to DE102008060644A priority patent/DE102008060644B4/de
Publication of KR20100016929A publication Critical patent/KR20100016929A/ko
Application granted granted Critical
Publication of KR100975641B1 publication Critical patent/KR100975641B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

그래핀막 위에 마스크 역할을 할 수 있는 산화물 나노선를 정렬하고 이온빔으로 식각한다. 이온빔 식각 후, 남은 산화물 나노선을 제거하여 나노 스케일의 그래핀 구조를 제조한다.
그래핀, 나노 구조, 산화물 나노선, 이온빔 식각

Description

그래핀 나노 소자의 제조방법. {A Method of Fabricating A Graphene Nano-Device}
본 기술분야는 그래핀 나노 소자의 제조방법에 관한 것이다.
그래핀은 안정된 특성과 큰 전기 이동도로 인해 차세대 반도체 물질로서 많은 관심을 받고 있다. 그러나 그래핀은 본래 금속성 특성을 갖기 때문에, 반도체 특성을 갖도록 하기 위해서는 그래핀을 나노스케일 선폭의 채널로 만들어야 한다.
그래핀이 실리콘 밴드갭(1.11 eV) 정도의 밴드 갭을 가지기 위해서는 1-2nm의 선폭으로 그래핀을 절단해야 하는 것으로 알려지고 있는데, 현재 개발된 반도체 공정 기술에 의하면, 그래핀을 나노스케일의 선폭(3nm 이하)으로 자를 수 없다. 이에 따라, 그래핀에 많은 관심을 가지고 있음에도 불구하고 아직까지 그래핀 반도체 소자를 제조하고 있지 못하는 실정이다.
이하에서는 나노 스케일의 그래핀 구조를 제조하는 기술이 개시된다.
하나의 실시예에 따른 그래핀 나노 구조의 제조방법은
그래핀막 위에 산화물 나노 구조를 흡착시키는 단계; 상기 그래핀막 위에 흡 착된 산화물 나노 구조를 소정의 방향으로 정렬시키는 단계; 상기 정렬된 산화물 나노 구조를 마스크로 사용하여, 비등방성 식각을 수행하는 단계; 및 비등방성 식각 후 남은 상기 산화물 나노 구조를 제거하는 단계를 포함한다.
다른 실시예에 따른 그래핀 나노 구조의 제조방법은
그래핀막 위에 금속 층을 형성하는 단계; 상기 금속 층 위의 제1 영역에 소수성 분자막을 가지는 분자막 패턴을 형성하는 단계; 상기 소수성 분자막이 형성되지 않은 상기 금속 층 위의 제2 영역에 산화물 나노 구조를 정렬시키는 단계; 상기 정렬된 산화물 나노 구조를 마스크로 사용하여, 비등방성 식각을 수행하는 단계; 및 상기 비등방성 식각 후 남은 상기 산화물 나노 구조와 금속 층 나노 구조를 제거하는 단계를 포함한다.
또 다른 실시예에 따른 그래핀 나노 구조의 제조방법은
그래핀막 위에 희생층을 형성하는 단계; 상기 희생층 위에 금속 층을 형성하는 단계; 상기 금속 층 위의 제1 영역에 소수성 분자막을 가지는 분자막 패턴을 형성하는 단계; 상기 소수성 분자막이 형성되지 않은 상기 금속 층 위의 제2 영역에 산화물 나노 구조를 정렬시키는 단계; 상기 정렬된 산화물 나노 구조를 마스크로 사용하여, 비등방성 식각을 수행하는 단계; 및 상기 비등방성 식각 후 남은 상기 산화물 나노 구조, 상기 금속 층 나노 구조 및 상기 희생층 나노 구조를 제거하는 단계를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 실시예의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
층, 막, 영역, 판 등의 부분이 다른 부분의 "위에"있다고 할 때, 이는 다른 부분의 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로, 어떤 부분이 다른 부분의 "바로 위에"있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하의 실시예에서는 산화물 나노 구조를 마스크로 이용하여 나노 스케일의 선폭을 갖는 그래핀을 제조하는 기술에 대해 설명한다. 이하에서는 마스크로 사용되는 나노 구조의 예로서 나노선(nanowire)을 예로서 설명하나,　나노선 이외에도 원모양, 타원모양 등과 같은 다양한 나노 구조가 적용될 수 있다.
공유결합을 하는 산화물 나노선은 금속 결합을 하는 금속보다 결합이 강하기 때문에 금속보다 이온빔 밀링(Ion-Beam milling)에 의한 식각 속도가 훨씬 느리다. 따라서, 식각 시간을 적절히 조절하면 산화물 나노선을 마스크로 이용하여 주변 물질을 제거할 수 있다.
이하에서는 도 1 및 도 2를 참조하여, 제1 실시예에 따른 그래핀 구조를 제조하는 방법을 자세히 설명한다.
도 1의 (A)에 도시한 바와 같이, 먼저 기판(110)위에 그래핀막(120)을 흡착한다.(도2의 S110) 제1 실시예에서는 기판(110)으로서 실리콘 기판을 사용하였으나, 반드시 이에 한정될 필요는 없으며 소자 제조에 필요한 고체 기판이면 다른 물질의 기판이라도 사용가능하다.
기판 (110) 위에 그래핀막(120)을 흡착하는 방법은 다양한 기술이 이용될 수 있으며, 제1 실시예에서는 다음과 같은 방법으로 기판(110) 위에 그래핀막(120)을 흡착한다.
팽창형 흑연(expandable graphite)을 1000℃, 수소(H2) 3% 환경의 가스 챔버에서 한 시간 정도 처리한 후, 디클로로 에탄(dichloro ethane) 에 넣고 30분 정도 초음파로 분산시킨다. 그러면, 얇은 그래핀이 용액에 분산되는데, 그래핀이 분산된 용액을 기판(110)위에 뿌리고 세정을 해주면 기판(110) 위에 그래핀막(120)을 흡착할 수 있다.　　　
그리고 나서, 도 1의 (B)에 도시한 바와 같이, 그래핀막(120)위에 산화물 나노선(130)을 흡착시킨다.(도 2의 S120) 제1 실시예에서는 산화물 나노선(130)으로서 바나듐 옥사이드(V2O5) 나노선을 사용하였다. 이때, 산화물 나노선(130)을 그래핀막(120)위에 흡착하는 방법으로 다양한 기술이 이용될 수 있는데, 제1 실시예에서는 다음과 같은 방법으로 바나듐 옥사이드 나노선을 그래핀막(120) 위에 흡착시켰다.
그래핀은 표면에 유도 전기쌍극자가 쉽게 형성되므로, 유도 전기 쌍극자가 형성된 그래핀은 음전하를 띄는 바나듐 옥사이드 나노선과 친화력을 갖는다. 그래핀막이 흡착된 기판('그래핀 기판'이라고도 함)을 바나듐 옥사이드 나노선 용액에 담그면 나노선이 그래핀막 위에 흡착된다. 이때, 그래핀 기판 전체에 양의 전압을 걸어주면 바나듐 옥사이드 나노선과 기판과의 친화력을 더욱 높일 수 있다. 제1 실시예에 따르면, 산화물 나노선(130)은 방향성을 띄지 않고 임의의 방향으로 흡착된다.
다음, 도 1의 (C)에 도시한 바와 같이, 산화물 나노선(130)이 임의의 방향으로 흡착된 그래핀 기판을 초순수에 담그고, 나노선이 정렬되길 원하는 방향으로 기판을 초순수의 바깥쪽으로 당긴다.(도 2의 S130) 그러면, 표면장력에 의해 도 1의 (D)와 같이 산화물 나노선(130)이 당겨준 방향으로 그래핀막(120) 위에 정렬된다.
그리고 나서, 도 1의 (E)에 도시한 바와 같이, 산화물 나노선(130)이 정렬된 그래핀 기판을 FIB(Focused Ion Beam) 장비에 넣고 이온빔 밀링 공정을 진행한다.(도 2의 S140) 즉, 그래핀막(120) 위에 정렬된 산화물 나노선(130)을 마스크로 하여 비등방성 식각공정의 하나인 이온빔 밀링에 의한 식각공정을 수행한다.
공유결합을 하는 산화물 나노선은 금속 결합을 하는 그래핀 보다 결합이 강하기 때문에 그래핀 보다 이온빔 밀링에 의한 식각 속도가 훨씬 느리다. 따라서, 식각 시간을 적절히 조절하면 산화물 나노선을 마스크로 이용하여 마스크 주위의 그래핀을 제거할 수 있다.
즉, 도 1의 (E)에 도시한 바와 같이, 산화물 나노선(130)이 정렬된 그래핀 패턴을 이온빔으로 식각하면, 산화물 나노선(130)이 마스크 역할을 하여 산화물 나노선(130) 바로 밑의 그래핀막(120)은 남고, 이외의 영역의 그래핀막(120)은 제거된다.
도 1의 (F)에 도시한 바와 같이, 이온빔 식각 후, 기판(110)을 버퍼 용액(1M NaCl의 수용액)을 사용하여 10분간 씻으면, 그 결과 산화물 나노선(130)이 완전히 제거되고 나노선 구조의 그래핀막(120)만 남게 된다.(도 2의 S150)
제1 실시예에서는 마스크 역할을 하는 산화물 나노선(130)으로서 바나듐 옥사이드 나노선을 사용하였는데, 이는 바나듐 옥사이드 나노선이 매우 얇은 나노 스케일의 크기로 쉽게 만들 수 있기 때문이다.
또한, 바나듐 옥사이드 이외에도 이온빔에 대한 저항성이 강한 물질이면 본 공정에 사용할 수 있다. 특히, 바나듐 펜타옥사이드(V2O5, 다른 바나듐옥사이트 VxOy도 사용될 수 있음), 산화아연(ZnO5), 이산화 규소(SiO2)와 같은 산화물 계열의 물질이 이온빔에 대한 저항성이 강한데 그 이유는 결합의 강도도 강하지만 산화물은 일반적으로 부도체이기 때문에 이온빔을 맞았을 때 이온빔에 의한 전하가 다른 곳을 흐르지 못하고 누적되어 대전되고, 누적된 전하가 날아오는 이온을 다른 방향으로 보내기 때문이다.
다음은 도 3 및 도 4를 참조하여, 제2 실시예에 따른 나노 사이즈의 그래핀 구조를 제조하는 방법을 설명한다. 제2 실시예에서는 도 1의 (c)와 같이 표면장력을 이용하여 산화물 나노선을 정렬하는 대신, 분자막 패턴에 산화물 나노선을 특정 위치 및 방향으로 형성하는 기술을 사용한다.
산화물 표면을 가지는 나노선은 소수성 분자막에는 조립되지 않고 산화물이 가지는 전하와 반대되는 전하를 가지는 친수성 분자막이나 고체 표면에 조립된다.
이하에서는 친수성 분자막에 선택적으로 조립되는 성질을 이용하여 산화물 나노선을 특정 위치 및 방향으로 형성하는 기술(이하에서는 이를 '자기 조립법(selectively assembly)이라고도 함)을 이용하여 나노 사이즈의 그래핀 구조를 제작하는 방법을 설명한다.
도 3의 (A)에 도시한 바와 같이, 먼저 기판(250)위에 그래핀막(260)을 흡착한다.(도 4의 S210) 이때, 기판(250) 위에 그래핀막(260)을 흡착하는 방법은 제1 실시예에서 언급한 바와 같이 다양한 기술이 이용될 수 있다.
그리고 나서, 도 3의 (B)에 도시한 바와 같이, 그래핀막(260) 위에 열 증착기(thermal evaporator), 스퍼터(sputter) 등을 이용하여 금속층(270)을 증착시킨다.(도 4의 S220) 제2 실시예에서는 금속층(270)으로서 금을 사용하였으나, 이외에도 다른 금속을 사용할 수도 있다.
그리고 나서, 도 3의 (C)에 도시한 바와 같이, 금속층(270)에 양전하로 대전된 친수성 분자막(282)과 소수성 분자막(284)으로 이루어진 분자막 패턴(280)을 형성한다.(도 4의 S230)
소수성 분자막(284)은 이후 공정에서 산화물 나노선의 흡착을 막는 역할을 하며, 친수성 분자막(282)은 산화물 나노선과 기판의 친화력을 증가시켜 흡착을 돕는 역할을 한다. 친수성 분자막(282)을 형성하지 않아도 산화물 나노선을 형성할 수 있으나, 제2 실시예에서는 친수성 분자막(282)을 형성한 후 금속층(270)에 양의 전압을 인가하여 산화물 나노선이 친수성 분자막(282)에 흡착되는 것을 돕도록 하였다.
분자막 패턴(280)은 미세접촉인쇄(microcontact printing), 포토리소그래피, DPN(Dip Pen Nanolithography)와 같은 다양한 기술을 이용해서 형성할 수 있다. 제2 실시예에서는 산화물 나노선으로서 음 전하를 갖는 바나듐 옥사이드 나노선을 사용하기 때문에, 금속층(270) 위에 소수성 분자막(284)으로 ODT(Octadecanethiol) 등을 패터닝하고, 친수성 분자막(282)으로서는 시스티아민(Cysteamin) 등을 패터닝한다.　　
다음, 도 3의 (D)에 도시한 바와 같이, 분자막을 패턴한 기판(250)을 바나듐 옥사이드 나노선 용액에 담그면 바나듐 옥사이드 나노선(290)은 양전하로 대전된 친수성 분자막(282)에 선택적으로 조립된다.(도 4의 S240) 이때에는 바나듐 옥사이드 나노선(290)들이 나노 미터 크기의 분해능으로 정렬되게 한다.
그리고 나서, 도 3의 (E)에 도시한 바와 같이 바나듐 옥사이드 나노선(290)이 정렬된 기판(250)에 이온 빔을 인가한다.(도 4의 S250) 그 결과, 분자막 패턴(280)과 금속층(270), 그리고 그래핀막(260)은 제거되지만 바나듐 옥사이드나노선(290)은 제거되지 않는다. 즉 바나듐 옥사이드 나노선(290)이 마스크 역할을 하기 때문에, 이온 빔 인가 후에 바나듐 옥사이드 나노선(290) 밑의 금속층(270)과 그래핀막(260)은 남아있게 된다. 이하에서는 바나듐 옥사이드 나노선(290)에 의해 제거되지 않은 금속층의 구조를 "금속 나노선"이라 칭한다.
그리고나서, 도 3의 (F)에 도시한 바와 같이, 기판(250)을 버퍼 용액(1M NaCl의 수용액)을 사용하여 10분간 씻으면 바나듐 옥사이드 나노선(290)이 완전히 제거되고, 금속 나노선과 그래핀 나노 구조만 남게 된다.(도 4의 S260)
마지막으로, 도 3의 (G)에 도시한 바와 같이, 금속 부식액으로 금속 나노선을 기판(250)으로부터 제거하면 기판(250)위에는 그래핀 나노 구조만 남게 된다.(도 4의 S270) 제2 실시예에서는 금속 부식액으로서 질산과 염산의 혼합액을 사용하였다. 이때, 금속 나노선 위의 분자막은 금속 나노선을 제거할 때 함께 제거된다.
제2 실시예에서, 도 3의 (D)에 도시한 바와 같이, 이온빔 식각과정의 마스크로 사용되는 바나듐 옥사이드 나노선(290)을 금속층(270)위에 정렬한다. 이는 그래핀막(260) 위에 직접 바나듐 옥사이드 나노선(290)을 자기조립법을 이용해 정렬하는 데에는 어려움이 있기 때문에 먼저 금속층(270)을 형성한 후 바나듐 옥사이드 나노선(290)을 정렬한 것이다.
다음은 도 5 및 도 6을 참조하여, 제3 실시예에 따른 나노 사이즈의 그래핀 구조를 제조하는 방법을 설명한다.
제3 실시예에서는 제2 실시예와 마찬가지로 자기 조립법을 이용해서 산화물 나노선을 형성하며, 제2 실시예와는 달리 그래핀 막 위에 금속층을 증착하기 전에 희생층을 증착하는 공정을 추가한다. 이하에서는 제3 실시예의 공정 중 제2 실시예와 동일한 공정에 대해서는 편의상 간단히 설명하도록 한다.　
도 5의 (A)에 도시한 바와 같이, 먼저 기판(350)위에 그래핀막(360)을 흡착한다.(도 6의 S310) 그리고 나서, 도 5의 (B)에 도시한 바와 같이, 그래핀막(360) 위에 열 증착기(thermal evaporator), 스퍼터(sputter) 등을 이용하여 희생층(300)을 증착한다.(도 6의 S320) 제3 실시예에서는 희생층(300)으로서 알루미늄을 사용하였다. 알루미늄의 경우 비교적 이온화 경향이 큰 금속으로 쉽게 산화 및 부식되 므로 제거하기가 용이하다. 또한, 알루미늄 이외에도 이후에 형성되는 금속층보다 산화 및 부식이 잘되는 물질을 희생층(300)으로 사용하는 것도 가능하다.　
다음, 도 5의 (C)에 도시한 바와 같이, 희생층(300) 위에 금속층(370)을 증착한 후, 금속층(370)에 양전하로 대전된 친수성 분자막(382)과 소수성 분자막(384)으로 이루어진 분자막 패턴(380)을 형성한다.(도 6의 S330) 제3 실시예에서는 금속층(370)으로서 금을 사용하였다.
그리고 나서, 도 5의 (C)에 도시한 바와 같이, 분자막을 패턴한 기판 위에 바나듐 옥사이드 나노선(390)을 자기조립법을 이용해 정렬한다.(도6의 S350)
그리고 나서, 도 5의 (D)에 도시한 바와 같이 바나듐 옥사이드 나노선(390)이 정렬된 기판에 이온 빔을 인가하여, 바나듐 옥사이드 나노선(390)이 덮히지 않은 곳에 형성된 분자막 패턴(380), 금속층(370), 희생층(300) 및 그래핀막(360)을 제거한다.(도 6의 S360)
그리고나서, 도 5의 (F)에 도시한 바와 같이 기판을 버퍼 용액(1M NaCl의 수용액)을 사용하여 바나듐 옥사이드 나노(390)선을 제거하고나서, 희생층(300)을 제거한다.(도 6의 S370, S380)
제3 실시예에서는 금속층(370)을 금속부식액으로 제거하는 대신, 알루미늄으로 이루어진 희생층(300)을 TMAH(tetramethyl ammonium hydroxide) 용액에 담그어 부식시킴으로써, 희생층(300)위에 형성되어있는 금속층(370), 분자막 패턴(380)을 분리, 제거한다. 제3 실시예에 따르면, 제2 실시예와는 달리 강산성인 금속 부식액으로 금속층(370)을 제거하는 대신, 희생층(300)을 염기성인 TMAH 용액을 이용하여 제거함으로써, 그래핀막의 손상없이 그래핀 나노 구조를 형성할 수 있다.　
이상에서 다양한 실시예에 대하여 상세하게 설명하였지만, 이상에서 설명한 기본 개념을 이용한 여러 변형 및 개량 형태 또한 가능하다.　
도 1은 제1 실시예에 의한 그래핀 구조를 제조하는 방법을 나타내는 공정도이다.　
도 2는 제1 실시예에 의한 그래핀 구조를 제조하는 방법을 나타내는 순서도이다.
도 3은 제2 실시예에 의한 그래핀 구조를 제조하는 방법을 나타내는 공정도이다.　
도 4는 제2 실시예에 의한 그래핀 구조를 제조하는 방법을 나타내는 순서도이다.
도 5는 제3 실시예에 의한 그래핀 구조를 제조하는 방법을 나타내는 공정도이다.　
도 6은 제3 실시예에 의한 그래핀 구조를 제조하는 방법을 나타내는 순서도이다.

Claims (24)

  1. 그래핀 나노 구조의 제조방법에 있어서,
    그래핀막 위에 산화물 나노 구조를 흡착시키는 단계;
    상기 그래핀막 위에 흡착된 산화물 나노 구조를 소정의 방향으로 정렬시키는 단계;
    상기 정렬된 산화물 나노 구조를 마스크로 사용하여, 비등방성 식각을 수행하는 단계; 및
    비등방성 식각 후 남은 상기 산화물 나노 구조를 제거하는 단계를 포함하는 그래핀 나노 구조의 제조방법.
  2. 제1항에 있어서,
    상기 그래핀막은 기판 위에 흡착된 것을 특징으로 하는 그래핀 나노 구조의 제조방법.
  3. 제2항에 있어서,
    상기 그래핀막이 흡착된 기판을 상기 산화물 나노 구조가 포함된 용액에 담그어 상기 용액 속에 포함된 상기 산화물 나노 구조를 그래핀막에 흡착하는 것을 특징으로 하는 그래핀 나노 구조의 제조방법.
  4. 제3항에 있어서,
    상기 산화물 나노 구조가 상기 그래핀막에 임의의 방향으로 흡착되는 것을 특징으로 하는 그래핀 나노 구조의 제조방법.
  5. 제4항에 있어서,
    상기 그래핀막에 흡착된 산화물 나노구조를 초순수에 담그고, 상기 산화물 나노구조가 정렬되길 원하는 방향으로 초순수의 바깥쪽으로 당겨주어 상기 산화물 나노 구조를 정렬하는 그래핀 나노 구조의 제조방법.
  6. 제2항에 있어서,
    상기 비등방성 식각은 상기 정렬된 산화물 나노 구조를 마스크로 사용하여 수행하는 이온 빔 식각인 것을 특징으로 하는 그래핀 나노 구조의 제조방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 산화물 나노 구조는 바나듐 옥사이드 나노선인 것을 특징으로 하는 그래핀 나노 구조의 제조방법.
  8. 그래핀 나노 구조의 제조방법에 있어서,
    그래핀막 위에 금속 층을 형성하는 단계;
    상기 금속 층 위의 제1 영역에 소수성 분자막을 가지는 분자막 패턴을 형성 하는 단계;
    상기 소수성 분자막이 형성되지 않은 상기 금속 층 위의 제2 영역에 산화물 나노 구조를 정렬시키는 단계;
    상기 정렬된 산화물 나노 구조를 마스크로 사용하여, 비등방성 식각을 수행하는 단계; 및
    상기 비등방성 식각 후 남은 상기 산화물 나노 구조와 금속층 나노 구조를 제거하는 단계를 포함하는 그래핀 나노 구조의 제조방법.
  9. 제8항에 있어서,
    상기 그래핀막은 기판 위에 흡착된 것을 특징으로 하는 그래핀 나노 구조의 제조방법.
  10. 제9항에 있어서,
    상기 산화물 나노 구조를 버퍼용액을 이용하여 제거한 후, 상기 금속층 나노 구조를 금속 부식액으로 제거하는 그래핀 나노 구조의 제조방법.
  11. 제9항에 있어서,
    상기 금속층 위의 제2 영역에 친수성 분자막이 형성된 것을 특징으로 하는 그래핀 나노 구조의 제조방법.
  12. 제11항에 있어서,
    상기 금속층은 금(Au)으로 이루어진 것을 특징으로 하는 그래핀 나노 구조의 제조방법.
  13. 제12항에 있어서,
    상기 소수성 분자막은 ODT인 것을 특징으로 하는 그래핀 나노 구조의 제조방법.
  14. 제12항에 있어서,
    상기 친수성 분자막은 시스티아민인 것을 특징으로 하는 그래핀 나노 구조의 제조방법.
  15. 제9항에 있어서,
    상기 비등방성 식각은 상기 정렬된 산화물 나노 구조를 마스크로 사용하여 수행하는 이온 빔 식각인 것을 특징으로 하는 그래핀 나노 구조의 제조방법.
  16. 제8항 내지 제15항 중 어느 한 항에 있어서,
    상기 산화물 나노구조는 바나듐 옥사이드 나노선인 것을 특징으로 하는 그래핀 나노 구조의 제조방법.
  17. 그래핀 나노 구조의 제조방법에 있어서,
    그래핀막 위에 희생층을 형성하는 단계;
    상기 희생층 위에 금속 층을 형성하는 단계;
    상기 금속 층 위의 제1 영역에 소수성 분자막을 가지는 분자막 패턴을 형성하는 단계;
    상기 소수성 분자막이 형성되지 않은 상기 금속 층 위의 제2 영역에 산화물 나노 구조를 정렬시키는 단계;
    상기 정렬된 산화물 나노 구조를 마스크로 사용하여, 비등방성 식각을 수행하는 단계; 및
    상기 비등방성 식각 후 남은 상기 산화물 나노 구조, 상기 금속층 나노 구조 및 상기 희생층 나노 구조를 제거하는 단계를 포함하는 그래핀 나노 구조의 제조방법.
  18. 제17항에 있어서,
    상기 그래핀막은 기판 위에 흡착된 것을 특징으로 하는 그래핀 나노 구조의 제조방법.
  19. 제18항에 있어서,
    상기 산화물 나노 구조를 버퍼용액을 이용하여 제거한 후, 상기 희생층 나노 구조를 제거하는 그래핀 나노 구조의 제조방법.
  20. 제19항에 있어서,
    상기 금속층은 금으로 이루어지며, 상기 희생층은 알루미늄으로 이루어진 것을 특징으로 하는 그래핀 나노 구조의 제조방법.
  21. 제20항에 있어서,
    상기 희생층 나노구조를 TMAH 용액을 이용하여 제거하는 것을 특징으로 하는 그래핀 나노 구조의 제조방법.
  22. 제18항에 있어서,
    상기 금속층 위의 제2 영역에 친수성 분자막이 형성되는 것을 특징으로 하는 그래핀 나노 구조의 제조방법.
  23. 제18항에 있어서,
    상기 비등방성 식각은 상기 정렬된 산화물 나노 구조를 마스크로 사용하여 수행하는 이온 빔 식각인 것을 특징으로 하는 그래핀 나노 구조의 제조방법.
  24. 제17항 내지 제23항 중 어느 한 항에 있어서,
    상기 산화물 나노구 조는 바나듐 옥사이드 나노선인 것을 특징으로 하는 그래핀 나노 구조의 제조방법.
KR1020080076585A 2008-08-05 2008-08-05 그래핀 나노 소자의 제조방법. KR100975641B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080076585A KR100975641B1 (ko) 2008-08-05 2008-08-05 그래핀 나노 소자의 제조방법.
US12/211,006 US8343366B2 (en) 2008-08-05 2008-09-15 Fabricating a graphene nano-device
CN2008101827675A CN101643199B (zh) 2008-08-05 2008-12-04 石墨烯纳米器件的制造
JP2008310488A JP4825863B2 (ja) 2008-08-05 2008-12-05 グラフェンナノデバイスの製造
DE102008060644A DE102008060644B4 (de) 2008-08-05 2008-12-05 Verfahren zur Herstellung einer Graphennanostruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080076585A KR100975641B1 (ko) 2008-08-05 2008-08-05 그래핀 나노 소자의 제조방법.

Publications (2)

Publication Number Publication Date
KR20100016929A KR20100016929A (ko) 2010-02-16
KR100975641B1 true KR100975641B1 (ko) 2010-08-17

Family

ID=41651930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080076585A KR100975641B1 (ko) 2008-08-05 2008-08-05 그래핀 나노 소자의 제조방법.

Country Status (5)

Country Link
US (1) US8343366B2 (ko)
JP (1) JP4825863B2 (ko)
KR (1) KR100975641B1 (ko)
CN (1) CN101643199B (ko)
DE (1) DE102008060644B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101275631B1 (ko) * 2011-08-11 2013-06-17 전자부품연구원 스마트 윈도우용 그래핀 기반 ｖｏ２ 적층체 및 제조방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101446167B1 (ko) * 2008-02-18 2014-10-01 가부시키가이샤 후지미인코퍼레이티드 미세 구조의 제작 방법 및 미세 구조를 갖는 기판
US8865268B2 (en) * 2009-04-28 2014-10-21 Nokia Corporation Method and apparatus
KR101121164B1 (ko) * 2009-07-10 2012-03-19 연세대학교 산학협력단 그래핀 나노리본의 제조방법
US9362364B2 (en) * 2009-07-21 2016-06-07 Cornell University Transfer-free batch fabrication of single layer graphene devices
US7947581B2 (en) * 2009-08-10 2011-05-24 Linde Aktiengesellschaft Formation of graphene wafers on silicon substrates
US8563965B2 (en) * 2010-02-02 2013-10-22 The Invention Science Fund I, Llc Doped graphene electronic materials
US8455981B2 (en) 2010-02-02 2013-06-04 The Invention Science Fund I, Llc Doped graphene electronic materials
US8426842B2 (en) * 2010-02-02 2013-04-23 The Invention Science Fund I, Llc Doped graphene electronic materials
US8354323B2 (en) * 2010-02-02 2013-01-15 Searete Llc Doped graphene electronic materials
US8278643B2 (en) * 2010-02-02 2012-10-02 Searete Llc Doped graphene electronic materials
KR101407209B1 (ko) * 2010-10-07 2014-06-16 포항공과대학교 산학협력단 미세 패턴 형성 방법 및 이를 이용한 미세 채널 트랜지스터 및 미세 채널 발광트랜지스터의 형성방법
KR101715355B1 (ko) 2010-11-30 2017-03-13 삼성전자주식회사 그래핀 전자 소자
CN102285631B (zh) * 2011-06-09 2014-08-13 北京大学 一种在石墨或石墨烯表面加工纳米尺度图形的方法
US9102118B2 (en) 2011-12-05 2015-08-11 International Business Machines Corporation Forming patterned graphene layers
JP5795527B2 (ja) * 2011-12-20 2015-10-14 日本電信電話株式会社 ナノワイヤの作製方法
KR101319263B1 (ko) * 2012-05-22 2013-10-18 전자부품연구원 스마트 윈도우용 그래핀 기반 ｖｏ２ 적층체
KR101910976B1 (ko) 2012-07-16 2018-10-23 삼성전자주식회사 그래핀을 이용한 전계효과 트랜지스터
KR101382911B1 (ko) 2012-09-03 2014-04-10 포항공과대학교 산학협력단 비등을 이용한 폼형상 그라핀 구조의 생성방법 및 이를 이용한 폼형상 그라핀 구조
US9711647B2 (en) * 2014-06-13 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thin-sheet FinFET device
US11629420B2 (en) * 2018-03-26 2023-04-18 Global Graphene Group, Inc. Production process for metal matrix nanocomposite containing oriented graphene sheets
KR102264384B1 (ko) * 2019-06-07 2021-06-14 한국과학기술원 액상 물질 플랫폼을 이용한 박막의 선택적 박리 및 전사 방법
US11397382B2 (en) * 2019-06-07 2022-07-26 Korea Advanced Institute Of Science And Technology Method for selective delamination and transfer of thin film using liquid platform
CN114014262B (zh) * 2021-10-13 2023-07-21 电子科技大学 一种石墨烯量子点阵列的微纳复合制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164432A (ja) 2008-01-08 2009-07-23 Fujitsu Ltd 半導体装置の製造方法、半導体装置および配線構造体
KR20090129298A (ko) * 2008-06-12 2009-12-16 포항공과대학교 산학협력단 그래핀 나노리본을 이용한 스핀밸브 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3908898B2 (ja) 2000-08-25 2007-04-25 株式会社神戸製鋼所 炭素系材料のエッチング方法
US7989067B2 (en) * 2003-06-12 2011-08-02 Georgia Tech Research Corporation Incorporation of functionalizing molecules in nanopatterned epitaxial graphene electronics
JP2005347378A (ja) 2004-06-01 2005-12-15 Canon Inc ナノカーボン材料のパターン形成方法、並びに、半導体デバイス及びその製造方法
JP2007158120A (ja) 2005-12-06 2007-06-21 Canon Inc ナノワイヤを用いた電気素子の製造方法及び製造装置
JP2007158117A (ja) 2005-12-06 2007-06-21 Canon Inc ナノワイヤ配列基板の製造方法及びこれを用いた電気素子の製造方法
US8119032B2 (en) * 2006-02-07 2012-02-21 President And Fellows Of Harvard College Gas-phase functionalization of surfaces including carbon-based surfaces
US8698226B2 (en) * 2008-07-31 2014-04-15 University Of Connecticut Semiconductor devices, methods of manufacture thereof and articles comprising the same
KR20100016928A (ko) * 2008-08-05 2010-02-16 서울대학교산학협력단 그래핀 나노 구조 용액 및 그래핀 소자의 제조방법.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164432A (ja) 2008-01-08 2009-07-23 Fujitsu Ltd 半導体装置の製造方法、半導体装置および配線構造体
KR20090129298A (ko) * 2008-06-12 2009-12-16 포항공과대학교 산학협력단 그래핀 나노리본을 이용한 스핀밸브 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101275631B1 (ko) * 2011-08-11 2013-06-17 전자부품연구원 스마트 윈도우용 그래핀 기반 ｖｏ２ 적층체 및 제조방법

Also Published As

Publication number Publication date
US8343366B2 (en) 2013-01-01
KR20100016929A (ko) 2010-02-16
JP2010041023A (ja) 2010-02-18
CN101643199A (zh) 2010-02-10
DE102008060644A1 (de) 2010-04-15
JP4825863B2 (ja) 2011-11-30
US20100032409A1 (en) 2010-02-11
DE102008060644B4 (de) 2011-09-15
CN101643199B (zh) 2012-12-19

Similar Documents

Publication Publication Date Title
KR100975641B1 (ko) 그래핀 나노 소자의 제조방법.
US20100035186A1 (en) Manufacturing a graphene device and a graphene nanostructure solution
US20200385850A1 (en) Nanoparticle fabrication
EP2032501B1 (de) Nanomikrofon bzw. -drucksensor
US9487869B2 (en) Pattern transfer with self-assembled nanoparticle assemblies
KR101355933B1 (ko) 화학적으로 개질된 그래핀에 다양한 바이오물질을 흡착시키는 방법
KR20070112733A (ko) 자기조립법을 이용한 나노구조의 정렬방법 및 그 응용방법
JPH10321834A (ja) ナノメータ・スケール粒子の成長方法
KR101039630B1 (ko) 기판 상에 나노구조체를 선택적으로 위치시키는 방법 및 이에 의해 형성된 나노구조체를 포함하는 나노-분자 소자
US7977177B2 (en) Methods of forming nano-devices using nanostructures having self-assembly characteristics
CN112259609A (zh) 通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法
KR101838637B1 (ko) 나노입자-그래핀 산화물 복합체 박막 및 그 제조방법
CN102593006B (zh) 一种减小金属与碳基材料的接触电阻的方法
JP4964406B2 (ja) 自己組織化単分子膜の縁部を用いた狭小形状の形成
JP3863229B2 (ja) 洗浄方法及びそれを用いた半導体装置の製造方法
KR20160055786A (ko) 서브-50-나노미터 구조를 패터닝하기 위한 방법
KR101029995B1 (ko) 대전된 물질을 이용한 1 차원 또는 2 차원 전도성 나노선의 고집적 방법 및 그에 의한 전도성 집적 나노선
JP2006187845A (ja) 微粒子固定方法
US20130130503A1 (en) Method for fabricating ultra-fine nanowire
KR20110069486A (ko) 금속 전극 제조 방법
Kim et al. Controlled patterning of vertical silicon structures using polymer lithography and wet chemical etching
KR101094738B1 (ko) 나노 소자의 형성방법
KR101081717B1 (ko) 나노선 성장용 촉매 패턴 형성 방법, 이를 이용한 나노선 형성 방법 및 그 방법으로 형성된 나노선을 이용한 나노선 소자
KR101527317B1 (ko) 나노 구조물의 형성 방법 및 이를 이용한 나노 소자의 제조 방법
KR101660402B1 (ko) 투명 전도성 산화물 필라를 이용한 고감도 센서 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130729

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170627

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 9