DE102008060644B4 - Verfahren zur Herstellung einer Graphennanostruktur - Google Patents

Verfahren zur Herstellung einer Graphennanostruktur Download PDF

Info

Publication number
DE102008060644B4
DE102008060644B4 DE102008060644A DE102008060644A DE102008060644B4 DE 102008060644 B4 DE102008060644 B4 DE 102008060644B4 DE 102008060644 A DE102008060644 A DE 102008060644A DE 102008060644 A DE102008060644 A DE 102008060644A DE 102008060644 B4 DE102008060644 B4 DE 102008060644B4
Authority
DE
Germany
Prior art keywords
layer
nanostructure
graphene
oxide
oxide nanostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008060644A
Other languages
English (en)
Other versions
DE102008060644A1 (de
Inventor
Seunghun Hong
Joohyung Lee
Tae Hyun Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SNU R&DB Foundation
Original Assignee
SNU R&DB Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SNU R&DB Foundation filed Critical SNU R&DB Foundation
Publication of DE102008060644A1 publication Critical patent/DE102008060644A1/de
Application granted granted Critical
Publication of DE102008060644B4 publication Critical patent/DE102008060644B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

Verfahren zur Herstellung einer Graphennanostruktur, welches die folgenden Schritte umfasst: Ausbilden einer Oxidnanostruktur auf einer Graphenschicht, Ausrichten der Oxidnanostruktur auf der Graphenschicht in eine vorbestimmte Richtung, Durchführen eines anisotropen Ätzens unter Verwendung der ausgerichteten Oxidnanostruktur als eine Maske, und Entfernen der nach dem anisotropen Ätzen verbleibenden Oxidnanostruktur.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Graphennanostruktur.
  • Aus Y. Xuan et al.: ”Atomic-layer-deposited nanostructures for graphene-based nanoelectronics”, Appl. Phys. Lett. 92, pp. 013101 (online January 2008) ist ein Atomlagen-Abscheidungsverfahren zum Herstellen von Oxyd-Nanobändern auf einer hochgeordneten pyrolytischen Graphitoberfläche bekannt.
  • Aus der US 2007/0 287 011 A1 ist ein Verfahren zum Einbauen funktionalisierender Moleküle in eine nanostrukturierte epitaxiale Graphenstruktur bekannt.
  • Aus Zhihong Chen et al.: ”Graphene nano-ribbon electronics”, Physica E 40, pp. 228–232 (2007) ist ein Verfahren zum Herstellen eines Graphennanoband-Feldeffekttransistors bekannt.
  • Aus M. C. Lemme et al.: ”Mobility in graphene double gate field effect transistors”, Solid-State Electronics 52, pp. 514–518 (online February 2008) ist eine Untersuchung der elektrischen Eigenschaften von Doppelgate-Feldtransistoren bekannt, welche aus Graphenmonolagen hergestellt sind.
  • Graphen zeigt stabile Eigenschaften und eine hohe elektrische Mobilität und ist von beträchtlichem Interesse als ein Material für die Verwendung in Halbleitervorrichtungen der nächsten Generation. Um jedoch Halbleitereigenschaften aufzuzeigen, ist es typischerweise notwendig, dass das Graphen in der Form eines Kanals mit einer Linienbreite im Nanomaßstab ausgebildet wird, da Graphen grundsätzlich metallische Eigenschaften aufweist.
  • So ist beispielsweise das derzeitige Verständnis derart, dass Graphen eine Linienbreite von 1–2 nm aufweisen muss, damit es eine Siliciumbandlücke, d. h. ungefähr 1,11 eV, aufweist. Es ist jedoch mittels der derzeit verfügbaren Halbleiterverarbeitungstechniken nicht möglich, Graphen auf eine derart geringe Linienbreite im Nanomaßstab (weniger als 3 nm) zu schneiden. Obwohl bereits ein beträchtliches Interesse an der Verwendung von Graphen vorliegt, wurden demgemäß Graphenhalbleitervorrichtungen bis jetzt nicht praktisch realisiert.
  • Es ist demgemäß die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Graphennanostruktur, d. h. eine Graphenstruktur im Nanomaßstab, bereitzustellen.
  • Die Aufgabe wird gelöst durch die Verfahren zur Herstellung einer Graphennanostruktur gemäß den Ansprüchen 1, 8 und 17.
  • In einer erfindungsgemäßen Ausführungsform umfasst ein Verfahren zur Herstellung einer Graphennanostruktur im Nanomaßstab die Schritte:
    Ausbilden einer Oxidnanostruktur auf einer Graphenschicht,
    Ausrichten der Oxidnanostruktur auf der Graphenschicht in eine vorbestimmte Richtung,
    Durchführen eines anisotropen Ätzens unter Verwendung der ausgerichteten Oxidnanostruktur als eine Maske und
    Entfernen der nach dem anisotropen Ätzen verbleibenden Oxidnanostruktur.
  • In einer anderen erfindungsgemäßen Ausführungsform umfasst das Verfahren zur Herstellung einer Graphenstruktur im Nanomaßstab die folgenden Schritte:
    Ausbilden einer Metallschicht auf einer Graphenschicht,
    Ausbilden eines Molekülschichtmusters mit einer hydrophoben Molekülschicht in einem ersten Bereich auf der Metallschicht,
    Ausrichten einer Oxidnanostruktur in einem zweiten Bereich auf der Metallschicht, wo die hydrophobe Molekülschicht nicht ausgebildet ist,
    Durchführen eines anisotropen Ätzens unter Verwendung der ausgerichteten Oxidnanostruktur als eine Maske und
    Entfernen der nach dem anisotropen Ätzen verbleibenden Oxidnanostruktur und Metallschichtnanostruktur.
  • In einer weiteren erfindungsgemäßen Ausführungsform umfasst das Verfahren zur Herstellung einer Graphenstruktur im Nanomaßstab die folgenden Schritte:
    Ausbilden einer Opferschicht auf einer Graphenschicht,
    Ausbilden einer Metallschicht auf der Opferschicht,
    Ausbilden eines Molekülschichtmusters mit einer hydrophoben Molekülschicht in einem ersten Bereich auf der Metallschicht,
    Ausrichten einer Oxidnanostruktur in einem zweiten Bereich auf der Metallschicht, wo die hydrophobe Molekülschicht nicht ausgebildet ist,
    Durchführen eines anisotropen Ätzens unter Verwendung der ausgerichteten Oxidnanostruktur als eine Maske und
    Entfernen der nach dem anisotropen Ätzen verbleibenden Oxidnanostruktur, Metallschichtnanostruktur und Opferschichtnanostruktur.
  • Weitere Vorteile und Merkmale der vorliegenden Erfindung ergeben sich aufgrund der Beschreibung von Ausführungsbeispielen sowie anhand der Zeichnungen.
  • Es zeigt:
  • 1A–1F den Ablauf eines Verfahrens zur Herstellung einer Graphenstruktur gemäß einer ersten beispielhaften Ausführungsform;
  • 2 ein Flussdiagramm, das das Verfahren zur Herstellung einer Graphenstruktur gemäß der ersten beispielhaften Ausführungsform aufzeigt;
  • 3A–3G den Ablauf eines Verfahrens zur Herstellung einer Graphenstruktur gemäß einer zweiten beispielhaften Ausführungsform;
  • 4 ein Flussdiagramm, das das Verfahren zur Herstellung einer Graphenstruktur gemäß der zweiten beispielhaften Ausführungsform aufzeigt;
  • 5A–5F den Ablauf eines Verfahrens zur Herstellung einer Graphenstruktur gemäß einer dritten beispielhaften Ausführungsform; und
  • 6 ein Flussdiagramm, das das Verfahren zur Herstellung einer Graphenstruktur gemäß der dritten beispielhaften Ausführungsform aufzeigt.
  • In der folgenden ausführlichen Beschreibung werden unter Bezug auf die Figuren verschiedene beispielhafte Ausführungsformen aufgezeigt und beschrieben, und der Fachmann auf dem Gebiet wird erkennen, dass die beschriebenen Ausführungsformen auf verschiedene Weisen modifiziert werden können, ohne vom Geist und Umfang der Offenbarung abzuweichen.
  • Soweit nicht anderweitig explizit angegeben, ist der Ausdruck „umfassen” und derartige Variationen wie „umfasst” oder „umfassend” derart zu verstehen, dass damit ein Einbeziehen der bezeichneten Elemente, jedoch kein Ausschluss irgendwelcher anderer Elemente gemeint ist.
  • Wenn eine Schicht, ein Film, ein Bereich oder ein Substrat derart bezeichnet wird, dass es „auf” einem anderen Element vorliegt, ist dies so zu verstehen, dass es direkt auf dem anderen Element vorliegt oder dass auch dazwischen liegende Elemente vorhanden sein können. Wenn im Gegensatz dazu ein Element als „direkt auf” einem anderen Element bezeichnet wird, sind keine dazwischen liegenden Elemente vorhanden.
  • In den folgenden beispielhaften Ausführungsformen werden Techniken zur Herstellung einer Graphenstruktur mit einer Linienbreite im Nanomaßstab unter Verwendung einer Oxidnanostruktur als einer Maske offenbart. In der folgenden Beschreibung wird ein Nanodraht als ein Beispiel der als eine Maske verwendeten Nanostruktur verwendet. Es ist jedoch selbstverständlich, dass auch Nanostrukturen mit verschiedenen anderen Gestalten wie einem Kreis, einer Ellipse und dergleichen verwendet werden können.
  • Ein Oxidnanodraht mit einer kovalenten Bindung zeigt eine stärkere Bindung als ein Metall mit einer metallischen Bindung und zeigt eine weit geringere Ätzrate in Bezug auf ein Ionenstrahlätzen als ein Metall auf. Daher kann ein Oxidnanodraht als eine Maske verwendet werden, um periphere Materialien zu entfernen, wenn ein Ätzvorgang geeignet gesteuert wird.
  • Nachfolgend wird unter Bezug auf die 1 und 2 ein Verfahren zur Herstellung einer Graphenstruktur gemäß einer ersten beispielhaften Ausführungsform ausführlich beschrieben.
  • Wie in 1(A) aufgezeigt, ist ein Graphenschicht 120 auf einem Substrat 110 ausgebildet (S110 in 2). In der vorliegenden beispielhaften Ausführungsform wird als das Substrat 110 ein Siliciumsubstrat verwendet, jedoch ist das Substrat 110 nicht darauf beschränkt. Als das Substrat 110 kann auch ein festes Substrat eines beliebigen anderen Materials, das für die Herstellung einer Vorrichtung geeignet ist, verwendet werden.
  • Die Graphenschicht 120 kann mittels verschiedener Verfahren auf dem Substrat 110 ausgebildet werden, und es wird nachfolgend eine beispielhafte Technik ausführlich beschrieben.
  • In einer Gaskammer wird bei 1000°C und einer 3%igen Wasserstoffatmosphäre (H2-Atmosphäre) expandierbarer Graphit verarbeitet und wird mittels Ultraschallwellen während ungefähr 30 Minuten in Dichlorethan dispergiert. Dadurch wird ein dünnes Graphen in einer Lösung dispergiert. Wenn die Lösung mit dem dispergierten Graphen auf das Substrat 110 angewendet wird und dann gespült wird, wird die Graphenschicht 120 auf dem Substrat 110 ausgebildet.
  • Wie in 1(B) aufgezeigt, werden anschließend Oxidnanodrähte 130 auf der Graphenschicht 120 ausgebildet (S120 in 2). In der vorliegenden beispielhaften Ausführungsform wird als der Oxidnanodraht 130 ein Vanadiumoxidnanodraht (z. B. V2O5-Nanodraht) verwendet. Der Oxidnanodraht 130 kann auf verschiedene Weisen auf der Graphenschicht 120 ausgebildet werden, und der Vanadiumoxidnanodraht wird beispielsweise wie folgt auf der Graphenschicht 120 ausgebildet.
  • Bei Graphen können auf dessen Oberfläche auf einfache Weise induzierte elektrische Dipole ausgebildet werden, und ein derartiges Graphen, das mit induzierten elektrischen Dipolen ausgebildet wurde, zeigt eine Affinität zu einem Vanadiumoxidnanodraht mit einer negativen Ladung. Wenn ein mit Graphen versehenes Substrat (nachfolgend als ein „Graphensubstrat” bezeichnet) in eine Vanadiumoxidnanodrahtlösung getaucht wird, haften Nanodrähte an einer Oberfläche der Graphenschicht an. In diesem Fall kann die Affinität zwischen dem Vanadiumoxidnanodraht und dem Substrat erhöht werden, indem eine positive Spannung an das Graphensubstrat angelegt wird. Zu diesem Zeitpunkt werden die Oxidnanodrähte 130 ohne Richtungscharakteristik ausgebildet und sind in beliebigen Richtungen ausgerichtet.
  • Wie in 1(C) aufgezeigt, wird das Graphensubstrat, auf das Oxidnanodrähte 130 aufgebracht sind, die in beliebigen Richtungen ausgerichtet sind, in ultrareines Wasser eingetaucht und dann entlang einer gewünschten Ausrichtungsrichtung aus dem ultrareinen Wasser herausgezogen (S130 in 2). Die Oxidnanodrähte 130 werden dabei durch die Oberflächenspannung auf der Graphenschicht 120 entlang der Richtung des Herausziehens wieder ausgerichtet, wie dies in 1(D) aufgezeigt ist.
  • Wie in 1(E) aufgezeigt, wird anschließend das Graphensubstrat mit den wieder ausgerichteten Oxidnanodrähten 130 in eine Apparatur zur Behandlung mit einem fokussierten Ionenstrahl (FIB-Apparatur) gegeben und wird dann ein Ionenstrahlätzprozess durchgeführt (S140 in 2). Das heißt, es wird unter Verwendung der auf der Graphenschicht 120 ausgerichteten Nanodrähte 130 als eine Maske ein Ionenstrahlätzprozess, welcher eine Art eines anisotropen Ätzprozesses ist, durchgeführt.
  • Ein Oxidnanodraht mit einer kovalenten Bindung zeigt eine stärkere Bindung als Graphen mit einer metallischen Bindung und zeigt in Bezug auf ein Ionenstrahlätzen eine weit geringere Ätzrate als Graphen. Daher kann ein Oxidnanodraht als eine Maske verwendet werden, um Graphen an der Peripherie der Maske zu entfernen, wenn der Ätzvorgang geeignet gesteuert wird.
  • Das heißt, wenn wie in 1(E) aufgezeigt das Ionenstrahlätzen auf dem Graphenmuster, auf welchem die Oxidnanodrähte 130 ausgerichtet sind, durchgeführt wird, bleibt die Graphenschicht 120 unter den Nanodrähten 130 erhalten, wird jedoch die Graphenschicht 120 der anderen Bereiche entfernt, da die Nanodrähte 130 als eine Maske fungieren.
  • Nach dem Ionenstrahlätzen wird das Substrat 110 unter Verwendung einer Pufferlösung (z. B. einer wässrigen einmolaren Lösung von NaCl (1 M NaCl-Lösung)) während ungefähr 10 Minuten gespült (S150 in 2). Das Ergebnis davon ist, dass die Oxidnanodrähte 130 vollständig entfernt werden und lediglich eine Graphenstruktur des Nanodrahtschemas zurückbleibt, wie dies in 1(F) dargestellt ist.
  • In der ersten beispielhaften Ausführungsform wird ein Vanadiumoxidnanodraht als ein Beispiel des als eine Maske verwendeten Oxidnanodrahts 130, verwendet, da der Vanadiumoxidnanodraht auf einfache Weise in einer sehr engen Nanomaßstabsgröße ausgebildet werden kann.
  • Es können jedoch anstelle von Vanadiumoxid auch andere Materialien verwendet werden, die eine hohe Widerstandsfähigkeit in Bezug auf einen Ionenstrahl aufweisen. Beispielhaft zeigen Oxidmaterialien wie Vanadiumpentoxid (V2O5) (es können auch andere Vanadiumoxide VxOy verwendet werden), Zinkoxid (ZnO5) und Siliciumdioxid (SiO2) typischerweise eine hohe Beständigkeit in Bezug auf einen Ionenstrahl. Das ist teilweise darin begründet, dass die Bindungsfestigkeit hoch ist. Da die Oxide typischerweise Isolatoren sind, fließen darüber hinaus keine Ladungen, wie sie bei dem Einwirken des Ionenstrahls erzeugt werden, sondern sammeln sich an, und können die angesammelten Ladungen den Ionenstrahl ablenken.
  • Nachfolgend wird unter Bezug auf die 3 und 4 ein Verfahren zur Herstellung einer Graphenstruktur im Nanomaßstab gemäß einer zweiten beispielhaften Ausführungsform beschrieben. In dieser zweiten beispielhaften Ausführungsform wird anstelle des Ausrichtens des Oxidnanodrahts unter Verwendung einer Oberflächenspannung, wie dies oben unter Bezug auf 1(C) beschrieben wurde, ein Oxidnanodraht an einer spezifischen Stelle und mit einer spezifischen Ausrichtung auf einem Molekülschichtmuster platziert.
  • Nanodrähte mit einer Oxidoberfläche werden nicht mit einer hydrophoben Molekülschicht aneinandergefügt, sondern werden mit einer hydrophilen Molekülschicht oder einer festen Oberfläche, die mit einer entgegengesetzten Polarität in Bezug auf die Oxide geladen ist, aneinandergefügt.
  • Das nachfolgend beschriebene Verfahren zur Herstellung einer Graphenstruktur im Nanomaßstab verwendet eine Technik zur Ausbildung eines Oxidnanodrahts an einer spezifischen Stelle und mit einer spezifischen Ausrichtung auf einer hydrophilen Molekülschicht, wobei die Eigenschaft des selektiven Aneinanderfügens verwendet wird, welche nachfolgend als ein Verfahren des selektiven Aneinanderfügens bezeichnet wird.
  • Wie in 3(A) aufgezeigt, wird auf einem Substrat 250 eine Graphenschicht 260 ausgebildet (S210 in 4). Die Graphenschicht 260 kann durch verschiedene Verfahren, wie sie in der Beschreibung der ersten beispielhaften Ausführungsform erwähnt wurden, auf dem Substrat 250 ausgebildet werden.
  • Wie in 3(B) aufgezeigt, wird anschließend auf einer Oberfläche der Graphenschicht 260 unter Verwendung eines thermischen Verdampfers oder eines Sputterns eine Metallschicht 270 abgeschieden (S220 in 4). In der vorliegenden beispielhaften Ausführungsform wird als die Metallschicht 270 Gold verwendet. Es können jedoch auch andere Metalle verwendet werden.
  • Wie in 3(C) aufgezeigt, wird anschließend auf der Metallschicht 270 ein Molekülschichtmuster 280 ausgebildet, das ein hydrophobes Molekülschichtmuster 284 und ein hydrophiles Molekülschichtmuster 282, welche mit positiven Ladungen geladen sind, einschließt (S230 in 4).
  • In den nachfolgenden Prozessen verhindert die hydrophobe Molekülschicht 284 eine Absorption von Oxidnanodrähten und unterstützt die hydrophile Molekülschicht 282 die Absorption der Oxidnanodrähte indem die Affinität zu diesen erhöht wird. Obwohl der Oxidnanodraht ohne Ausbilden der hydrophilen Molekülschicht 282 gemäß der zweiten bevorzugten Ausführungsform ausgebildet werden kann, indem eine positive Spannung an die Metallschicht 270 angelegt wird, ist nach einem Ausbilden der hydrophilen Molekülschicht 282 die Absorption der Oxidnanodrähte auf der hydrophilen Molekülschicht 282 erleichtert.
  • Das Molekülschichtmuster 280 kann ausgebildet werden unter Verwendung verschiedener Techniken wie beispielsweise Mikrokontaktdrucken, Fotolithografie und Dip-Pen-Nanolithografie (DPN). Da in der zweiten beispielhaften Ausführungsform Vanadiumoxidnanodrähte mit negativen Ladungen als Oxidnanodrähte verwendet werden, wird als eine hydrophobe Molekülschicht 284 auf der Metallschicht 270 ein Material wie Octadecanthiol (ODT) als Muster aufgebracht und wird als die hydrophile Molekülschicht 282 ein Material wie Cysteamin als Muster aufgebracht.
  • Wie in 3(D) aufgezeigt, wird anschließend das mit der Molekülschicht bemusterte Substrat 250 in eine Vanadiumoxidnanodrahtlösung getaucht und werden die Vanadiumoxidnanodrähte 290 selektiv mit der hydrophilen Molekülschicht 282, die positiv geladen ist, aneinandergefügt (S240 in 4). In diesem Fall können die Vanadiumoxidnanodrähte 290 mit einer Auflösung im Nanometermaßstab ausgerichtet werden.
  • Wie in 3(E) aufgezeigt, wird anschließend ein Ionenstrahlätzen auf das Substrat 250, auf dem die Vanadiumoxidnanodrähte 290 ausgerichtet vorliegen, angewendet (S250 in 4). Als Ergebnis des Ionenstrahlätzens wird das Molekülschichtmuster 280, die Metallschicht 270 und die Graphenschicht 260 entfernt, wobei jedoch die Vanadiumoxide 290 zurückbleiben. Das heißt, die Vanadiumoxidnanodrähte 290 fungieren als eine Maske und bleiben demgemäß die Metallschicht 270 und die Graphenschicht 260 unter den Vanadiumoxidnanodrähten 290 nach dem Einwirken des Ionenstrahls erhalten.
  • Die Metallschichtstruktur unter den Vanadiumoxidnanodrähten 290, die nach dem Ionenstrahlätzen zurückbleibt, wird nachfolgend als „Metallnanodrähte” bezeichnet.
  • Wie in 3(F) aufgezeigt, wird im Anschluss an das Einwirken des Ionenstrahls das Substrat 250 unter Verwendung einer Pufferlösung (z. B. eine einmolare wässrige Lösung von NaCl) während ungefähr 10 Minuten gespült (S260 in 4), so dass die Vanadiumoxidnanodrähte 290 vollständig entfernt werden und lediglich die Metallnanodrähte und die Graphennanostruktur zurückbleiben.
  • Wie in 3(G) aufgezeigt, werden schließlich die Metallnanodrähte von dem Substrat 250 mittels einer Metallätzlösung entfernt (S270 in 4) und verbleibt lediglich die Graphennanostruktur auf dem Substrat 250. In dieser zweiten beispielhaften Ausführungsform kann als die Metallätzlösung eine Mischlösung aus Salpetersäure und Chlorwasserstoffsäure verwendet werden. Die Molekülschicht oberhalb des Metallnanodrahts wird ebenfalls entfernt, wenn die Metallnanodrähte entfernt werden.
  • In der zweiten beispielhaften Ausführungsform werden, wie in 3(D) aufgezeigt, die als eine Maske des Ionenstrahlätzens verwendeten Vanadiumoxidnanodrähte 290 auf der Metallschicht 270 ausgerichtet. Die Metallschicht 270 wird vor den Vanadiumoxidnanodrähten 290 ausgebildet, da es schwierig sein kann, die Vanadiumoxidnanodrähte 290 unter Verwendung eines Verfahrens des selektiven Aneinanderfügens direkt auf der Graphenschicht 260 auszurichten.
  • Nachfolgend wird unter Bezug auf die 5 und 6 ein Verfahren zur Herstellung einer Graphenstruktur im Nanomaßstab gemäß einer dritten beispielhaften Ausführungsform beschrieben. In der dritten beispielhaften Ausführungsform werden gleichermaßen wie oben für die zweite beispielhafte Ausführungsform beschrieben Oxidnanodrähte unter Verwendung eines Verfahrens des selektiven Aneinanderfügens ausgebildet. Im Unterschied zu der zweiten beispielhaften Ausführungsform wird jedoch vor dem Abscheiden einer Metallschicht auf der Graphenschicht ein Verfahren zum Abscheiden einer Opferschicht hinzugefügt. Für ein einfacheres und besseres Verständnis der nachfolgenden Beschreibung werden Prozesse und Arbeitsschritte, die im Wesentlichen gleich denen sind, wie sie in der zweiten beispielhaften Ausführungsform beschrieben werden, in einer gekürzten Version beschrieben.
  • Wie in 5(A) aufgezeigt, wird auf einem Substrat 350 eine Graphenschicht 360 ausgebildet (S310 in 6). Wie in 5(B) aufgezeigt, wird anschließend unter Verwendung eines thermischen Verdampfers oder eines Sputterns eine Opferschicht 300 auf einer Oberfläche der Graphenschicht 360 abgeschieden (S320 in 6). In dieser dritten beispielhaften Ausführungsform kann Aluminium als die Opferschicht 300 verwendet werden. Aluminium zeigt eine relativ hohe Ionisationsneigung und wird leicht entfernt, da es leicht oxidiert und geätzt werden kann. Für die Opferschicht 300 kann auch ein anderes Material als Aluminium verwendet werden, solange das Material leichter als die danach ausgebildete Metallschicht oxidiert und geätzt werden kann.
  • Wie in 5(C) aufgezeigt, wird anschließend eine Metallschicht 370 auf der Opferschicht 300 ausgebildet (S330 in 6) und werden dann ein Molekülschichtmuster 380, das ein hydrophobes Molekülschichtmuster 384 und ein hydrophiles Molekülschichtmuster 382, geladen mit positiven Ladungen, enthält, auf der Metallschicht 370 ausgebildet (S340 in 6). In dieser dritten beispielhaften Ausführungsform kann als die Metallschicht 370 Gold (Au) verwendet werden.
  • Wie in 5(C) aufgezeigt, werden anschließend Vanadiumoxidnanodrähte 390 auf dem mit der Molekülschicht bemusterten Substrat 350 durch ein Verfahren des selektiven Aneinanderfügens ausgerichtet (S350 in 6).
  • Wie in 5(D) aufgezeigt, werden anschließend in einem Bereich, der nicht mit den Vanadiumoxidnanodrähten 390 abgedeckt ist, durch Anwenden des Ionenstrahls auf das Substrat 350, auf dem die Vanadiumnanodrähte 390 ausgerichtet vorliegen, das Molekülschichtmuster 380, die Metallschicht 370, die Opferschicht 300 und die Graphenschicht 360 entfernt (S360 in 6).
  • Im Anschluss an das Einwirken des Ionenstrahls werden die Vanadiumoxidnanodrähte 390 unter Verwendung einer Pufferlösung (z. B. einer einmolaren wässrigen Lösung von NaCl) von dem Substrat 350 entfernt (S370 in 6) und wird dann die Opferschicht 300 wie in 5(F) aufgezeigt vollständig entfernt (S380 in 6).
  • In der dritten beispielhaften Ausführungsform wird anstelle des Entfernens der Metallschicht 370 mittels einer Metallätzlösung die Opferschicht 300 aus Aluminium durch Eintauchen des Substrats 350 in eine Tetramethylammoniumhydroxidlösung (TMAH-Lösung) geätzt, so dass die Metallschicht 370 und das Molekülschichtmuster 380, welches auf der Opferschicht 300 ausgebildet ist, durch Abspaltung entfernt werden können. Im Gegensatz zu der zweiten beispielhaften Ausführungsform wird in dieser dritten beispielhaften Ausführungsform die Opferschicht 300 unter Verwendung einer alkalischen TMAH-Lösung entfernt anstelle der Entfernung der Metallschicht 370 unter Verwendung einer Metallätzlösung, die stark sauer ist. Es kann daher eine Graphennanostruktur ausgebildet werden, ohne dass eine Beschädigung des Graphens verursacht wird.
  • Die vorliegende Erfindung kann in anderen spezifischen Formen ausgebildet werden, ohne von den grundlegenden Eigenschaften oder Merkmalen der Erfindung abzuweichen. Daher sind die beschriebenen Ausführungsformen in jeglicher Hinsicht als lediglich veranschaulichend und nicht einschränkend gedacht. Der Umfang der Erfindung wird daher vielmehr durch die anhängenden Ansprüche angegeben. Alle Änderungen innerhalb der Bedeutung und des Äquivalenzbereichs der Ansprüche liegen daher innerhalb ihres Umfangs.

Claims (24)

  1. Verfahren zur Herstellung einer Graphennanostruktur, welches die folgenden Schritte umfasst: Ausbilden einer Oxidnanostruktur auf einer Graphenschicht, Ausrichten der Oxidnanostruktur auf der Graphenschicht in eine vorbestimmte Richtung, Durchführen eines anisotropen Ätzens unter Verwendung der ausgerichteten Oxidnanostruktur als eine Maske, und Entfernen der nach dem anisotropen Ätzen verbleibenden Oxidnanostruktur.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Graphenschicht auf einem Substrat ausgebildet ist.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Substrat mit der ausgebildeten Graphenschicht in eine die Oxidnanostruktur enthaltende Lösung getaucht wird, so dass die Oxidnanostruktur der Lösung auf der Graphenschicht ausgebildet wird.
  4. Verfahren nach einem der Ansprüche 1–3, dadurch gekennzeichnet, dass die Oxidnanostruktur in einer beliebigen Ausrichtung auf der Graphenschicht ausgebildet wird.
  5. Verfahren nach einem der Ansprüche 1–4, dadurch gekennzeichnet, dass die Oxidnanostruktur auf der Graphenschicht ausgerichtet wird durch Eintauchen der Graphenschicht mit der ausgebildeten Oxidnanostruktur in ultrareines Wasser und dann Herausziehen der Graphenschicht aus dem ultrareinen Wasser entlang einer vorbestimmten Richtung.
  6. Verfahren nach einem der Ansprüche 1–5, dadurch gekennzeichnet, dass das anisotrope Ätzen ein Ionenstrahlätzen ist, das unter Verwendung der ausgerichteten Oxidnanostruktur als eine Maske durchgeführt wird.
  7. Verfahren nach einem der Ansprüche 1–6, dadurch gekennzeichnet, dass die Oxidnanostruktur einen Vanadiumoxidnanodraht umfasst.
  8. Verfahren zur Herstellung einer Graphennanostruktur, welches die folgenden Schritte umfasst: Ausbilden einer Metallschicht auf einer Graphenschicht, Ausbilden eines Molekülschichtmusters mit einer hydrophoben Molekülschicht in einem ersten Bereich auf der Metallschicht, Ausrichten einer Oxidnanostruktur in einem zweiten Bereich auf der Metallschicht, wo die hydrophobe Molekülschicht nicht ausgebildet ist, Durchführen eines anisotropen Ätzens unter Verwendung der ausgerichteten Oxidnanostruktur als eine Maske, und Entfernen der nach dem anisotropen Ätzen verbleibenden Oxidnanostruktur und Metallschichtnanostruktur.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Graphenschicht auf einem Substrat ausgebildet ist.
  10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass es nach dem Entfernen der Oxidnanostruktur unter Verwendung einer Pufferlösung ferner ein Entfernen der Metallschichtnanostruktur mittels einer Metallätzlösung umfasst.
  11. Verfahren nach einem der Ansprüche 8–10, dadurch gekennzeichnet, dass in dem zweiten Bereich auf der Metallschicht eine hydrophile Molekülschicht ausgebildet wird.
  12. Verfahren nach einem der Ansprüche 8–11, dadurch gekennzeichnet, dass die Metallschicht aus Gold (Au) gebildet wird.
  13. Verfahren nach einem der Ansprüche 8–12, dadurch gekennzeichnet, dass die hydrophobe Molekülschicht Octadecanthiol umfasst.
  14. Verfahren nach einem der Ansprüche 11–13, dadurch gekennzeichnet, dass die hydrophile Molekülschicht Cysteamin umfasst.
  15. Verfahren nach einem der Ansprüche 8–14, dadurch gekennzeichnet, dass das anisotrope Ätzen ein Ionenstrahlätzen ist, das unter Verwendung der ausgerichteten Oxidnanostruktur als eine Maske durchgeführt wird.
  16. Verfahren nach einem der Ansprüche 8–15, dadurch gekennzeichnet, dass die Oxidnanostruktur einen Vanadiumoxidnanodraht umfasst.
  17. Verfahren zur Herstellung einer Graphennanostruktur, welches die folgenden Schritte umfasst: Ausbilden einer Opferschicht auf einer Graphenschicht, Ausbilden einer Metallschicht auf der Opferschicht, Ausbilden eines Molekülschichtmusters mit einer hydrophoben Molekülschicht in einem ersten Bereich auf der Metallschicht, Ausrichten einer Oxidnanostruktur in einem zweiten Bereich auf der Metallschicht, wo die hydrophobe Molekülschicht nicht ausgebildet ist, Durchführen eines anisotropen Ätzens unter Verwendung der ausgerichteten Oxidnanostruktur als eine Maske, und Entfernen der nach dem anisotropen Ätzen verbleibenden Oxidnanostruktur, Metallschichtnanostruktur und Opferschicht.
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass die Graphenschicht auf einem Substrat ausgebildet ist.
  19. Verfahren nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass das Verfahren nach dem Entfernen der Oxidnanostruktur unter Verwendung einer Pufferlösung ferner ein Entfernen der Opferschichtnanostruktur umfasst.
  20. Verfahren nach einem der Ansprüche 17–19, dadurch gekennzeichnet, dass die Metallschicht aus Gold gebildet wird und die Opferschicht aus Aluminium gebildet wird.
  21. Verfahren nach einem der Ansprüche 17–20, dadurch gekennzeichnet, dass die Opferschichtnanostruktur unter Verwendung einer Tetramethylammoniumhydroxidlösung entfernt wird.
  22. Verfahren nach einem der Ansprüche 17–21, dadurch gekennzeichnet, dass in dem zweiten Bereich auf der Metallschicht eine hydrophile Molekülschicht ausgebildet wird.
  23. Verfahren nach einem der Ansprüche 17–22, dadurch gekennzeichnet, dass das anisotrope Ätzen ein Ionenstrahlätzen ist, das unter Verwendung der ausgerichteten Oxidnanostruktur als eine Maske durchgeführt wird.
  24. Verfahren nach einem der Ansprüche 17–23, dadurch gekennzeichnet, dass die Oxidnanostruktur einen Vanadiumoxidnanodraht umfasst.
DE102008060644A 2008-08-05 2008-12-05 Verfahren zur Herstellung einer Graphennanostruktur Expired - Fee Related DE102008060644B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080076585A KR100975641B1 (ko) 2008-08-05 2008-08-05 그래핀 나노 소자의 제조방법.
KR10-2008-0076585 2008-08-05

Publications (2)

Publication Number Publication Date
DE102008060644A1 DE102008060644A1 (de) 2010-04-15
DE102008060644B4 true DE102008060644B4 (de) 2011-09-15

Family

ID=41651930

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008060644A Expired - Fee Related DE102008060644B4 (de) 2008-08-05 2008-12-05 Verfahren zur Herstellung einer Graphennanostruktur

Country Status (5)

Country Link
US (1) US8343366B2 (de)
JP (1) JP4825863B2 (de)
KR (1) KR100975641B1 (de)
CN (1) CN101643199B (de)
DE (1) DE102008060644B4 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101446167B1 (ko) * 2008-02-18 2014-10-01 가부시키가이샤 후지미인코퍼레이티드 미세 구조의 제작 방법 및 미세 구조를 갖는 기판
US8865268B2 (en) * 2009-04-28 2014-10-21 Nokia Corporation Method and apparatus
KR101121164B1 (ko) * 2009-07-10 2012-03-19 연세대학교 산학협력단 그래핀 나노리본의 제조방법
WO2011046655A2 (en) * 2009-07-21 2011-04-21 Cornell University Transfer-free batch fabrication of single layer graphene devices
US7947581B2 (en) * 2009-08-10 2011-05-24 Linde Aktiengesellschaft Formation of graphene wafers on silicon substrates
US8426842B2 (en) * 2010-02-02 2013-04-23 The Invention Science Fund I, Llc Doped graphene electronic materials
US8278643B2 (en) * 2010-02-02 2012-10-02 Searete Llc Doped graphene electronic materials
US8455981B2 (en) 2010-02-02 2013-06-04 The Invention Science Fund I, Llc Doped graphene electronic materials
US8563965B2 (en) * 2010-02-02 2013-10-22 The Invention Science Fund I, Llc Doped graphene electronic materials
US8354323B2 (en) 2010-02-02 2013-01-15 Searete Llc Doped graphene electronic materials
KR101407209B1 (ko) * 2010-10-07 2014-06-16 포항공과대학교 산학협력단 미세 패턴 형성 방법 및 이를 이용한 미세 채널 트랜지스터 및 미세 채널 발광트랜지스터의 형성방법
KR101715355B1 (ko) 2010-11-30 2017-03-13 삼성전자주식회사 그래핀 전자 소자
CN102285631B (zh) * 2011-06-09 2014-08-13 北京大学 一种在石墨或石墨烯表面加工纳米尺度图形的方法
KR101275631B1 (ko) * 2011-08-11 2013-06-17 전자부품연구원 스마트 윈도우용 그래핀 기반 ｖｏ２ 적층체 및 제조방법
US9102118B2 (en) 2011-12-05 2015-08-11 International Business Machines Corporation Forming patterned graphene layers
JP5795527B2 (ja) * 2011-12-20 2015-10-14 日本電信電話株式会社 ナノワイヤの作製方法
KR101319263B1 (ko) * 2012-05-22 2013-10-18 전자부품연구원 스마트 윈도우용 그래핀 기반 ｖｏ２ 적층체
KR101910976B1 (ko) 2012-07-16 2018-10-23 삼성전자주식회사 그래핀을 이용한 전계효과 트랜지스터
KR101382911B1 (ko) 2012-09-03 2014-04-10 포항공과대학교 산학협력단 비등을 이용한 폼형상 그라핀 구조의 생성방법 및 이를 이용한 폼형상 그라핀 구조
US9711647B2 (en) * 2014-06-13 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thin-sheet FinFET device
US11629420B2 (en) * 2018-03-26 2023-04-18 Global Graphene Group, Inc. Production process for metal matrix nanocomposite containing oriented graphene sheets
US11397382B2 (en) * 2019-06-07 2022-07-26 Korea Advanced Institute Of Science And Technology Method for selective delamination and transfer of thin film using liquid platform
KR102264384B1 (ko) * 2019-06-07 2021-06-14 한국과학기술원 액상 물질 플랫폼을 이용한 박막의 선택적 박리 및 전사 방법
CN114014262B (zh) * 2021-10-13 2023-07-21 电子科技大学 一种石墨烯量子点阵列的微纳复合制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070287011A1 (en) * 2003-06-12 2007-12-13 Deheer Walt A Incorporation of functionalizing molecules in nanopatterned epitaxial graphene electronics

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3908898B2 (ja) 2000-08-25 2007-04-25 株式会社神戸製鋼所 炭素系材料のエッチング方法
JP2005347378A (ja) 2004-06-01 2005-12-15 Canon Inc ナノカーボン材料のパターン形成方法、並びに、半導体デバイス及びその製造方法
JP2007158117A (ja) 2005-12-06 2007-06-21 Canon Inc ナノワイヤ配列基板の製造方法及びこれを用いた電気素子の製造方法
JP2007158120A (ja) 2005-12-06 2007-06-21 Canon Inc ナノワイヤを用いた電気素子の製造方法及び製造装置
US8119032B2 (en) * 2006-02-07 2012-02-21 President And Fellows Of Harvard College Gas-phase functionalization of surfaces including carbon-based surfaces
JP5353009B2 (ja) 2008-01-08 2013-11-27 富士通株式会社 半導体装置の製造方法および半導体装置
KR100980680B1 (ko) * 2008-06-12 2010-09-07 포항공과대학교 산학협력단 그래핀 나노리본을 이용한 스핀밸브 소자
US8698226B2 (en) * 2008-07-31 2014-04-15 University Of Connecticut Semiconductor devices, methods of manufacture thereof and articles comprising the same
KR20100016928A (ko) * 2008-08-05 2010-02-16 서울대학교산학협력단 그래핀 나노 구조 용액 및 그래핀 소자의 제조방법.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070287011A1 (en) * 2003-06-12 2007-12-13 Deheer Walt A Incorporation of functionalizing molecules in nanopatterned epitaxial graphene electronics

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
M.C.Lemme et al.: "Mobility in graphene double gate field effect transistors", Solid-State Electronics 52, pp. 514-518 (online Febr. 2008) *
Y.Xuan et al.: "Atomic-layer-deposited nanostructures for graphene-based nanoelectronics", Appl. Phys. Lett. 92, pp. 013101 (online Jan. 2008) *
Zhihong Chen et al.: "Graphene nanoribbon electronics", Physica E 40, pp. 228-232 (2007) *

Also Published As

Publication number Publication date
DE102008060644A1 (de) 2010-04-15
CN101643199A (zh) 2010-02-10
CN101643199B (zh) 2012-12-19
JP2010041023A (ja) 2010-02-18
KR100975641B1 (ko) 2010-08-17
US8343366B2 (en) 2013-01-01
KR20100016929A (ko) 2010-02-16
US20100032409A1 (en) 2010-02-11
JP4825863B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
DE102008060644B4 (de) Verfahren zur Herstellung einer Graphennanostruktur
DE102008059984B4 (de) Verfahren zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung
DE112011104004B4 (de) Verfahren zur Herstellung einer feinen Linie
DE102012220731A1 (de) Verringern des Kontaktwiderstands für Feldeffekttransistoreinheiten
DE112012004791T5 (de) Bilden von mit einem Muster versehenen Graphen-Schichten
DE102009035615A1 (de) Entfernen der Ausbuchtungseffekte in der Nanomusterung
WO2005076679A2 (de) Verfahren zum anordnen einer leitungsstruktur auf einem substrat und substrat mit der leitungsstruktur
DE102021109541A1 (de) Feuchtigkeitsgeregeltes Wachstumsverfahren von Atomschichtbändern und Nanobändern von Übergangsmetall-Dichalkogeniden
DE2504500A1 (de) Verfahren zur herstellung eines musters aus einer oder mehreren schichten auf einer unterlage durch oertliche entfernung dieser schicht oder schichten durch sputteraetzen und gegenstaende, insbesondere halbleiteranordnungen, die unter verwendung dieses verfahrens hergestellt sind
DE102018111220B3 (de) Verfahren zum Herstellen einer Atomfalle sowie Atomfalle
DE202009019026U1 (de) Siliziumkarbid-Substrat und Epitaxie-Wafer
DE19852543B4 (de) Verfahren zur Herstellung von Nanometer-Strukturen, insbesondere für Bauelemente der Nanoelektronik
DE112010001934B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102007006151A1 (de) Verfahren zur Verringerung und Homogenisierung der Dicke einer Halbleiterschicht, die sich auf der Oberfläche eines elektrisch isolierenden Materials befindet
DE102008051159B4 (de) Herstellung von Kreuzstrukturen von Nanostrukturen
DE102006048537A1 (de) Vorrichtung mit einer Vielzahl von auf der isolierenden Oberfläche eines Substrats aufgebrachten Elektrodenpaaren, Verfahren zu ihrer Herstellung und ihre Verwendung
EP3172166B1 (de) Verfahren zum wachstum von vertikal ausgerichteten einwandigen kohlenstoffnanoröhren mit gleichen elektronischen eigenschaften sowie zum vervielfältigen von einwandigen kohlenstoffnanoröhren mit gleichen elektronischen eigenschaften
DE102016122251A1 (de) Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelement
DE102005051972B4 (de) Kombiniertes Elektronenstrahl- und optisches Lithographieverfahren
EP3303658B1 (de) Verfahren zum herstellen einer diamant-elektrode und diamant-elektrode
DE202023105704U1 (de) Filter
DE10064456A1 (de) Verfahren zur maskenlosen Formation von Metall-Nanostrukturen in dünnen dielektrischen Schichten mittels Bestrahlung mit ultrakurzen Laserimpulsen
DE10157627A1 (de) Verfahren zur Herstellung einer Schicht auf einem Substrat
WO2017092723A1 (de) Verfahren zur herstellung einer planen freien kontaktierfläche für halbleiternanostrukturen
EP1501123A2 (de) Haftung von Strukturen mit einem schlecht haftenden Material

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: PAE REINHARD, SKUHRA, WEISE & PARTNER GBR, 80801 M

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20111216

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee