DE102005051972B4 - Kombiniertes Elektronenstrahl- und optisches Lithographieverfahren - Google Patents

Kombiniertes Elektronenstrahl- und optisches Lithographieverfahren Download PDF

Info

Publication number
DE102005051972B4
DE102005051972B4 DE200510051972 DE102005051972A DE102005051972B4 DE 102005051972 B4 DE102005051972 B4 DE 102005051972B4 DE 200510051972 DE200510051972 DE 200510051972 DE 102005051972 A DE102005051972 A DE 102005051972A DE 102005051972 B4 DE102005051972 B4 DE 102005051972B4
Authority
DE
Germany
Prior art keywords
layer
resist
electron beam
structured
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200510051972
Other languages
English (en)
Other versions
DE102005051972A1 (de
Inventor
Woong-Jae Chung
Jens Schneider
Kang-Hoon Choi
Dr. Kretz Johannes
Dr. Thrum Frank
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200510051972 priority Critical patent/DE102005051972B4/de
Publication of DE102005051972A1 publication Critical patent/DE102005051972A1/de
Application granted granted Critical
Publication of DE102005051972B4 publication Critical patent/DE102005051972B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

Kombiniertes Elektronenstrahl- und optisches Lithographieverfahren mit den Schritten: a) Vorbereiten eines Trägersubstrats (1, 2); b) Ausbilden einer zu strukturierenden Schicht (3, 4) auf dem Trägersubstrat (1, 2); c) Durchführen einer Elektronenstrahl-Lithographie zum Ausbilden von zumindest einer ersten Struktur (S1) in der zu strukturierenden Schicht (3, 4) mittels Vertiefungen (T); d) Einbetten der ersten Struktur (S1) durch Auffüllen der Vertiefungen (T) mit einer Hilfsschicht (6), wodurch die strukturierte Schicht (3, 4) eingeebnet wird; e) Durchführen einer optischen Lithographie zum Ausbilden von zumindest einer zweiten Struktur (S2) in der bereits strukturierten Schicht (3, 4); und f) Entfernen der Hilfsschicht (6).

Description

  • Die vorliegende Erfindung bezieht sich auf ein kombiniertes Elektronenstrahl- und optisches Lithographieverfahren wie es insbesondere in der Halbleitertechnik zur Realisierung von sehr kleinen Strukturen bei einer ausreichend hohen Wirtschaftlichkeit durchgeführt wird.
  • Die Auflösung herkömmlicher optischer Lithographieverfahren ist hauptsächlich durch die Wellenlänge des Lichtes begrenzt, das zur Übertragung einer Maskenstruktur auf einen Fotolack (Resist) verwendet wird. Die Wellenlänge der Belichtungsstrahlen ist somit die wichtigste Einflussgröße für eine jeweilige Strukturauflösung, wobei die Auflösung proportional zur Wellenlänge ist. Gegenwärtig stellen die auf Licht beruhenden Verfahren einen Engpass dar, wenn man Strukturgrößen kleiner 200 nm erreichen will. Optische Lithographiesysteme zur Realisierung derartiger sehr kleiner Strukturgrößen sind darüber hinaus sehr teuer.
  • Alternativ steht die sogenannte Elektronenstrahl-Lithographie zur Verfügung, bei der unter Verwendung eines Elektronenstrahls (electron beam) an Stelle einer herkömmlichen optischen Belichtung die Strukturen direkt auf den Halbleiterwafer bzw. dessen Resist geschrieben werden. Dieses Elektronenstrahl-Lithographieverfahren verwendet demzufolge eine Elektronenquelle, die einen Elektronenstrahl mit entweder sehr kleinem Durchmesser erzeugt, der zur Realisierung der gewünschten Strukturen über den Halbleiterwafer geführt wird („Gaussian Beam” Verfahren), oder eine in der Größe und Form veränderbare Apertur homogen ausleuchtet, die verkleinert auf den Halbleiterwafer abgebildet wird („Shaped Beam” Verfahren).
  • Hierfür wird der Elektronenstrahl üblicherweise durch elektrostatische Platten in einer jeweiligen x- und y-Richtung auf dem Wafer abgelenkt. Üblicherweise wird eine derartiges Muster von einem Computer erzeugt, wobei der Elektronenstrahl zu bestimmten Stellen auf dem Wafer über ein Ablenksystem geführt und anschließend der Elektronenstrahl zur Belichtung angeschaltet wird. Bei der Elektronenstrahl-Lithographie können daher gegenüber der optischen Lithographie kleine Strukturen relativ einfach erzeugt werden.
  • Insbesondere die sogenannten kritischen Abmessungen (CD, critical dimension) einer jeweiligen Struktur können gegenüber optischen Lithographieverfahren wesentlich genauer eingestellt bzw. eingehalten werden. Diesen Vorteilen einer verbesserten Auflösung gegenüber optischen Systemen steht jedoch der Nachteil gegenüber, wonach die Elektronenstrahl-Lithographie wesentlich langsamer ist als herkömmliche optische Lithographieverfahren, wodurch sich wiederum die Herstellungskosten erhöhen.
  • Es wurden daher sogenannte kombinierte Elektronenstrahl- und optische Lithographieverfahren entworfen, bei denen die Vorteile der hohen Auflösung im Elektronenstrahl-Lithographieverfahren mit den Vorteilen des optischen Lithographieverfahrens, mit seinen relativ geringen Kosten und seinem sehr hohem Durchsatz kombiniert werden.
  • Üblicherweise werden hierbei zunächst die Elektronenstrahl-Lithographie zur Realisierung der sehr feinen Strukturen und anschließend die optische Lithographie zur Realisierung der unkritischen bzw. groben Strukturen nacheinander angewendet oder in umgekehrter Reihenfolge. Nachteilig bei derartigen Verfahren sind jedoch große Probleme bei der Ausbeute, wodurch sich wiederum die Stückkosten erhöhen.
  • Ein derartiges kombiniertes Elektronenstrahl- und optisches Lithographieverfahren ist beispielsweise aus der Druckschrift WO 83/03485 A1 bekannt. Dieses herkömmliche Verfahren wird jedoch nur auf eine einzige zu strukturierende Resistschicht angewendet.
  • Die Druckschrift US 4 610 948 A1 offenbart ein kombiniertes Elektronenstrahl- und optisches Lithographieverfahren, wobei jedoch keine Hilfsschicht zur Einbettung von ersten Strukturen unter Einebnung der strukturierten Schicht verwendet wird.
  • Ferner ist aus der Druckschrift US 2005/0106493 A1 ein Verfahren zum Strukturieren eines Substrats bekannt, wobei zusätzlich zu einem Photolithographischen Belichtungsverfahren ein Elektronenstrahl-Belichtungsverfahren angewendet werden kann.
  • In ähnlicher Weise offenbart auch die Druckschrift JP 56 107 554 A ein kombiniertes Elektronenstrahl- und optisches Lithographieverfahren, bei dem wiederum die zu strukturierende Schicht ein Substrat darstellt.
  • Der Erfindung liegt demgegenüber die Aufgabe zu Grunde ein kombiniertes Elektronenstrahl- und optisches Lithographieverfahren zu schaffen, welches eine erhöhte Ausbeute und somit verringerte Stückkosten ermöglicht.
  • Erfindungsgemäß wird diese Aufgabe durch die Maßnahmen des Patentanspruchs 1 gelöst.
  • Insbesondere durch das Einbetten einer mittels einer Elektronenstrahl-Lithographie ausgebildeten ersten Struktur durch Auffüllen von Vertiefungen mit einer Hilfsschicht, wodurch die strukturierte Schicht eingeebnet wird, und das abschließende Entfernen dieser Hilfsschicht nach dem Durchführen einer optischen Lithographie zum Ausbilden von zumindest einer zweiten Struktur in einer bereits strukturierten Schicht kann eine schlechte Planarität sowie das Ablösen von bei der Elektronenstrahl-Lithographie strukturierten Schicht-Stückchen zuverlässig verhindert werden, wodurch sich eine Ausbeute erhöht und die Stückkosten verringert werden können.
  • Vorzugsweise wird als Trägersubstrat ein (evtl. bereits vorstrukturiertes und planarisiertes) Halbleitersubstrat verwendet, an dessen Oberfläche eine Gate-Dielektrikumschicht ausgebildet ist. Als zu strukturierende Schicht wird vorzugsweise eine elektrisch leitende Gateschicht und eine darauf ausgebildete isolierende Hartmaskenschicht verwendet. Auf diese Weise können insbesondere Feldeffekttransistor-Strukturen mittels des kombinierten Lithographieverfahrens effektiv ausgebildet werden.
  • Vorzugsweise wird bei der Elektronenstrahl-Lithographie ein Elektronenstrahl-Resist auf der zu strukturierenden Schicht und insbesondere ein positiv chemisch verstärkter Resist (sogenannter p-CAR) ausgebildet, anschließend eine Elektronenstrahl-Belichtung durchgeführt, der belichtete Resist entwickelt und strukturiert, und abschließend unter Verwendung des strukturierten Resists die zumindest eine erste Struktur bis zum Trägersubstrat geätzt.
  • Als Hilfsschicht wird vorzugsweise ein sogenannter i-line-Resist ganzflächig aufgebracht und mittels eines Trockenätzverfahrens zurückgeätzt. Derartige Resists sind in einer Vielzahl von Standardverfahren verfügbar und haben darüber hinaus aufgrund ihrer erhöhten Haftfähigkeit eine stark stabilisierende Wirkung für die durch das Elektronenstrahl-Lithographieverfahren ausgebildeten sehr feinen Strukturen.
  • Alternativ kann als Hilfsschicht auch ein Spin-on-Glas aufgeschleudert und mittels eines CMP-Verfahrens (Chemical Mechanical Polishing) planarisiert oder mittels eines Ätzverfahrens zurückgeätzt werden. Derartige Spin-on-Gläser sind wiederum in einer Vielzahl von Standardverfahren verfügbar und weisen ebenfalls sehr günstige Eigenschaften zur mechanischen Stabilisierung der durch das Elektronenstrahl-Lithographieverfahren ausgebildeten Strukturen auf.
  • Hinsichtlich des optischen Lithographieverfahrens wird vorzugsweise zunächst ein optischer Resist ganzflächig ausgebildet, anschließend eine optische Belichtung des Resists durchgeführt und der belichtete Resist entwickelt und strukturiert. Anschließend kann unter Verwendung des strukturierten optischen Resists zumindest eine zweite Struktur bis zum Trägersubstrat geätzt werden. Die in einer Halbleiterschaltung weiterhin auszubildenden zweiten Strukturen können dadurch weiterhin äußerst schnell und kostengünstig hergestellt werden.
  • Vorzugsweise weist zumindest eine der ausgebildeten zweiten Strukturen auch die mit dem Elektronenstrahl-Lithographieverfahren hergestellten und in der Hilfsschicht eingebetteten ersten Strukturen auf, wodurch das kombinierte Verfahren hinsichtlich seiner Ätztechnik weiter vereinfacht werden kann.
  • In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
  • Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher beschrieben.
  • Es zeigen:
  • 1 bis 14 vereinfachte Schnittansichten zur Veranschaulichung der wesentlichen Verfahrensschritte bei dem erfindungsgemäßen kombinierten Elektronenstrahl- und optischen Lithographieverfahren.
  • Gemäß 1 wird zunächst auf einem Trägersubstrat eine zu strukturierende Schicht ausgebildet. Das Trägersubstrat besteht vorzugsweise aus einem (evtl. bereits vorstrukturierten und planarisierten) Halbleitersubstrat 1, an dessen Oberfläche eine Gate-Dielektrikumschicht 2 ausgebildet ist. Das Halbleitersubstrat 1 ist beispielsweise ein monokristalliner Silizium-Wafer an dessen Oberfläche mittels thermischer Oxidation eine dünne SiO2-Schicht als Gate-Dielektrikumschicht 2 ganzflächig ausgebildet wird.
  • An der Oberfläche der Gate-Dielektrikumschicht 2 wird als zu strukturierende Schicht vorzugsweise eine elektrisch leitende Gateschicht 3 mit an der Oberfläche ausgebildeter isolierender Hartmaskenschicht 4 ausgebildet. Die Gateschicht 3 ist beispielsweise eine polykristalline Halbleiterschicht und insbesondere eine dotierte Polysiliziumschicht, welche mittels eines CVD-Verfahrens ganzflächig abgeschieden wird. Die Hartmaskenschicht 4 ist beispielsweise eine TEOS (Tetraethylorthosilicat)-Schicht und wird ebenfalls ganzflächig abgeschieden.
  • Mit dem in 1 dargestellten Schichtstapel können insbesondere Feldeffekttransistorstrukturen zur Realisierung von integrierten Halbleiterschaltungen ausgebildet werden. Zur Realisierung von alternativen Halbleiterbauelementen können sowohl das Trägersubstrat als auch die zu strukturierende Schicht auch jeweils nur aus einer Schicht mit alternativen Materialien ausgebildet werden.
  • Zur Durchführung eines Elektronenstrahl-Lithographieverfahrens wird gemäß 2 nunmehr ein Elektronenstrahl-Resist 5 auf der zu strukturierenden Schicht bzw. an der Oberfläche der Hartmaskenschicht 4 ausgebildet. Vorzugsweise wird hierbei ein sogenannter positiv chemisch verstärkter Resist (p-CAR, positive Chemical Amplified Resist) ganzflächig auf dem Wafer aufgeschleudert.
  • Gemäß 3 wird nachfolgend eine Elektronenstrahl-Belichtung e des Elektronenstrahl-Resists 5 durchgeführt, der belichtete Resist entwickelt und durch Entfernen der belichteten und entwickelten Bereiche strukturiert. Auf diese Weise erhält man zunächst im Resist 5 eine erste Struktur S1, deren kritische Abmessungen (CD, Critical Dimensions) sehr exakt einstellbar sind und die eine sehr hohe, der Elektronenstrahl-Lithographie entsprechende Auflösung aufweist.
  • Gemäß 4 kann nunmehr unter Verwendung des strukturierten Resists 5 zunächst die Hartmaskenschicht 4 bis zur Gateschicht 3 geätzt werden. Vorzugsweise werden hierbei anisotrope Ätzverfahren durchgeführt, wobei das Polysilizium der Gateschicht 3 als Ätzstopp verwendet wird. Grundsätzlich können aber auch Nassätzverfahren verwendet werden.
  • Nach diesem Ätzschritt zum Strukturieren der Hartmaskenschicht 4 kann gemäß 5 nunmehr der Elektronenstrahl-Resist 5 entfernt bzw. gestrippt werden. Ferner können an dieser Stelle weitere Reinigungsschritte durchgeführt werden. Anschließend kann gemäß 6 wiederum unter Verwendung der strukturierten Hartmaskenschicht 4 nunmehr die Gateschicht 3 bis zum Trägersubstrat bzw. der Gate-Dielektrikumschicht 2 geätzt werden, wobei insbesondere ein reaktives Ionenätzen (RIE) durchgeführt werden kann. Auf diese Weise wird die erste Struktur S1 auch in die Gateschicht 3 übertragen, wobei Vertiefungen bzw. Gräben T die erste Struktur S1 und insbesondere deren Strukturbreite festlegen.
  • Gemäß 7 kann (sofern vorhanden) nunmehr die strukturierte Hartmaskenschicht 4 vollständig entfernt werden, wobei beispielsweise ein nasschemisches Ätzverfahren selektiv zur Gateschicht und zur Gate-Dielektrikumschicht 2 durchgeführt wird. Optional können bei diesem Verfahrensschritt oder bereits bei dem vorherigen Verfahrensschritt auch die freiliegenden Teile der Gate-Dielektrikumschicht 2 zum Freilegen des Halbleitersubstrats 1 entfernt werden.
  • Gemäß 8 und 9 erfolgt nunmehr ein Einbetten der ersten Struktur S1 durch Auffüllen der Vertiefungen T mit einer Hilfsschicht 6. Genauer gesagt kann gemäß 8 beispielsweise ein sogenannter „i-line”-Resist ganzflächig aufgeschleudert und mittels eines Trockenätzverfahrens bis zur Oberfläche der Gateschicht 3 zurückgeätzt werden.
  • Alternativ kann jedoch auch ein sogenanntes Spin-on-Glas wiederum auf den gesamten Wafer aufgeschleudert werden und mittels eines CMP-Verfahrens bis zur Oberfläche der Gateschicht 3 planarisiert werden, wodurch man die in 9 dargestellte vereinfachte Schnittansicht erhält. In gleicher Weise kann jedoch auch das Spin-on-Glas 6 mittels eines Ätzverfahrens soweit zurückgeätzt werden, dass sich eine im Wesentlichen ebene Oberfläche ergibt und die in der Gateschicht 3 mittels Elektronenstrahl-Lithographie ausgebildete erste Struktur S1 vollständig von der Hilfsschicht 6 eingebettet und somit mechanisch stabilisiert wird.
  • Auf diese Weise werden Topographien bzw. Höhenprofile, welche sich aus dem Elektronenstrahl-Lithographieverfahren ergeben, eingeebnet, wodurch sich für das nachfolgende optische Lithographieverfahren verbesserte Eigenschaften ergeben. Insbesondere werden jedoch die üblicherweise sehr feinen, durch das Elektronenstrahl-Lithographieverfahren ausgebildeten ersten Strukturen S1, mechanisch stabilisiert, wodurch ein Ablösen dieser Strukturen vom Trägersubstrat bzw. von der Gate-Dielektrikumschicht 2 zuverlässig verhindert und sowohl. die Ausbeute für das Elektronenstrahl-Lithographieverfahren als auch eine Ausbeute bei dem nachfolgenden optischen Lithographieverfahren wesentlich verbessert wird.
  • Als sogenannte i-line-Resists können beispielsweise die von der Firma „Rohm und Haas” hergestellten i-line Resists „Megaposit SPR 350 Series”, „955 CM Series”, „SPR 660 Series” oder „Ultra-i-123 Series” verwendet werden. Als Elektronenstrahl-Resist kann beispielsweise der von der gleichen Firma verwendete „SAL 600 Series” e-beam Resist verwendet werden.
  • Nach dem Planarisierungsschritt bzw. dem Einbetten der ersten Struktur S1 in die stabilisierende Hilfsschicht 6 wird nunmehr ein optisches Lithographieverfahren zum Ausbilden von zumindest einer zweiten Struktur in der Gateschicht 3 durchgeführt. Genauer gesagt wird gemäß 10 zunächst ein optischer Resist 7 (oder ein Schichtstapel bestehend aus einer Kombination von antireflektiven Schichten und einem optischen Resist) auf der bereits mittels Elektronenstrahl-Lithographie strukturierten und nochmals optisch zu strukturierenden Gateschicht 3 ausgebildet. Vorzugsweise werden hierbei sogenannte DUV-Resists (Deep UltraViolet) ganzflächig aufgeschleudert oder aufgesprüht.
  • Gemäß 11 wird nachfolgend eine optische Belichtung L des optischen Resists 7 unter Verwendung einer Maske M durchgeführt, wobei neben der dargestellten kontaktlosen Maskierung insbesondere auch optische Kontaktmasken Verwendung finden können, die unmittelbar an der Oberfläche des optischen Resists 7 aufliegen. Insbesondere bei Verwendung von derartigen Kontaktmasken zeigt das erfindungsgemäße Lithographiverfahren seine Vorteile, da die üblicherweise sich zumindest teilweise ablösenden ersten Strukturen S1 sich nicht zwischen der Kontaktmaske und der zu strukturierenden Schicht ablagern können und somit eine üblicherweise zu beobachtende großflächige unscharfe optische Belichtung verhindert werden kann.
  • Eine Strukturierung des Resists 7 mit Nanoimprint-Verfahren, bei dem der Resist mit einer Art Stempelverfahren geprägt und somit ohne Entwicklung direkt strukturiert wird, und bei dem mit Hilfe der „Step and Flash” Belichtung zusätzlich zum Einprägen noch eine Bestrahlung mit ultraviolettem Licht erfolgt, ist ebenso als strukturgebender Schritt denkbar.
  • Der somit sehr exakt belichtete optische Resist 7 wird anschließend entwickelt, wobei man nach dem Entwickeln die entwickelten und belichteten Teilbereiche des Resists 7 entfernt und dadurch einen strukturierten Resist erhält. Auf diese Weise werden zunächst zweite Strukturen S2 im optischen Resist 7 ausgebildet, die üblicherweise eine wesentlich größere Strukturbreite aufweisen als die ersten Strukturen S1 und auch hinsichtlich ihrer kritischen Abmessungen (CD, critical dimension) wesentlich ungenauer sind.
  • Zumindest eine dieser zweiten Strukturen S2 sollte hierbei die in der Gateschicht 3 bereits ausgebildete erste Struktur S1 vollständig und die daran angrenzenden Hilfsschichten 6 zumindest teilweise bedecken, um ein Entfernen der ersten Struktur S1 in einem nachfolgenden weiteren Strukturierungsschritt zuverlässig zu verhindern.
  • Gemäß 12 erfolgt nämlich nunmehr unter Verwendung des strukturierten optischen Resists 7 eine weitere Strukturierung der Gateschicht 3 zum Ausbilden der zumindest einen zweiten Struktur S2 bis zum Trägersubstrat bzw. bis zur Gate-Dielektrikumschicht 2. Wiederum können hierbei anisotrope Ätzverfahren angewendet werden, welche vorzugsweise selektiv zum optischen Resist 7 und zum Hilfsmaterial 6 wirken, wobei die Gate-Dielektrikumschicht 2 als Ätzstoppschicht wirkt. Bei Verwendung eines i-line-Resists als Hilfsschicht 6 ist ferner darauf zu achten, dass bei der Entwicklung des optischen Resists 7 dieser nicht beeinflusst bzw. verändert wird.
  • Gemäß 13 wird anschließend der optische Resist 7 entfernt bzw. gestrippt, wodurch nunmehr die zumindest eine zweite Struktur S2 sowie die zumindest eine, in die Hilfsschicht 6 eingebettete erste Struktur S1 auf dem Trägersubstrat bzw. auf der Gate-Dielektrikumschicht 2 verbleibt.
  • Abschließend wird gemäß 14 nur noch die Hilfsschicht 6 bzw. der i-line-Resist bzw. das Spin-on-Glas seitlich von der ersten Struktur S1 entfernt, wodurch man die sehr feinstrukturierte erste Struktur S1 mit ihren hochgenauen kritischen Abmessungen (CD) sowie die grobstrukturierte zweite Struktur S2 mit ihrer geringen Auflösung und sehr ungenauen kritischen Abmessungen (CD) erhält. Ebenso kann eine Kombination von Strukturen S1 und S2 erzeugt werden, die sich weniger in den kritischen Abmessungen (CD) unterscheiden, sondern sich insbesondere dadurch auszeichnet, dass die Struktur S1 sehr flexibel geändert werden kann und die Struktur S2 unverändert bleibt.
  • Auf diese Weise erhält man auch bei einem kombinierten Elektronenstrahl- und optischen Lithographieverfahren, bei dem oftmals ein ungenaues „mix and match” zwischen dem Elektronenstrahl- und optischen System durchgeführt wird, eine außerordentlich hohe Ausbeute für die zu realisierenden Halbleiterschaltungen.
  • Die Erfindung wurde vorstehend anhand von sogenannten Positiv Resists dargestellt. Sie ist jedoch nicht darauf beschränkt und kann in gleicher Weise auch mittels Negativ Resists realisiert werden.
  • Bezugszeichenliste
    • 1
    Halbleitersubstrat
    2
    Gate-Dielektrikumschicht
    3
    Gateschicht
    4
    Hartmaskenschicht
    5
    Elektronenstrahl-Resist
    6
    Hilfsschicht
    7
    optischer Resist
    e
    Elektronenstrahl
    L
    Licht
    M
    Maske
    S1
    erste Struktur
    S2
    zweite Struktur
    T
    Vertiefung

Claims (14)

  1. Kombiniertes Elektronenstrahl- und optisches Lithographieverfahren mit den Schritten: a) Vorbereiten eines Trägersubstrats (1, 2); b) Ausbilden einer zu strukturierenden Schicht (3, 4) auf dem Trägersubstrat (1, 2); c) Durchführen einer Elektronenstrahl-Lithographie zum Ausbilden von zumindest einer ersten Struktur (S1) in der zu strukturierenden Schicht (3, 4) mittels Vertiefungen (T); d) Einbetten der ersten Struktur (S1) durch Auffüllen der Vertiefungen (T) mit einer Hilfsschicht (6), wodurch die strukturierte Schicht (3, 4) eingeebnet wird; e) Durchführen einer optischen Lithographie zum Ausbilden von zumindest einer zweiten Struktur (S2) in der bereits strukturierten Schicht (3, 4); und f) Entfernen der Hilfsschicht (6).
  2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, dass in Schritt a) an der Oberfläche eines Halbleitersubstrats (1) eine Gate-Dielektrikumschicht (2) ausgebildet wird.
  3. Verfahren nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, dass in Schritt b) eine elektrisch leitende Gateschicht (3) und darauf eine isolierende Hartmaskenschicht (4) auf dem Trägersubstrat (1, 2) ausgebildet wird.
  4. Verfahren nach Patentanspruch 3, dadurch gekennzeichnet, dass die Gateschicht (3) Polysilizium ist.
  5. Verfahren nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, dass in Schritt c) ein Elektronenstrahl-Resist (5) auf der zu strukturierenden Schicht (3, 4) ausgebildet wird; eine Elektronenstrahl-Belichtung (e) des Elektronenstrahl-Resists (5) durchgeführt wird; der belichtete Elektronenstrahl-Resist (5) entwickelt und strukturiert wird; und unter Verwendung des strukturierten Elektronenstrahl-Resists (5) die zumindest eine erste Struktur (S1) bis zum Trägersubstrat (1, 2) geätzt wird.
  6. Verfahren nach Patentanspruch 5, dadurch gekennzeichnet, dass als Elektronenstrahl-Resist (5) ein positiv chemisch verstärkter Resist verwendet wird.
  7. Verfahren nach einem der Patentansprüche 1 bis 6, dadurch gekennzeichnet, dass in Schritt d) als Hilfsschicht (6) ein i-line-Resist ganzflächig aufgebracht und mittels eines Trockenätzverfahrens zurückgeätzt wird.
  8. Verfahren nach einem der Patentansprüche 1 bis 6, dadurch gekennzeichnet, dass in Schritt d) als Hilfsschicht (6) ein Spin-on-Glas aufgeschleudert und mittels eines CMP-Verfahrens planarisiert oder mittels eines Ätzverfahrens zurückgeätzt wird.
  9. Verfahren nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, dass in Schritt e) ein optischer Resist (7) auf der strukturierten Schicht (3, 4) ausgebildet wird; eine optische Belichtung (L) des optischen Resists (7) durchgeführt wird; der belichtete Resist (7) entwickelt und strukturiert wird; und unter Verwendung des strukturierten optischen Resists (7) die zumindest eine zweite Struktur (S2) bis zum Trägersubstrat (1, 2) in die bereits strukturierte Schicht (3, 4) geätzt wird.
  10. Verfahren nach Patentanspruch 7, dadurch gekennzeichnet, dass der i-line-Resist (6) bei der Entwicklung in der optischen Lithographie nicht beeinflusst wird.
  11. Verfahren nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, dass in Schritt e) ein Präge-Resist (7) auf der strukturierten Schicht (3, 4) ausgebildet wird; eine Strukturierung des Präge-Resists (7) mittels einem Nanoimprint-Verfahren durchgeführt wird; und unter Verwendung des strukturierten Präge-Resists (7) zumindest eine zweite Struktur (S2) bis zum Trägersubstrat (1, 2) in die bereits strukturierte Schicht (3, 4) geätzt wird.
  12. Verfahren nach einem der Patentansprüche 1 bis 11, dadurch gekennzeichnet, dass in Schritt e) die zumindest eine ausgebildete zweite Struktur (S2) zusammen mit der Hilfsschicht (6) die erste Struktur (S1) einbettet.
  13. Verfahren nach einem der Patentansprüche 8 bis 12, dadurch gekennzeichnet, dass das Ätzen bis zum Trägersubstrat (1, 2) selektiv zur Hilfsschicht (6) durchgeführt wird.
  14. Verfahren nach einem der Patentansprüche 1 bis 13, dadurch gekennzeichnet, dass in Schritt f) ein Ätzen der Hilfsschicht (6) selektiv zur strukturierten Schicht (3) und zum Trägersubstrat (1, 2) durchgeführt wird.
DE200510051972 2005-10-31 2005-10-31 Kombiniertes Elektronenstrahl- und optisches Lithographieverfahren Expired - Fee Related DE102005051972B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200510051972 DE102005051972B4 (de) 2005-10-31 2005-10-31 Kombiniertes Elektronenstrahl- und optisches Lithographieverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510051972 DE102005051972B4 (de) 2005-10-31 2005-10-31 Kombiniertes Elektronenstrahl- und optisches Lithographieverfahren

Publications (2)

Publication Number Publication Date
DE102005051972A1 DE102005051972A1 (de) 2007-05-10
DE102005051972B4 true DE102005051972B4 (de) 2012-05-31

Family

ID=37949772

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510051972 Expired - Fee Related DE102005051972B4 (de) 2005-10-31 2005-10-31 Kombiniertes Elektronenstrahl- und optisches Lithographieverfahren

Country Status (1)

Country Link
DE (1) DE102005051972B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116107160B (zh) * 2023-04-13 2023-06-09 江苏华兴激光科技有限公司 一种将纳米压印和电子束曝光结合的纳米图形制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107554A (en) * 1980-01-29 1981-08-26 Nec Corp Formation of pattern
WO1983003485A1 (en) * 1982-03-29 1983-10-13 Motorola Inc Electron beam-optical hybrid lithographic resist process
US4610948A (en) * 1984-01-25 1986-09-09 The United States Of America As Represented By The Secretary Of The Army Electron beam peripheral patterning of integrated circuits
EP0602829A2 (de) * 1992-12-14 1994-06-22 AT&T Corp. Gitterherstellung unter Verwendung von Elektronenstrahllithographie
US5976920A (en) * 1996-07-22 1999-11-02 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for high electron mobility transistor (HEMT) and pseudomorphic high electron mobility transistor (PHEMT)
US20050106493A1 (en) * 2003-11-17 2005-05-19 Taiwan Semiconductor Manufacturing Co. Water soluble negative tone photoresist

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107554A (en) * 1980-01-29 1981-08-26 Nec Corp Formation of pattern
WO1983003485A1 (en) * 1982-03-29 1983-10-13 Motorola Inc Electron beam-optical hybrid lithographic resist process
US4610948A (en) * 1984-01-25 1986-09-09 The United States Of America As Represented By The Secretary Of The Army Electron beam peripheral patterning of integrated circuits
EP0602829A2 (de) * 1992-12-14 1994-06-22 AT&T Corp. Gitterherstellung unter Verwendung von Elektronenstrahllithographie
US5976920A (en) * 1996-07-22 1999-11-02 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for high electron mobility transistor (HEMT) and pseudomorphic high electron mobility transistor (PHEMT)
US20050106493A1 (en) * 2003-11-17 2005-05-19 Taiwan Semiconductor Manufacturing Co. Water soluble negative tone photoresist

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
COLBURN, Matthew; GROT, Annette; AMISTOSO, Marie; CHOI, Byung Jin; BAILEY, Todd; EKERDT, John; SREENIVASAN, S. V.; HOLLENHORST, James; WILLSON, C. Grant: Step and Flash Imprint Lithography for sub-100nm Patterning. In: Proc. SPIE, 3997, 2000, 453-457. *
MOLLARD, L.; CUNGE, G.; TEDESCO, S.; DAL´ZOTTO, B.; FOUCHER, J.: HSQ hybrid lithography for 20 nm CMOS devices development. In: Microlelectronic Engineering, 61-62, 2002, 755-761. *
TEDESCO, S.; MOURIER, T.; DAL´ZOTTO, B.; MCDOUGALL, A.; BLANC-COQUANT, S.; QUÉRÉ, Y.; PANIEZ, P. J.; MORTINI, B.: Resist processes for hybrid (electron-beam/deep ultraviolet) lithography. In: J. Vac. Sci. Technol. B, 16, 1998, 6, 3676-3683. *
WOLF, Stanley; TAUBER, Richard N.: Silicon Processing for the VLSI Era. Volume 1. Sunset Beach, California, USA : Lattice Press, 1986. 423-424. - ISBN 0-961672-3-7 *

Also Published As

Publication number Publication date
DE102005051972A1 (de) 2007-05-10

Similar Documents

Publication Publication Date Title
DE112012005734B4 (de) Lithographieprozess und Lithographische Struktur mit doppelter Hartmaske
DE102010000033B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102005008478B3 (de) Verfahren zur Herstellung von sublithographischen Strukturen
DE102015106580A1 (de) Verfahren zum strukturieren von integrierten schaltungen
DE102004034572A1 (de) Verfahren zum Herstellen einer Struktur auf der Oberfläche eines Substrats
DE10156366B4 (de) Reflexionsmaske und Verfahren zur Herstellung der Reflexionsmaske
DE19929239A1 (de) Verfahren zur Herstellung von Halbleitern
DE102015115652A1 (de) Verfahren zum strukturieren integrierter schaltungen
DE102009046242A1 (de) Herstellung von Kontaktdurchführungen mit unterschiedlicher Größe eines Halbleiterbauelements durch Aufteilen des Kontaktlochstrukturierungsprozesses
DE10341321B4 (de) Verfahren zur Bildung eines Grabens in einer Schicht oder einem Schichtstapel auf einem Halbleiterwafer
DE10154820B4 (de) Verfahren zum Herstellen einer Maske für Halbleiterstrukturen
DE102005030449B4 (de) Verfahren zur Bildung einer Floating-Gate-Elektrode in einem Flash-Speicherbauelement
DE19524846B4 (de) Verfahren zur Herstellung einer feinen, ringförmigen Ladungsspeicherelektrode in einer Halbleitervorrichtung unter Benutzung einer Phasensprungmaske
DE4232821C2 (de) Verfahren zur Herstellung eines feinstrukturierten Halbleiterbauelements
DE10252051A1 (de) Fotomaske für eine Außerachsen-Beleuchtung und Verfahren zur Herstellung derselben
DE102005051972B4 (de) Kombiniertes Elektronenstrahl- und optisches Lithographieverfahren
DE112006002971B4 (de) Verfahren zur Herstellung einer integrierten Schaltung
EP1456870A2 (de) Resistloses lithographieverfahren zur herstellung feiner strukturen
DE102014107531A1 (de) Verfahren zur Verarbeitung eines Trägers und Träger
DE102006043113B3 (de) Verfahren zur Bearbeitung einer Struktur eines Halbleiter-Bauelements und Struktur in einem Halbleiter-Bauelement
DE102022111943B3 (de) Verfahren und Trägersubstrat zur Herstellung eines Halbleiterbauelementes
DE102013108876B4 (de) Fotolithografisches Verfahren zur Herstellung einer Struktur in einem Strahlung emittierenden Halbleiterbauelement
DE10137575A1 (de) Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung
DE10307523B4 (de) Verfahren zur Herstellung einer Resistmaske für die Strukturierung von Halbleitersubstraten
DE102021116587B3 (de) Verfahren zum Herstellen einer Ätzmaske, Verfahren zum Ätzen einer Struktur in ein Substrat, Verwendung einer Tetrelschicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: ,

R020 Patent grant now final

Effective date: 20120901

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee