DE102015115652A1 - Verfahren zum strukturieren integrierter schaltungen - Google Patents

Verfahren zum strukturieren integrierter schaltungen Download PDF

Info

Publication number
DE102015115652A1
DE102015115652A1 DE102015115652.0A DE102015115652A DE102015115652A1 DE 102015115652 A1 DE102015115652 A1 DE 102015115652A1 DE 102015115652 A DE102015115652 A DE 102015115652A DE 102015115652 A1 DE102015115652 A1 DE 102015115652A1
Authority
DE
Germany
Prior art keywords
layer
forming
hard mask
hardmask
ion beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015115652.0A
Other languages
English (en)
Inventor
Tsung-Lin Yang
Hua Feng Chen
Min-Yann Hsieh
Po-Hsueh Li
Shih-Chi Fu
Yuan-Hsiang Lung
Kuei-Shun Chen
Yan-Tso Tsai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015115652A1 publication Critical patent/DE102015115652A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

Ein Verfahren zum Strukturieren einer Trägerschicht umfasst Formen einer Hartmaskenschicht über der Trägerschicht; Bilden einer ersten Materialschicht über der Hartmaskenschicht; und Bilden eines Grabens in der ersten Materialschicht. Das Verfahren umfasst ferner ein Behandeln der Hartmaskenschicht mit einem Ionenstrahl durch den Graben. Eine Ätzrate eines behandelten Abschnitts der Hartmaskenschicht verringert sich bezüglich eines Ätzprozesses, während eine Ätzrate von unbehandelten Abschnitten der Hartmaskenschicht bezüglich des Ätzprozesses im Wesentlichen unverändert bleibt. Nach der Behandlung der Hartmaskenschicht umfasst das Verfahren ferner ein Entfernen der ersten Materialschicht und ein Entfernen der unbehandelten Abschnitte der Hartmaskenschicht mit dem Ätzprozess, wodurch eine Hartmaske über der Trägerschicht gebildet wird. Das Verfahren umfasst ferner ein Ätzen der Trägerschicht mit der Hartmaske als Ätzmaske.

Description

  • HINTERGRUND
  • Die Industrie integrierter Halbleiterschaltungen (IC) hat ein exponentielles Wachstum erfahren. Technologische Fortschritte in IC-Materialien und Gestaltung haben Generationen von ICs hervorgebracht, wobei jede Generation kleinere und komplexere Schaltungen als die vorangehende Generation aufweist. Im Verlauf der IC-Entwicklung hat die Funktionsdichte (d. h., die Anzahl miteinander verbundener Vorrichtungen pro Chipfläche) allgemein zugenommen, während die geometrische Größe (d. h., die kleinste Komponente (oder Leitung), die mit einem Herstellungsprozess geschaffen werden kann) abgenommen hat. Dieser Abwärtsskalierungsprozess bietet im Allgemeinen Vorteile durch eine Erhöhung der Produktionseffizienz und Senkung damit verbundener Kosten. Dieses Abwärtsskalieren hat jedoch auch die Komplexität einer Bearbeitung und Herstellung von ICs erhöht und zur Umsetzung dieser Vorteile sind ähnliche Entwicklungen in der IC-Bearbeitung und Herstellung erforderlich.
  • Zum Beispiel ist Lithographie eine Technik, die regelmäßig in der IC-Herstellung verwendet wird, um ein IC-Design auf eine Halbleiterträgerschicht zu übertragen. Ein üblicher Lithographieprozess umfasst eine Bildung einer Hartmaskenschicht über einer Trägerschicht (Substrat), ein Strukturieren der Hartmaskenschicht zur Bildung einer Hartmaske und ein Ätzen der Hartmaske, wobei die Hartmaske als Ätzmaske verwendet wird. Ein Strukturieren der Hartmaskenschicht umfasst typischerweise ein Beschichten der Hartmaskenschicht mit einem Lack (oder Fotolack), wobei der Lack mit einer Strahlung, wie tiefe Ultraviolett-(DUV)Strahlung oder extreme Ultraviolett-(EUV)Strahlung, belichtet wird und der Lack entwickelt und teilweise abgetragen wird, um einen strukturierten Lack über der Hartmaskenschicht zu hinterlassen. Der strukturierte Lack wird dann beim nachfolgenden Ätzen der Hartmaskenschicht verwendet, um die Hartmaske zu bilden. Mit fortschreitender Bauteilverkleinerung entsteht oft der Bedarf, kleine inselförmige Hartmasken zu produzieren.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden anhand der folgenden ausführlichen Beschreibung am besten verständlich, wenn diese mit den beiliegenden Figuren gelesen wird. Es wird betont, dass gemäß der Standardpraxis in der Industrie verschiedene Merkmale nicht im Maßstab gezeichnet sind. Tatsächlich können die Dimensionen der verschiedenen Merkmale der deutlichen Besprechung wegen willkürlich vergrößert oder verkleinert sein.
  • 1 ist ein Ablaufdiagramm eines Verfahrens zum Bilden einer Zielstruktur oder Vorrichtung auf einer Trägerschicht zur Ausführung einer oder mehr Ausführungsformen der vorliegenden Offenbarung.
  • 2A, 2B, 2C, 2D, 2E, 2F, 2G, 2H, 2I und 2J sind Querschnittsansichten einer Bildung einer Zielvorrichtung nach dem Verfahren von 1 gemäß einer Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele zur Ausführung verschiedener Merkmale des vorgesehenen Gegenstandes vor. Spezielle Beispiele für Komponenten und Anordnungen sind in der Folge zur Vereinfachung der vorliegenden Offenbarung beschrieben. Diese sind natürlich nur Beispiele und sind nicht als Einschränkung gedacht. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, in welchen das erste und zweite Merkmal in direktem Kontakt gebildet sind, und kann auch Ausführungsformen enthalten, in welchen zusätzliche Merkmale zwischen dem ersten und zweiten Merkmal gebildet sein können, sodass das erste und zweite Merkmal nicht in direktem Kontakt sein können. Überdies kann die vorliegende Offenbarung in den unterschiedlichen Beispielen Bezugsnummern und/oder -buchstaben wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und setzt an sich keine Beziehung zwischen den unterschiedlichen besprochenen Ausführungsformen und/oder Konfigurationen fest.
  • Ferner können raumbezogene Begriffe, wie ”unterhalb”, ”unter”, ”niedriger”, ”über”, ”oberer” und dergleichen hier zur einfachen Beschreibung verwendet werden, um ein Verhältnis eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmale(en) zu beschreiben, die in den Figuren dargestellt sind. Die raumbezogenen Begriffe sollen unterschiedliche Orientierungen der Vorrichtung in Verwendung oder Betrieb zusätzlich zu der in den Figuren dargestellten Orientierung umfassen. Die Vorrichtung kann anders orientiert (90 Grad oder in anderen Orientierungen gedreht) sein und die raumbezogenen Deskriptoren, die hier verwendet werden, können ebenso dementsprechend interpretiert werden.
  • Die vorliegende Offenbarung bezieht sich im Allgemeinen auf ein Bilden einer Struktur oder Vorrichtung für eine integrierten Schaltung (IC) unter Verwendung eines Lithographieprozesses. Genauer bezieht sich die vorliegende Offenbarung auf ein Erzeugen von kleinen inselförmigen Hartmasken für hochentwickelte IC-Herstellungsprozesse.
  • 1 zeigt ein Ablaufdiagramm eines Verfahrens 100 zum Bilden eines Zielstruktur oder Vorrichtung entsprechend verschiedenen Aspekte der vorliegenden Offenbarung. Zusätzliche Arbeitsschritte können vor, während und nach dem Verfahren 100 bereitgestellt sein und manche beschriebenen Arbeitsschritte können für zusätzliche Ausführungsformen des Verfahrens ersetzt, ausgesetzt oder verschoben werden. Das Verfahren 100 ist nur ein Beispiel und nicht gedacht, die vorliegende Offenbarung über das, was ausdrücklich in den Ansprüchen angeführt ist, hinaus zu begrenzen. Das Verfahren 100 ist unten in Verbindung mit 2A–2J beschrieben, welche schematische Querschnittsansichten einer Vorrichtung 200 in verschiedenen Stufen eines Herstellungsprozesses zeigen. Die Vorrichtung 200 kann eine IC, oder ein Abschnitt davon, sein, die einen statischen Arbeitsspeicher (SRAM) und/oder andere logische Schaltungen, passive Komponenten, wie Widerstände, Kondensatoren und Induktoren, und aktive Komponenten, wie p-Typ Feldeffekttransistoren (PFET), n-Typ FET (NFET), Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFET), komplementäre Metalloxid-Halbleiter-Feldeffekttransistoren (CMOS), Bipolartransistoren, Hochspannungstransistoren, Hochfrequenztransistoren, andere Speicherzellen und Kombinationen davon, umfassen kann. Die Vorrichtung 200 kann dreidimensionale Vorrichtungen und Multi-Gate-Vorrichtungen, wie Doppel-Gate-FETs, FinFETs, Drei-Gate-FETs, Omega-FETs und Gate-all-around (GAA) Vorrichtungen, die vertikale GAA Vorrichtungen und horizontale GAA Vorrichtungen umfassen, enthalten.
  • Bei Arbeitsschritt 102 stellt das Verfahren 100 (1) eine, wie in 2A gezeigte Trägerschicht 202 bereit. In Bezug auf 2A umfasst die Trägerschicht 202 in verschiedenen Ausführungsformen eine oder mehr Materialschicht(en). In einer Ausführungsform ist die Trägerschicht 202 eine Halbleiterträgerschicht (z. B. ein Wafer). In einer Ausführungsform umfasst die Trägerschicht 202 Silizium in einer kristallinen Struktur. In alternativen Ausführungsformen umfasst die Trägerschicht 202 andere elementare Halbleiter, wie etwa Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsenid, Indiumarsenid und Indiumphosphid; oder einen Legierungshalbleiter, wie etwa Siliziumgermaniumcarbid, Galliumarsenphosphid oder Galliumindiumphosphid. Die Trägerschicht 202 kann eine Silizium-auf-Isolator-(SOI)Trägerschicht umfassen, zur Leistungsverbesserung angespannt/belastet sein, epitaxiale Bereiche umfassen, Isolationsbereiche umfassen, dotierte Bereiche umfassen, eine oder mehr Halbleitervorrichtung(en) oder Abschnitte davon umfassen, leitende und/oder nicht-leitende Schichten umfassen und/oder andere passende Eigenschaften und Schichten umfassen. Zum Beispiel kann die Trägerschicht 202 Silizium-Grat Feldeffekttransistoren (FinFETs) umfassen.
  • Bei Arbeitsschritt 104 bildet das Verfahren 100 (1) eine Hartmaskenschicht 204 über der Trägerschicht 202. In Bezug auf 2B verwendet die Hartmaskenschicht 204 in der vorliegenden Ausführungsform amorphes Silizium (a-Si). In alternativen Ausführungsformen kann die Hartmaskenschicht 204 Siliziumoxid (SiO2), Siliziumnitrid (SiN), Siliziumoxinitrid (SiON), Siliziumkarbonnitrid (SiCN), Siliziumcarbid (SiC), andere passende Materialien oder eine Kombination davon verwenden. Ferner verwendet die Hartmaskenschicht 204 in der vorliegenden Ausführungsform eine Schicht von amorphem Silizium mit einer Dicke im Bereich von ungefähr 10 Ångstrom (Å) bis ungefähr 2000 Å. Die Hartmaskenschicht 204 kann durch chemische Dampfphasenabscheidung (CVD), chemische Niederdruck-Dampfphasenabscheidung (LPCVD), plasmaunterstützte chemische Dampfphasenabscheidung (PECVD), physikalische Dampfphasenabscheidung (PVD), Atomlagenabscheidung (ALD) oder andere passende Abscheidungsverfahren gebildet werden. Zum Beispiel kann die Hartmaskenschicht 204 durch CVD gebildet werden, die Chemikalien verwendet, welche Hexachlordisilan (HCD oder Si2Cl6), Dichlorsilan (DCS oder SiH2Cl2), Bis(Tertiärbutylamino) Silan (BTBAS oder C8H22N2Si) und Disilan (DS oder Si2H6) enthält.
  • Bei Arbeitsschritt 106 bildet das Verfahren 100 (1) eine erste Materialschicht 206 über der Hartmaskenschicht 204. In Bezug auf 2C verwendet die erste Materialschicht 206 ein von der Hartmaskenschicht 204 verschiedenes Material. In verschiedenen Ausführungsformen haben die erste Materialschicht 206 und die Hartmaskenschicht 204 hohe Ätzselektivität. Die erste Materialschicht 206 kann Silizium, Wasserstoff, Sauerstoff und/oder Kohlenstoff, wie etwa Spin-On-Glass (SOG), umfassen. In einer Ausführungsform ist die erste Materialschicht 206 eine Unterschicht in einer dreischichtigen Fotolithographie. Die erste Materialschicht 206 kann unter Verwendung von CVD, PVD, Spin-Beschichtung oder eines anderen passenden Prozesses gebildet werden.
  • Bei Arbeitsschritt 108 bildet das Verfahren 100 (1) eine Lackschicht 210 über der ersten Materialschicht. In Bezug auf 2D bildet in der vorliegenden Ausführungsform das Verfahren 100 eine Mittelschicht 208 auf der ersten Materialschicht 206 vor dem Bilden der Lackschicht 210. Die Mittelschicht 208 kann eine antireflektierende Beschichtungs-(ACR)Schicht sein, welche eine polymere Materialschicht oder eine Silizium enthaltende Materialschicht umfasst, wie etwa Siliziumoxid, Silizium-Sauerstoff-Carbid und plasmaunterstützt dampfphasenabgeschiedenes Siliziumoxid. In einer alternativen Ausführungsform enthält die Mittelschicht 208 Kohlenstoff, Wasserstoff und/oder Sauerstoff. Die Mittelschicht 208 kann durch CVD, PVD, ALD oder andere passende Verfahren gebildet werden. Die Lackschicht 210 wird auf der Mittelschicht 208 gebildet. In einer alternativen Ausführungsform kann die Lackschicht 210 direkt über der ersten Materialschicht 206 gebildet werden, ohne Mittelschicht 208. In verschiedenen Ausführungsformen wird die Lackschicht 210 durch einen Spin-Beschichtungsprozess, gefolgt von einem sanften Backprozess gebildet.
  • Die Lackschicht 210 kann ein positiver Lack oder ein negativer Lack sein. Ein positiver Lack ist normalerweise in einem Lackentwickler unlöslich, wird aber durch Belichtung mit einer Strahlung wie einem tiefem Ultraviolett-(DUV)Strahl, einem Extrem-Ultraviolett-(EUV)Strahl, einem Elektronenstrahl (e-Strahl), einem Röntgenstrahl oder anderer passender Strahlung löslich gemacht. Ein beispielhaftes positives Lackmaterial ist chemisch verstärkter Lack (CAR), welcher ein durch säurelabile Gruppen (ALGs) geschütztes Rückgratpolymer enthält. Ein negativer Lack hat das entgegengesetzte Verhalten – ist normalerweise in einem Lackentwickler löslich, wird aber durch Belichten mit einer Strahlung, wie etwa einem DUV-Strahl, einem EUV-Strahl, einem e-Strahl, einem Röntgenstrahl oder anderer passender Strahlung unlöslich gemacht. Ein beispielhafter negativer Lack ist ein Polymer, welches intramolekulare und/oder intermolekulare Quervernetzungen bildet, wenn es bestrahlt wird, wie etwa eine Polymerisation von Ethyl(α-hydroxy)acrylat (EHMA) und Methacrylsäure (MAA).
  • Bei Arbeitsschritt 110 strukturiert das Verfahren 100 (1) die Lackschicht 210 und bildet dadurch ein Lackmuster 210'. In Bezug auf 2E umfasst das Lackmuster 210' in der vorliegenden Ausführungsform einen Graben 212, der auch als Lackgraben 212 bezeichnet wird. In Weiterentwicklung der vorliegenden Ausführungsform hat der Lackgraben 212 kleine Ausmaße, um eine kleine inselförmige Hartmaske in der Hartmaskenschicht 204 zu bilden.
  • Eine inselförmige Hartmaske (d. h., ein Hartmaskenmerkmal, das vom Rest der Hartmaskenmerkmale isoliert ist) wird regelmäßig in der IC-Herstellung verwendet. Zum Beispiel wird, wenn eine Kontaktschicht für SRAM Zellen gebildet wird, eine Linienende-Schnittmaske zum Bestimmen des endgültigen Merkmals verwendet. Die Linienende-Schnittmaske ist eine inselförmige Maske. Jedoch war es eine ziemliche Herausforderung, kleine inselförmige Hartmasken für Fotolithographie zu bilden, da der Halbleiterprozess sich fortschreitend hin zu kleineren Knoten, wie etwa 22 nm, 10 nm oder noch kleiner entwickelt. Ein Grund ist, dass kleine Lackmuster unter einem Lackabblätterproblem leiden. Wenn die Lackschicht 210 strukturiert ist, um kleine Lackmusterinseln zu bilden, ähnlich wie in üblichen Fotolithographieprozessen, haften die kleinen Lackmusterinseln nicht allzu gut an der Unterschicht (z. B. der Mittelschicht 208) und könnten leicht während des Fotolithographieprozesses abfallen. Dies ist unerwünscht. Ein Ansatz dem Lackabblätterproblem entgegenzuwirken, verwendet ein umgekehrtes Strukturierungsverfahren. Im umgekehrten Strukturierungsverfahren wird zuerst ein Lack strukturiert um kleine Lackgräben aufzuweisen (wie etwa den Lackgraben 212). Dann werden die Lackgräben auf eine Hartmaskenschicht übertragen (wie etwa die Hartmaskenschicht 204), um Hartmaskengräben durch Ätzen der Hartmaskenschicht und jegliche dazwischenliegende Schichten zwischen der Hartmaskenschicht und dem Lack zu bilden. Als nächstes werden die Hartmaskengräben mit einem dielektrischen Material überfüllt und ein chemisch-mechanischer Planarisierungs-(CMP)Prozess wird ausgeführt, um überschüssiges dielektrisches Material zu entfernen. Schlussendlich wird die Hartmaskenschicht durch einen selektiven Ätzprozess entfernt, was das dielektrische Material als eine kleine inselförmige Maske zurücklässt. Das umgekehrte Strukturierungsverfahren zielt auf das Lackabblätterproblem ab. Jedoch hat es seine eigenen Nachteile. Erstens lädt es aufgrund der Verwendung des zusätzlichen dielektrischen Materials und der zugehörigen Abscheidungs-, CMP- und Ätzprozesse Zusatzkosten auf sich. Zweitens kann es aufgrund der zusätzlichen Bearbeitung über der Trägerschicht (z. B. wird die Hartmaskenschicht zweimal geätzt) mehr Defekte in den hergestellten Vorrichtungen bewirken. Der bereitgestellte Gegenstand ist sowohl der herkömmlichen inselförmigen Lackstrukturierung wie auch dem umgekehrten Strukturierungsverfahren überlegen, wie unten besprochen werden wird.
  • Noch in Bezug auf 2E, strukturiert der Arbeitsschritt 110 (1) in einer Ausführungsform die Lackschicht 210 unter Verwendung einer Fotomaske (oder einer Maske oder eines Fadenkreuzes). Alternativ kann der Arbeitsschritt 110 eine maskenlose Strukturierungstechnik, wie etwa Elektronenstrahl-Direktschreiben (EBDW), verwenden. In einer Ausführungsform umfasst ein Strukturieren der Lackschicht 210 ein Belichten der Lackschicht 210 mit einer Strahlung, Postbelichtungsbacken, Entwickeln der Lackschicht 210 in einem Lackentwickler und ein Hartbacken und dabei Entfernen eines belichteten (oder unbelichteten, im Fall eines negativen Lacks) Abschnitts der Lackschicht 210 und Zurücklassen unbelichteter Abschnitte davon auf der Mittelschicht 208 als das Lackmuster 210'. Die Strahlung kann ein DUV-Strahl, ein EUV-Strahl, ein e-Strahl, ein Röntgenstrahl, ein Ionenstrahl oder eine andere passende Strahlung sein. In Ausführungsformen, wo eine Fotomaske verwendet wird, um die Lackschicht 210 zu strukturieren, kann die Fotomaske von verschiedenen Typen sein, wie etwa eine durchlässige Maske oder eine reflektierende Maske, und kann in verschiedenen Technologien gebildet werden, wie etwa Binärmaske oder Phasenverschiebungsmaske (PSM). In einem Beispiel umfasst eine Binärmaske eine durchsichtige Trägerschicht (z. B. Quarzglas) und ein undurchsichtiges Material (z. B. Chrom), das in den undurchsichtigen Bereichen der Maske aufgetragen ist. In einem anderen Beispiel umfasst eine PSM verschiedene Merkmale, die so gestaltet sind, dass sie eine korrekte Phasendifferenz haben, um die Auflösung und Bildqualität zu verbessern. In verschiedenen Ausführungsformen kann die Lackschicht 210 strukturiert werden, um eine beliebige Zahl von Grabenstrukturen zu umfassen, und die Grabenmuster können von jeglicher Form und Größe sein.
  • Bei Arbeitsschritt 112 überträgt das Verfahren 100 (1) den Lackgraben 212 auf die erste Materialschicht 206, wodurch eine strukturierte erste Materialschicht 206' gebildet wird. In der vorliegenden Ausführungsform umfasst der Arbeitsschritt 112 ein Ätzen der Mittelschicht 208 und der ersten Materialschicht 206 durch den Lackgraben 212. Die Ätzprozesse können Trocken(plasma)ätzen, Nassätzen und/oder andere Ätzverfahren umfassen. Zum Beispiel kann ein Trockenätzprozess ein sauerstoffhaltiges Gas, ein fluorhaltiges Gas (z. B. CF4, SF6, CH2F2, CHF3 und/oder C2F6), ein chlorhaltiges Gas (z. B. Cl2, CHCl3, CCl4 und/oder BCl3), ein bromhaltiges Gas (z. B. HBr und/oder CHBR3), ein jodhaltiges Gas oder andere passende Gase und/oder Plasmen und/oder Kombinationen davon implementieren. Zum Beispiel kann ein Nassätzprozess ein Ätzmittel mit verdünnter Flusssäure (DHF), Kalilauge (KOH), Ammoniak oder ein anderes passendes Nassätzmittel verwenden. Der eine oder die mehreren Ätzprozess(e) bilden einen Graben 214 in der ersten Materialschicht 206. Nachdem die erste Materialschicht 206 geätzt wurde, werden das Lackmuster 210' und die Mittelschicht 208 entfernt. Das Lackmuster 210' kann zum Beispiel durch einen Nassätzprozess, welcher einen Fotolackentferner, eine wässrige Lauge, eine Amin-Lösemittel-Mischung oder ein organisches Lösemittel verwendet, entfernt werden. Die Mittelschicht 208 kann durch Trocken(plasma)ätzen, Nassätzen und/oder andere Ätzmethoden entfernt werden, welche selektiv abgestimmt sind, die Mittelschicht 208 zu entfernen, während die strukturierte Materialschicht 206' im Wesentlichen unverändert bleibt.
  • In der vorliegenden Ausführungsform haben die erste Materialschicht 206 und die Hartmaskenschicht 204 hohe Ätzselektivität. Mit anderen Worten, wenn die erste Materialschicht 206 in einem Ätzprozess (z. B. einem Trockenätzprozess) geätzt wird, um den Graben 214 zu bilden, bleibt die Hartmaskenschicht 204 im Ätzprozess im Wesentlichen unverändert. Als ein Ergebnis des Arbeitsschritts 112 wird der Graben 214 in der ersten Materialschicht 206 gebildet und legt einen Abschnitt der Hartmaskenschicht 204, wie in 2F gezeigt, frei.
  • Bei Arbeitsschritt 114 behandelt das Verfahren 100 (1) die Hartmaskenschicht 204 mit einem Ionenstrahl 216. In Bezug auf 2G ist der Ionenstrahl 206' in Richtung einer Deckfläche der Vorrichtung 200 gerichtet. Da die strukturierte erste Materialschicht 206' teilweise die Hartmaskenschicht 204 abdeckt, wird nur ein Abschnitt der Hartmaskenschicht 204, der dem Graben 214 entspricht oder durch diesen freigelegt ist, vom Ionenstrahl 216 behandelt. In der vorliegenden Ausführungsform ist der behandelte Abschnitt (sind die behandelten Abschnitte) der Hartmaskenschicht 204 mit 204A bezeichnet, während der unbehandelte Abschnitt (die unbehandelten Abschnitte) der Hartmaskenschicht 204 mit 204B bezeichnet ist (sind). In der vorliegenden Ausführungsform verringert der Ionenstrahl 216 die Ätzrate des behandelten Abschnitts 204A hinsichtlich eines Zielätzmittels. Insbesondere erzielt der behandelte Abschnitt 204A eine niedrigere Ätzrate (oder einen höheren Ätzwiderstand) hinsichtlich des Zielätzmittels als der unbehandelte Abschnitt 204B. In einer Ausführungsform umfasst die Hartmaskenschicht 204 amorphes Silizium, der Ionenstrahl umfasst B-Ionen oder BF2-Ionen und das Zielätzmittel umfasst Ammoniumhydroxid oder Tetramethylammoniumhydroxid. Experimente haben gezeigt, dass die Ätzrate von amorphem Silizium in Ammoniumhydroxid oder Tetramethylammoniumhydroxid, nachdem es mit einem B-Ionenstrahl oder einem BF2-Ionenstrahl behandelt wurde, dramatisch abnimmt. In einem Beispiel nimmt die Ätzrate von ungefähr 200 Å pro Minute (Å/min) auf ungefähr 0 Å/min ab.
  • In einer Ausführungsform wird der Ionenstrahl 216 durch einen Ionenimplanter als ein fokussierter Ionenstrahl erzeugt. In einer Ausführungsform ist der Ionenstrahl 216 ein B-Ionenstrahl oder ein BF2-Ionenstrahl und ist mit einer Ionenenergie von ungefähr 1,0 kV bis ungefähr 50 kV und einer Ionendosis von ungefähr 1 × e13 Ionen/cm2 bis ungefähr 1 × e16 Ionen/cm2 versehen. In alternativen Ausführungsformen kann der Ionenstrahl 216 eine der folgenden Ionensorten umfassen: C, P, In, Ge, As, Si und Yb. Ferner kann der Ionenstrahl 216 in Richtung der Hartmaskenschicht 204 gerichtet sein, mit einem Neigungswinkel im Bereich von 0 Grad (normal auf die Deckfläche der Vorrichtung 200) bis ungefähr 45 Grad (auf beiden Seiten der Normale) und mit einem passenden Verdrehwinkel. In Ausführungsformen kann die Ionenstrahlbehandlung der Hartmaskenschicht 204 bei Temperaturen im Bereich von –100 Grad Celsius bis ungefähr 100 Grad Celsius und für ungefähr 3 Sekunden bis ungefähr 600 Sekunden ausgeführt werden.
  • Die strukturierte erste Materialschicht 206' blockt wirksam den Ionenstrahl 216 davon ab, die Hartmaskenschicht 204 außer durch den Graben 214 zu erreichen. In einer Ausführungsform bleibt die Ätzrate der strukturierten ersten Materialschicht 206' durch den Ionenstrahl 216 im Wesentlichen unbeeinflusst. Ferner haben die strukturierte erste Materialschicht 206' und die Hartmaskenschicht 204 (einschließlich der behandelten und unbehandelten Abschnitte) nach wie vor ausreichende Ätzselektivität in einem Ätzprozess.
  • In einer Ausführungsform ist es wünschenswert, die Trägerschicht 202 im Wesentlichen durch den Ionenstrahl 206 unbeeinflusst zu lassen. In Weiterentwicklung dieser Ausführungsform sind die Dicke der Hartmaskenschicht 204 und die Eigenschaften des Ionenstrahls 216 (wie etwa Ionenenergie, Ionendosis, Strahlneigung und Verdrehwinkel) sorgfältig gestaltet, so dass der Ionenstrahl 216 den Hartmaskenschichtabschnitt 204A gründlich behandelt, aber die Trägerschicht 202 nicht (oder unwesentlich) durchdringt.
  • In einer Ausführungsform umfasst der Arbeitsschritt 114 ferner einen Glühprozess, nachdem die Hartmaskenschicht 204 mit dem Ionenstrahl 216 behandelt wurde. Zum Beispiel kann der Glühprozess einen Mikrosekundenglüh-(μSSA)Prozess, einen Mikrowellenglüh-(MWA)Prozess, einen schnellthermischen Glüh-(RTA)Prozess und/oder andere passende Glühprozesse umfassen. Der Glühprozess kann die kritische Dimension und das Profil des behandelten Abschnitts 204 und dementsprechend die endgültige kleine inselförmige Hartmaske verbessern.
  • Bei Arbeitsschritt 116 entfernt das Verfahren 100 (1) die strukturierte erste Materialschicht 206' unter Verwendung eines Ätzprozesses, welcher Trocken(plasma)ätzen, Nassätzen und/oder andere Ätzverfahren umfassen kann. Zum Beispiel kann ein Trockenätzprozess ein sauerstoffhaltiges Gas, ein fluorhaltiges Gas, ein chlorhaltiges Gas, ein bromhaltiges Gas, ein jodhaltiges Gas, andere passende Gase und/oder Plasmen und/oder Kombinationen davon implementieren. Zum Beispiel kann ein Nassätzprozess ein Ätzmittel mit verdünnter Flusssäure (DHF), Kalilauge (KOH), Ammoniak oder anderen passenden Nassätzmitteln verwenden. In der vorliegenden Ausführungsform ist der Ätzprozess eingestellt, die strukturierte erste Materialschicht 206' selektiv zu entfernen, während die Hartmaskenschicht 204, die sowohl den behandelten Abschnitt 204A wie auch den unbehandelten Abschnitt 204B umfasst, wie in 2H gezeigt, im Wesentlichen unverändert bleibt.
  • Bei Arbeitsschritt 118 entfernt das Verfahren 100 (1) den unbehandelten Abschnitt 204B der Hartmaskenschicht 204. Die Ätzprozesse können Trocken(plasma)ätzen, Nassätzen und/oder andere Ätzverfahren umfassen. In der vorliegenden Ausführungsform umfasst die Hartmaskenschicht 204 amorphes Silizium und der Ätzprozess verwendet Ammoniumhydroxid oder Tetramethylammoniumhydroxid als ein Ätzmittel. Aufgrund der Ionenstrahlbehandlung im Arbeitsschritt 114 haben der behandelte Abschnitt 204A und der unbehandelte Abschnitt 204B hohe Ätzselektivität im Ätzprozess. Als ein Ergebnis wird der unbehandelte Abschnitt 204B durch den Ätzprozess entfernt, während der behandelte Abschnitt 204A im Wesentlichen unverändert bleibt und eine Hartmaske 204A' über der Trägerschicht 202 wird. Abhängig von der Ätzselektivität zwischen den behandelten und unbehandelten Abschnitten 204A und 204B kann die Hartmaske 204A' dieselbe oder im Wesentlichen dieselbe wie der behandelte Abschnitt 204A sein. In Bezug auf 21 wird darin die Vorrichtung 200 mit der Hartmaske 204' über der Trägerschicht 202 gezeigt. In der vorliegenden. Ausführungsform ist die Hartmaske 204' eine kleine inselförmige Hartmaske zum Ätzen der Trägerschicht 202. Verglichen mit üblichen Ansätzen zum Bilden einer kleinen inselförmige Hartmaske hat der bereitgestellte Gegenstand viele Vorteile. Erstens überwindet der bereitgestellte Gegenstand das Lackabblätterproblem, weil das Maskenmerkmal als ein Lackgraben (z. B. der Lackgraben 212) gebildet ist. Zweitens bildet der bereitgestellte Gegenstand die kleine inselförmige Hartmaske direkt in der Hartmaskenschicht (z. B. die Hartmaskenschicht 204) und bedarf keines umgekehrten Materials und des zugehörigen Prozesses. Deshalb ist der bereitgestellte Gegenstand zusätzlich zu anderen Vorteilen kosteneffektiver.
  • Bei Arbeitsschritt 120 ätzt das Verfahren 100 (1) die Trägerschicht 202 mit der Hartmaske 204A' als Ätzmaske. In Bezug auf 2J ist darin die Vorrichtung 200 mit der geätzten Trägerschicht 202 gezeigt. Die Hartmaskenschicht 204A' dient als Ätzmaske und schützt einen Abschnitt 202A der Trägerschicht 202 davor geätzt zu werden. In der vorliegenden Ausführungsform bildet der Abschnitt 202A ein kleines inselförmiges Merkmal auf der Trägerschicht 202. Die Trägerschicht 202 kann unter Verwendung von Trockenätzen, Nassätzen, reaktivem Ionenätzen und/oder anderen Ätzverfahren geätzt werden. In einer anderen Ausführungsform wird die Hartmaske 204A' als eine Schnittmaske in einem Spindelschnittprozess verwendet. In einem Spindelschnittprozess bestimmt eine Spindelmaske eine Spindelstruktur in einer ersten Belichtung und eine Schnittmaske bestimmt eine Schnittstruktur (wie etwa die Hartmaskenschicht 204A') in einer zweiten Belichtung. Zum Beispiel kann die Spindelstruktur Grate für FinFETS, Kontaklinien in SRAM-Zellen usw. sein. Zum Beispiel definiert die Spindelstruktur Bereiche, die von der Spindelstruktur oder ihren Ableitungen zu entfernen sind. Die letztendliche Struktur umfasst die Spindelstruktur plus die Ableitungen, nicht aber die Schnittstruktur. Es ist anzumerken, dass der bereitgestellte Gegenstand beim Bilden jeglicher Art von Hartmasken verwendet werden kann, wobei er nicht auf kleine inselförmige Hartmasken begrenzt ist. In dieser Hinsicht kann die Hartmaske 204A' von jeglicher Form und Größe sein und kann durch das Verfahren 100 beim Bilden verschiedener IC-Merkmale, wie etwa als Isolationsmerkmale, Source- und Drain-Merkmale, Gate-Blöcke, Kontakte, Durchkontaktierungen und Metallzwischenverbindungen verwendet werden. Die Hartmaske 204A' kann, nachdem die Trägerschicht 202 geätzt wurde, zum Beispiel durch Trockenätzen, Nassätzen oder andere Ätzverfahren entfernt werden.
  • Bei Arbeitsschritt 122 führt das Verfahren 100 (1) weitere Schritte, aus um die Herstellung der Vorrichtung 200 zu vollenden. Zum Beispiel kann das Verfahren 100 aktive Vorrichtungen, wie etwa Transistoren, in und auf der Trägerschicht 202 bilden; Metall-Gate-Blöcke mit hoher Dielektritzitätszahl bilden; mehrschichtige Zwischenverbindungsstrukturen bilden; und logische Schaltungen und/oder Speicherzellen mit verschiedenen aktiven und passiven Vorrichtungen bilden.
  • Obwohl nicht als Einschränkung gedacht, stellt die vorliegende Offenbarung viele Vorteile für die Herstellung einer IC bereit. Zum Beispiel können Ausführungsformen der vorliegenden Offenbarung vorteilhaft zum Bilden von kleinen inselförmigen Hartmasken verwendet werden. Verglichen zu üblichen Ansätzen zum Bilden von kleinen inselförmigen Hartmasken überwindet der bereitgestellte Gegenstand das Lackabblätterproblem, weil die Hartmaske zuerst als ein Lackgraben gebildet wird. Ferner bildet der bereitgestellte Gegenstand die kleine inselförmige Hartmaske direkt in einer Hartmaskenschicht, ohne einen Bedarf an einer umgekehrten Materialfüllung und den damit verbundenen Prozessen (wie etwa Abscheidung, CMP und Ätzen). Als ein Ergebnis spart der bereitgestellte Gegenstand Materialkosten und Handhabung und hilft, Defekte in der letztendlichen IC-Vorrichtung zu reduzieren. Der bereitgestellte Gegenstand kann leicht in einen bestehenden IC-Herstellungsablauf integriert werden und zum Bilden aller Arten von Ätzmasken verwendet werden, ohne auf kleine inselförmige Hartmasken beschränkt zu sein. Tatsächlich sind die speziellen Ausführungsformen, die bisher besprochen wurden, nur Beispiele und schränken den erfindungsgemäßen Anwendungsbereich der vorliegenden Offenbarung nicht über das hinaus ein, was ausdrücklich in den Ansprüchen angeführt ist.
  • In einem beispielhaften Aspekt betrifft die vorliegende Offenbarung ein Strukturierungsverfahren einer Trägerschicht. Das Verfahren umfasst ein Bilden einer Hartmaskenschicht über der Trägerschicht; Bilden einer ersten Materialschicht über der Hartmaskenschicht; und Bilden eines Grabens in der ersten Materialschicht. Das Verfahren umfasst ferner ein Behandeln der Hartmaskenschicht mit einem Ionenstrahl durch den Graben, wobei eine Ätzrate eines behandelten Abschnitts der Hartmaskenschicht sich bezüglich eines Ätzprozesses verringert, während eine Ätzrate von unbehandelten Abschnitten der Hartmaskenschicht bezüglich des Ätzprozesses im Wesentlichen unverändert bleibt. Das Verfahren umfasst ferner ein Entfernen der ersten Materialschicht nach dem Behandeln der Hartmaskenschicht. Das Verfahren umfasst ferner ein Entfernen der unbehandelten Abschnitte der Hartmaskenschicht mit dem Ätzprozess und dabei ein Bilden einer Hartmaske über der Trägerschicht. Das Verfahren umfasst ferner ein Ätzen der Trägerschicht mit der Hartmaske als Ätzmaske.
  • In einem anderen beispielhaften Aspekt betrifft die vorliegende Offenbarung ein Strukturierungsverfahren einer Trägerschicht. Das Verfahren umfasst ein Bilden einer Hartmaskenschicht über der Trägerschicht, wobei die Hartmaskenschicht amorphes Silizium umfasst. Das Verfahren umfasst ferner ein Bilden einer ersten Materialschicht über der Hartmaskenschicht und ein Bilden eines Grabens in der ersten Materialschicht, wobei der Graben einen ersten Abschnitt der Hartmaskenschicht freilegt. Das Verfahren umfasst ferner ein Behandeln des ersten Abschnitts mit einem Ionenstrahl, wodurch eine Ätzrate des ersten Abschnitts bezüglich eines Ätzmittels verringert ist, während eine Ätzrate von unbehandelten Abschnitten der Hartmaskenschicht bezüglich des Ätzmittels im Wesentlichen unverändert bleibt. Der Ionenstrahl ist einer von: einem B-Ionenstrahl und einem BF2-Ionenstrahl. Das Verfahren umfasst ferner ein Entfernen der ersten Materialschicht nach dem Behandeln des ersten Abschnitts. Das Verfahren umfasst ferner ein Entfernen der unbehandelten Abschnitte der Hartmaskenschicht mit dem Ätzmittel, wodurch eine Hartmaske über der Trägerschicht gebildet wird, und ein Ätzen der Trägerschicht mit der Hartmaske als Ätzmaske.
  • In einem weiteren beispielhaften Aspekt betrifft die vorliegende Offenbarung ein Strukturierungsverfahren einer Trägerschicht. Das Verfahren umfasst ein Bilden einer Hartmaskenschicht über der Trägerschicht, wobei die Hartmaskenschicht amorphes Silizium umfasst; und ein Bilden einer ersten Materialschicht über der Hartmaskenschicht. Das Verfahren umfasst ferner ein Bilden eines Grabens in der ersten Materialschicht, wobei der Graben einen ersten Abschnitt der Hartmaskenschicht freilegt. Das Verfahren umfasst ferner ein Behandeln des ersten Abschnitts mit einem Ionenstrahl, wodurch eine Ätzrate des ersten Abschnitts bezüglich eines Ätzmittels verringert ist, während eine Ätzrate von unbehandelten Abschnitten der Hartmaskenschicht bezüglich des Ätzmittels im Wesentlichen unverändert bleibt. Der Ionenstrahl ist einer von: einem B-Ionenstrahl und einem BF2-Ionenstrahl. Das Ätzmittel umfasst eines von: Ammoniumhydroxid und Tetramethylammoniumhydroxid. Das Verfahren umfasst ferner ein Entfernen der ersten Materialschicht nach der Behandlung des ersten Abschnitts. Das Verfahren umfasst ferner ein Entfernen der unbehandelten Abschnitte der Hartmaskenschicht mit dem Ätzmittel, wodurch eine Hartmaske über der Trägerschicht gebildet wird; und ein Ätzen der Trägerschicht mit der Hartmaske als Ätzmaske.
  • Zuvor wurden Merkmale von mehreren Ausführungsformen umrissen, so dass Fachleute auf dem Gebiet die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute auf dem Gebiet sollten zu schätzen wissen, dass sie die vorliegende Offenbarung sofort als Grundlage für eine Gestaltung oder Modifizierung anderer Prozesse und Strukturen zur Ausführung derselben Zwecke und/oder zum Erreichen derselben Vorteile der hier vorgestellten Ausführungsformen verwenden können. Fachleute auf dem Gebiet sollten auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Wesen und Umfang der Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen vornehmen können, ohne vom Wesen und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Verfahren zum Strukturieren einer Trägerschicht, wobei das Verfahren umfasst: Bilden einer Hartmaskenschicht über der Trägerschicht; Bilden einer ersten Materialschicht über der Hartmaskenschicht; Bilden eines Grabens in der ersten Materialschicht; Behandeln der Hartmaskenschicht mit einem Ionenstrahl durch den Graben, wobei sich eine Ätzrate eines behandelten Abschnitts der Hartmaskenschicht bezüglich eines Ätzprozesses verringert, während eine Ätzrate von unbehandelten Abschnitten der Hartmaskenschicht bezüglich des Ätzprozesses im Wesentlichen unverändert bleibt; nach der Behandlung der Hartmaskenschicht, Entfernen der ersten Materialschicht; Entfernen der unbehandelten Abschnitte der Hartmaskenschicht mit dem Ätzprozess, wodurch eine Hartmaske über der Trägerschicht gebildet wird; und Ätzen der Trägerschicht mit der Hartmaske als Ätzmaske.
  2. Verfahren nach Anspruch 1, wobei der Ionenstrahl ein B- oder BF2-Ionenstrahl mit Ionenenergie von ungefähr 1,0 kV bis ungefähr 50 kV und einer Ionendosis von ungefähr 1 × e13 Ionen/cm2 bis ungefähr 1 × e16 Ionen/cm2 ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Ionenstrahl mit einem Neigungswinkel in einem Bereich von ungefähr 0 Grad bis ungefähr 45 Grad bereitgestellt wird.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei der Ionenstrahl einer von: B, BF2, C, P, In, Ge, As, Si und Yb ist.
  5. Verfahren nach einem der vorangehenden Ansprüche, wobei die Hartmaskenschicht amorphes Silizium (a-Si) umfasst und der Ionenstrahl B oder BF2 ist.
  6. Verfahren nach einem der vorangehenden Ansprüche, wobei der Ätzprozess Ammoniumhydroxid oder Tetramethylammoniumhydroxid verwendet.
  7. Verfahren nach einem der vorangehenden Ansprüche, wobei die erste Materialschicht Silizium, Sauerstoff und Kohlenstoff umfasst.
  8. Verfahren nach einem der vorangehenden Ansprüche, wobei die Hartmaskenschicht Siliziumoxid (SiO2), Siliziumnitrid (SiN), Siliziumoxinitrid (SiON), Siliziumkarbonnitrid (SiCN), Siliziumcarbid (SiC) oder eine Kombination davon umfasst.
  9. Verfahren nach einem der vorangehenden Ansprüche, wobei das Entfernen der ersten Materialschicht einen anderen Ätzprozess verwendet, welcher selektiv die erste Materialschicht entfernt, während die Hartmaskenschicht im Wesentlichen unverändert bleibt.
  10. Verfahren nach einem der vorangehenden Ansprüche, wobei das Bilden des ersten Grabens umfasst: Bilden einer Lackschicht über der ersten Materialschicht; Strukturieren der Lackschicht um einen Lackgraben zu bilden; und Übertragen des Lackgrabens auf die erste Materialschicht.
  11. Verfahren nach Anspruch 10, wobei das Bilden des ersten Grabens ferner umfasst: Bilden einer antireflektierenden Beschichtungsschicht über der ersten Materialschicht vor dem Bilden der Lackschicht.
  12. Verfahren nach einem der vorangehenden Ansprüche, wobei das Bilden des Grabens in der ersten Materialschicht einen weiteren Prozess umfasst, welcher selektiv die erste Materialschicht entfernt, während die Hartmaskenschicht im Wesentlichen unverändert bleibt.
  13. Verfahren nach einem der vorangehenden Ansprüche, wobei die Trägerschicht durch den Ionenstrahl im Wesentlichen unbeeinflusst bleibt.
  14. Verfahren nach einem der vorangehenden Ansprüche, wobei eine Ätzrate der ersten Materialschicht durch den Ionenstrahl im Wesentlichen unbeeinflusst bleibt.
  15. Verfahren zum Strukturieren einer Trägerschicht, wobei das Verfahren umfasst: Bilden einer Hartmaskenschicht über der Trägerschicht, wobei die Hartmaskenschicht amorphes Silizium umfasst; Bilden einer ersten Materialschicht über der Hartmaskenschicht; Bilden eines Grabens in der ersten Materialschicht, wobei der Graben einen ersten Abschnitt der Hartmaskenschicht freilegt; Behandeln des ersten Abschnitts mit einem Ionenstrahl, wodurch eine Ätzrate des ersten Abschnitts bezüglich eines Ätzmittels verringert ist, während eine Ätzrate von unbehandelten Abschnitten der Hartmaskenschicht bezüglich des Ätzmittels im Wesentlichen unverändert bleibt, wobei der Ionenstrahl ein B-Ionenstrahl oder ein BF2-Ionenstrahl ist; nach der Behandlung des ersten Abschnitts, Entfernen der ersten Materialschicht; Entfernen der unbehandelten Abschnitte der Hartmaskenschicht mit dem Ätzmittel, wodurch eine Hartmaske über der Trägerschicht gebildet wird; und Ätzen der Trägerschicht mit der Hartmaske als Ätzmaske.
  16. Verfahren nach Anspruch 15, wobei das Ätzmittel Ammoniumhydroxid oder Tetramethylammoniumhydroxid ist.
  17. Verfahren nach Anspruch 15 oder 16, wobei die Trägerschicht durch den Ionenstrahl im Wesentlichen unbeeinflusst bleibt.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei das Entfernen der ersten Materialschicht und das Bilden des Grabens in der ersten Materialschicht jeweils einen Ätzprozess umfasst, welcher selektiv die erste Materialschicht entfernt, während die Hartmaskenschicht im Wesentlichen unverändert bleibt.
  19. Verfahren zum Strukturieren einer Trägerschicht, wobei das Verfahren umfasst: Bilden einer Hartmaskenschicht über der Trägerschicht, wobei die Hartmaskenschicht amorphes Silizium umfasst; Bilden einer ersten Materialschicht über der Hartmaskenschicht; Bilden eines Grabens in der ersten Materialschicht, wobei der Graben einen ersten Abschnitt der Hartmaskenschicht freilegt; Behandeln des ersten Abschnitts mit einem Ionenstrahl, wodurch eine Ätzrate des ersten Abschnitts bezüglich eines Ätzmittels verringert wird, während eine Ätzrate von unbehandelten Abschnitten der Hartmaskenschicht bezüglich des Ätzmittels im Wesentlichen unverändert bleibt, wobei der Ionenstrahl ein B-Ionenstrahl oder ein BF2-Ionenstrahl ist, und wobei das Ätzmittel Ammoniumhydroxid oder Tetramethylammoniumhydroxid umfasst; nach der Behandlung des ersten Abschnitts, Entfernen der ersten Materialschicht; Entfernen der unbehandelten Abschnitte der Hartmaskenschicht mit dem Ätzmittel, wodurch eine Hartmaske über der Trägerschicht gebildet wird; und Ätzen der Trägerschicht mit der Hartmaske als Ätzmaske.
  20. Verfahren nach Anspruch 19, wobei das Entfernen der ersten Materialschicht und das Bilden des Grabens in der ersten Materialschicht jeweils einen Ätzprozess umfasst, welcher selektiv die erste Materialschicht entfernt, während die Hartmaskenschicht im Wesentlichen unverändert bleibt.
DE102015115652.0A 2015-08-31 2015-09-17 Verfahren zum strukturieren integrierter schaltungen Pending DE102015115652A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/841,173 2015-08-31
US14/841,173 US9941125B2 (en) 2015-08-31 2015-08-31 Method for integrated circuit patterning

Publications (1)

Publication Number Publication Date
DE102015115652A1 true DE102015115652A1 (de) 2017-03-02

Family

ID=58010678

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015115652.0A Pending DE102015115652A1 (de) 2015-08-31 2015-09-17 Verfahren zum strukturieren integrierter schaltungen

Country Status (5)

Country Link
US (2) US9941125B2 (de)
KR (1) KR101855564B1 (de)
CN (1) CN106486343B (de)
DE (1) DE102015115652A1 (de)
TW (1) TWI581308B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941125B2 (en) * 2015-08-31 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
KR102667884B1 (ko) * 2016-07-27 2024-05-23 삼성전자주식회사 반도체 소자의 제조 방법
US10411020B2 (en) * 2017-08-31 2019-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. Using three or more masks to define contact-line-blocking components in FinFET SRAM fabrication
US10515847B2 (en) * 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming vias and method for forming contacts in vias
US10354875B1 (en) * 2018-01-08 2019-07-16 Varian Semiconductor Equipment Associates, Inc. Techniques for improved removal of sacrificial mask
KR101947517B1 (ko) * 2018-01-23 2019-02-13 영창케미칼 주식회사 Euv 광원용 감광성 포토레지스트 미세패턴 형성용 현상액 조성물
DE102019120765B4 (de) 2018-09-27 2024-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum bilden eines halbleiterbauelements
US10867840B2 (en) * 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device
US10991583B2 (en) 2018-09-28 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Self aligned litho etch process patterning method
US10658180B1 (en) * 2018-11-01 2020-05-19 International Business Machines Corporation EUV pattern transfer with ion implantation and reduced impact of resist residue
KR20210039194A (ko) * 2019-10-01 2021-04-09 삼성전자주식회사 집적회로 소자의 제조 방법
CN110797257A (zh) * 2019-11-15 2020-02-14 上海集成电路研发中心有限公司 一种图形传递方法
WO2023249451A1 (ko) * 2022-06-24 2023-12-28 주식회사 에이치피에스피 반도체 장치의 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4438556A (en) * 1981-01-12 1984-03-27 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming doped polycrystalline silicon pattern by selective implantation and plasma etching of undoped regions
US5300445A (en) * 1990-09-20 1994-04-05 Mitsubishi Denki Kabushiki Kaisha Production method of an HEMT semiconductor device
DE10163346A1 (de) * 2001-12-21 2003-07-10 Infineon Technologies Ag Resistloses Lithographieverfahren zur Herstellung feiner Strukturen
DE10302544A1 (de) * 2003-01-23 2004-08-05 Infineon Technologies Ag Hartmasken-Strukturierungsverfahren
DE10341321A1 (de) * 2003-09-08 2005-04-14 Infineon Technologies Ag Verfahren zur Bildung eines Grabens in einer Schicht oder einem Schichtstapel auf einem Halbleiterwafer
US20110020753A1 (en) * 2009-07-27 2011-01-27 International Business Machines Corporation Method for reversing tone of patterns on integrated circuit and patterning sub-lithography trenches
US20110300711A1 (en) * 2009-08-20 2011-12-08 Varian Semiconductor Equipment Associates, Inc. Method and system for patterning a substrate
US20140024215A1 (en) * 2012-07-23 2014-01-23 International Business Machines Corporation Double patterning method

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1215376C (zh) 2001-01-05 2005-08-17 联华电子股份有限公司 高温热流光刻制造方法和提供其工艺裕度的方法
JP4625229B2 (ja) 2001-02-15 2011-02-02 アイメック 半導体デバイスの製造方法
US7482280B2 (en) 2005-08-15 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a lithography pattern
KR20070096600A (ko) * 2006-03-27 2007-10-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8518628B2 (en) 2006-09-22 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Surface switchable photoresist
CN100527356C (zh) * 2007-01-12 2009-08-12 联华电子股份有限公司 修整硬掩模层的方法、形成晶体管栅极的方法和堆叠结构
US8580117B2 (en) 2007-03-20 2013-11-12 Taiwan Semiconductor Manufactuing Company, Ltd. System and method for replacing resist filter to reduce resist filter-induced wafer defects
WO2009132004A2 (en) 2008-04-21 2009-10-29 The Regents Of The University Of California Multi-rate resist method to form organic tft electrode and electrodes formed by same
US8216767B2 (en) 2009-09-08 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning process and chemical amplified photoresist with a photodegradable base
US8323870B2 (en) 2010-11-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and photoresist with zipper mechanism
US8647796B2 (en) 2011-07-27 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Photoactive compound gradient photoresist
US8741551B2 (en) 2012-04-09 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and composition of a dual sensitive resist
JP5642731B2 (ja) 2012-04-27 2014-12-17 信越化学工業株式会社 パターン形成方法
US9213234B2 (en) 2012-06-01 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photosensitive material and method of lithography
US9851636B2 (en) 2012-07-05 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Materials and methods for improved photoresist performance
US20140017615A1 (en) 2012-07-11 2014-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for resist coating and developing
US9256133B2 (en) 2012-07-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for developing process
US9028915B2 (en) 2012-09-04 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a photoresist layer
US8906595B2 (en) 2012-11-01 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving resist pattern peeling
CN102945855B (zh) 2012-11-13 2016-08-03 京东方科技集团股份有限公司 发光显示背板、显示装置和像素界定层的制备方法
US9012132B2 (en) 2013-01-02 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Coating material and method for photolithography
US8936903B2 (en) 2013-03-09 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Photo-resist with floating acid
US8932799B2 (en) 2013-03-12 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist system and method
US9223220B2 (en) 2013-03-12 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photo resist baking in lithography process
US9146469B2 (en) 2013-03-14 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Middle layer composition for trilayer patterning stack
US9054135B2 (en) * 2013-07-31 2015-06-09 Globalfoundries Singapore Pte. Ltd. Methods for fabricating integrated circuits with a high-voltage MOSFET
WO2015031163A1 (en) 2013-08-27 2015-03-05 Tokyo Electron Limited Method for laterally trimming a hardmask
US9229326B2 (en) 2014-03-14 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US20160064239A1 (en) 2014-08-28 2016-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Integrated Circuit Patterning
US9941125B2 (en) * 2015-08-31 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4438556A (en) * 1981-01-12 1984-03-27 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming doped polycrystalline silicon pattern by selective implantation and plasma etching of undoped regions
US5300445A (en) * 1990-09-20 1994-04-05 Mitsubishi Denki Kabushiki Kaisha Production method of an HEMT semiconductor device
DE10163346A1 (de) * 2001-12-21 2003-07-10 Infineon Technologies Ag Resistloses Lithographieverfahren zur Herstellung feiner Strukturen
DE10302544A1 (de) * 2003-01-23 2004-08-05 Infineon Technologies Ag Hartmasken-Strukturierungsverfahren
DE10341321A1 (de) * 2003-09-08 2005-04-14 Infineon Technologies Ag Verfahren zur Bildung eines Grabens in einer Schicht oder einem Schichtstapel auf einem Halbleiterwafer
US20110020753A1 (en) * 2009-07-27 2011-01-27 International Business Machines Corporation Method for reversing tone of patterns on integrated circuit and patterning sub-lithography trenches
US20110300711A1 (en) * 2009-08-20 2011-12-08 Varian Semiconductor Equipment Associates, Inc. Method and system for patterning a substrate
US20140024215A1 (en) * 2012-07-23 2014-01-23 International Business Machines Corporation Double patterning method

Also Published As

Publication number Publication date
US20180233368A1 (en) 2018-08-16
TW201709274A (zh) 2017-03-01
CN106486343B (zh) 2020-08-14
US10727061B2 (en) 2020-07-28
KR20170026049A (ko) 2017-03-08
US9941125B2 (en) 2018-04-10
KR101855564B1 (ko) 2018-05-04
CN106486343A (zh) 2017-03-08
TWI581308B (zh) 2017-05-01
US20170062222A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
DE102015115652A1 (de) Verfahren zum strukturieren integrierter schaltungen
KR101926298B1 (ko) 집적 회로 패터닝 방법
DE102017126236B3 (de) Verfahren zum Bilden einer Halbleitervorrichtung für Metallgates mit aufgerauter Barrierenschicht
DE112012005734B4 (de) Lithographieprozess und Lithographische Struktur mit doppelter Hartmaske
DE102015116964B4 (de) Verfahren zur Lithografie-Strukturierung
DE102014118843A1 (de) Verfahren zum Beheben von Problemen eines Linienbruchs und eines Fotolackrandes beim Strukturieren eines dreilagigen Fotolacks
DE102011056669B4 (de) Verfahren zum Definieren einer Trennstruktur in einem Halbleiterbauelement
DE102014019444A1 (de) Verfahren und Struktur für ein verbessertes Ausfüllen von Lücken
DE102018124819A1 (de) Verfahren zum Steuern eines Ende-Zu-Ende-Abstands in einer Halbleitervorrichtung
DE102017125781A1 (de) Verfahren zum Entfernen einer Ätzmaske
DE102021101467A1 (de) Halbleiterstrukturierung und resultierende strukturen
DE102015117230B4 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE102009004550B4 (de) Verfahren zur Bildung von Zwischenverbindungen
DE102013112137A1 (de) Verfahren zum Verarbeiten eines Dies
DE102017127390B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016114876B4 (de) Verfahren zur Herstellung einer Abstandshalterstruktur
DE102019216291A1 (de) Optische und euv-hybridlithographie
DE102018127447B4 (de) Anti-Reflexionsbeschichtung durch Ionenimplantation für lithographische Strukturierung
DE102020105664A1 (de) Gatebildungsprozess
DE102018203377B4 (de) Reparierte Maskenstrukturen und resultierende darunterliegende strukturierte Strukturen und Herstellungsverfahren
DE102007015499A1 (de) Effizienzsteigerung für die Lithographie von Kontaktdurchführungen und Kontakten unter Anwendung einer Doppelbelichtung auf der Grundlage von linienartigen Strukturelementen
DE102023100477A1 (de) Verfahren zum herstellen von halbleitervorrichtungen
DE102020107358A1 (de) Negativton-fotoresist für euv-lithografie
DE102019126809A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE102019120765A1 (de) Verfahren zum bilden eines halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021316000

Ipc: H01L0021308000

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication