DE102017125781A1 - Verfahren zum Entfernen einer Ätzmaske - Google Patents

Verfahren zum Entfernen einer Ätzmaske Download PDF

Info

Publication number
DE102017125781A1
DE102017125781A1 DE102017125781.0A DE102017125781A DE102017125781A1 DE 102017125781 A1 DE102017125781 A1 DE 102017125781A1 DE 102017125781 A DE102017125781 A DE 102017125781A DE 102017125781 A1 DE102017125781 A1 DE 102017125781A1
Authority
DE
Germany
Prior art keywords
layer
mask
patterned
mandrel
removal process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017125781.0A
Other languages
English (en)
Inventor
Nai-Chia Chen
Jui-Ming SHIH
Chun-Han Chu
Ping-Jung Huang
Tsung-Min Chuo
Bi-Ming Yen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017125781A1 publication Critical patent/DE102017125781A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

Ein Ausführungsformverfahren umfasst ein Ausbilden einer strukturierten Ätzmaske über einer Zielschicht und ein Strukturieren der Zielschicht unter Verwendung der strukturierten Ätzmaske als einer Maske, um eine strukturierte Zielschicht auszubilden. Das Verfahren umfasst ferner ein Durchführen eines ersten Reinigungsprozesses an der strukturierten Ätzmaske und der strukturierten Zielschicht, wobei der erste Reinigungsprozess eine erste Lösung umfasst. Das Verfahren umfasst zusätzlich ein Durchführen eines zweiten Reinigungsprozesses, um die strukturierte Ätzmaske zu entfernen und eine freigelegte strukturierte Zielschicht auszubilden, wobei der zweite Reinigungsprozess eine zweite Lösung umfasst. Das Verfahren umfasst auch ein Durchführen eines dritten Reinigungsprozesses an der freigelegten strukturierten Zielschicht, und ein Durchführen eines vierten Reinigungsprozesses an der freigelegten strukturierten Zielschicht, wobei der vierte Reinigungsprozess die erste Lösung umfasst.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 62/427,704 , die den Titel „Method of Removing an Etch Mask“ trägt und am 29. November 2016 eingereicht wurde, deren Inhalte hier durch Rückbezug aufgenommen sind.
  • STAND DER TECHNIK
  • Halbleitervorrichtungen werden in einer Vielfalt von elektronischen Anwendungen, wie zum Beispiel Personalcomputern, Mobiltelefonen, Digitalkameras und anderen elektronischen Geräten, verwendet. Halbleitervorrichtungen werden in der Regel gefertigt, indem sequenziell isolierende oder dielektrische Schichten, leitfähige Schichten und Halbleitermaterialschichten über einem Halbleitersubstrat abgeschieden werden, und die verschiedenen Materialschichten unter Verwendung von Lithografie strukturiert werden, um Schaltungskomponenten und - elemente darauf auszubilden.
  • Die Halbleiterindustrie verbessert beständig die Integrationsdichte verschiedener elektronischer Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren usw.), indem die minimale Merkmalgröße fortlaufend reduziert wird, was ermöglicht, dass mehr Komponenten in eine bestimmte Fläche integriert werden. Mit der Reduzierung der kleinsten Merkmalgrößen treten jedoch zusätzliche Probleme zutage, die angegangen werden müssen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der nachstehenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den begleitenden Figuren gelesen wird. Es ist zu beachten, dass gemäß dem Standardverfahren in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zur Klarheit der Erörterung beliebig vergrößert oder verkleinert sein.
    • 1A, 1B und 2 bis 27 zeigen Draufsichten und Querschnittsansichten verschiedener Zwischenstufen der Herstellung einer Halbleiterstruktur gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachstehende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale der Erfindung bereit. Konkrete Beispiele von Komponenten und Anordnungen sind nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich lediglich Beispiele und sind nicht im beschränkenden Sinne gedacht. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachstehenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung geschieht zum Zweck der Einfachheit und Klarheit und sie schreibt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Außerdem können hierin Begriffe, die sich auf räumliche Relativität beziehen, wie z.B. „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, zur Erleichterung der Besprechung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal (zu anderen Elementen oder Merkmalen), wie in den Figuren dargestellt, zu beschreiben. Die Begriffe, die räumliche Relativität betreffen, sollen verschiedene Ausrichtungen der verwendeten oder betriebenen Vorrichtung zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder anders ausgerichtet) und die hier verwendeten Bezeichnungen, die räumliche Relativität betreffen, können gleichermaßen dementsprechend ausgelegt werden.
  • 1A, 1B und 2 bis 27 zeigen Draufsichten und Querschnittsansichten von Zwischenstufen beim Ausbilden von Merkmalen in einer Zielschicht (z.B. einer darunterliegenden Dornschicht) gemäß einigen Ausführungsbeispielen. Einige von Figuren umfassen eine Draufsicht und eine Querschnittsansicht eines Wafers 100 in derselben Figur, wobei die Ränder der dargestellten Merkmale in der Draufsicht im Wesentlichen auf die Ränder der dargestellten Merkmale in der jeweiligen Querschnittsansicht ausgerichtet sein können.
  • 1A veranschaulicht den Wafer 100 in einer Zwischenstufe des Strukturierens einer Halbleitervorrichtung gemäß einer Ausführungsform. 1A zeigt eine Draufsicht und eine Querschnittsansicht der Halbleitervorrichtung bei einer Zwischenstufe der Verarbeitung. Der Wafer 100 umfasst ein Substrat 120. Das Substrat 120 kann zum Beispiel dotiertes oder undotiertes Bulk-Silizium oder eine aktive Schicht aus einem SOI-Substrat (Halbleiter auf einem Isolator) umfassen. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie z.B. Silizium, die auf einer Isolationsschicht ausgebildet ist. Die Isolationsschicht kann zum Beispiel eine vergrabene Oxid-Schicht (BOX-Schicht) oder eine Siliziumoxidschicht sein. Die Isolationsschicht wird auf einem Substrat, wie z.B. Silizium- oder Glassubstrat, bereitgestellt. Alternativ kann das Substrat 120 einen anderen Elementhalbleiter, wie z.B. Germanium, einen Verbindungshalbleiter, der Siliziumkarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid umfasst, einen Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP umfasst, oder Kombinationen davon umfassen. Andere Substrate, wie z.B. mehrschichtige oder Gradientensubstrate, können ebenfalls verwendet werden.
  • Wie in 1A dargestellt, umfasst der Wafer eine Ätzstoppschicht 26, die über dem Substrat 120 ausgebildet ist. Die Ätzstoppschicht 26 kann mehrere Schichten umfassen. Die Ätzstoppschicht 26 kann als eine Maske (z.B. eine dreilagige Maske) für ein anschließendes Ätzen fungieren, welches eine Struktur einer Zielschicht 28, die über der Ätzstoppschicht 26 liegt, auf das Substrat 120 überträgt. Unter Bezugnahme auf 1B kann die Ätzstoppschicht 26 eine erste Pad-Schicht 26A umfassen, die ein aus einem Oxid (z.B. Siliziumoxid) ausgebildeter dünner Film sein kann. Dementsprechend kann die erste Pad-Schicht 26a als eine Pad-Oxidschicht bezeichnet werden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die Pad-Oxidschicht 26a in einem thermischen Oxidationsprozess ausgebildet, wobei eine obere Flächenschicht des Substrats 120 oxidiert wird. Die Pad-Oxidschicht 26a kann eine Dicke zwischen ungefähr 10 Å und ungefähr 50 Å (z.B. ungefähr 25 Å) aufweisen.
  • Die Pad-Oxidschicht 26a kann als eine Haftschicht zwischen dem Substrat 120 und einer zweiten Pad-Schicht 26b wirken, die aus einem Nitrid (z.B. Siliziumnitrid) zum Beispiel unter Verwendung einer chemischen Niederdruck-Gasphasenabscheidung (LPCVD) ausgebildet werden kann. Dementsprechend kann die zweite Pad-Schicht 26b als eine Pad-Nitridschicht bezeichnet werden. Gemäß anderen Ausführungsformen der vorliegenden Offenbarung wird die Pad-Nitridschicht 26b durch thermisches Nitrieren von Silizium, eine plasmaunterstützte chemische Gasphasenabscheidung (PECVD) oder eine anodische Plasmanitrierung ausgebildet. Die Pad-Nitridschicht 26b kann eine Dicke zwischen ungefähr 200 Å und ungefähr 300 Å (z.B. ungefähr 260 Å) aufweisen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung kann die Ätzstoppschicht 26 eine Oxidschicht 26c umfassen, die über der Pad-Nitridschicht 26b ausgebildet wird. Gemäß einigen Ausführungsformen kann die Oxidschicht 26c Siliziumoxid umfassen und kann zum Beispiel unter Verwendung einer PECVD oder einer chemischen Gasphasenabscheidung (CVD) ausgebildet werden. Die Oxidschicht 26c kann eine Dicke zwischen ungefähr 400 Å und ungefähr 800 Å (z.B. ungefähr 600 Å) aufweisen. Die Zielschicht 28 wird ferner über der Ätzstoppschicht 26 ausgebildet. In einigen Ausführungsformen ist die Zielschicht 28 eine Schicht, die in anschließenden Schritten geätzt werden soll, in denen gemäß Ausführungsformen der vorliegenden Offenbarung mehrere Strukturen darin ausgebildet werden sollen. In einigen Ausführungsformen kann die Zielschicht 28 amorphes Silizium, amorphen Kohlenstoff, AlOxNy, ein anderes Material, das eine hohe Ätzselektivität gegenüber der darunterliegenden Ätzstoppschicht 26 aufweist, dergleichen, oder eine Kombination davon umfassen, und kann unter Verwendung einer CVD, einer Atomlagenabscheidung (ALD), dergleichen oder einer Kombination davon ausgebildet werden. Die Zielschicht 28 kann in einigen Ausführungsformen als eine erste Dornschicht oder eine darunterliegende Dornschicht bezeichnet werden.
  • Wie in 1A zu sehen, kann eine erste Maskenschicht 32 über der Zielschicht 28 liegen, und eine zweite Maskenschicht 34 kann über der ersten Maskenschicht 32 liegen. In einigen Ausführungsformen kann die erste Maskenschicht 32 eine erste Hartmaskenschicht sein und die zweite Maskenschicht 34 kann eine zweite Hartmaskenschicht sein. Die erste Maskenschicht 32 kann Siliziumnitrid, Titannitrid, Titanoxid, dergleichen oder eine Kombination davon umfassen und kann unter Verwendung von CVD, PVD, ALD, dergleichen oder einer Kombination davon ausgebildet werden. In einigen Ausführungsformen kann die erste Maskenschicht 32 eine Dicke von zwischen ungefähr 100 Å und ungefähr 500 Å aufweisen. Die zweite Maskenschicht 34 kann Tetraethylorthosilicat (TEOS), mit Kohlenstoff gedoptes Siliziumoxid (SiCOH), SiOxCy, dergleichen oder eine Kombination davon umfassen, und kann unter Verwendung einer Rotationsbeschichtung, einer CVD, einer ALD, dergleichen oder einer Kombination davon ausgebildet werden. In einigen Ausführungsformen kann die zweite Maskenschicht 34 eine Dicke von zwischen ungefähr 100 Å und ungefähr 500 Ä aufweisen. In einigen Ausführungsformen werden Materialien für die erste Maskenschicht 32 und die zweite Maskenschicht 34 derart ausgewählt, dass die erste Maskenschicht 32 und die zweite Maskenschicht 34 gewünschte Ätzraten für anschließende Strukturierungsprozesse aufweisen. Wie nachstehend ausführlicher beschrieben, wird die zweite Maskenschicht 34 strukturiert, indem mehrere Strukturen auf die zweite Maskenschicht 34 übertragen werden. Die mehreren Strukturen in der zweiten Maskenschicht 34 werden anschließend auf die erste Maskenschicht 32 übertragen, und die Strukturen der ersten Maskenschicht 32 werden anschließend auf die Zielschicht 28 übertragen.
  • Eine zweite Dornschicht 36 wird über der zweiten Maskenschicht 34 ausgebildet. In einigen Ausführungsformen kann die zweite Dornschicht 36 (die als eine darüberliegende Dornschicht bezeichnet werden kann) amorphes Silizium, amorphen Kohlenstoff, AlOxNy, ein anderes Material, das eine hohe Ätzselektivität gegenüber der darunterliegenden zweiten Maskenschicht 34 aufweist, dergleichen, oder eine Kombination davon umfassen, und kann unter Verwendung einer CVD, einer ALD, dergleichen oder einer Kombination davon ausgebildet werden.
  • Über der zweiten Dornschicht 36 wird eine erste dreilagige Maske angeordnet, die eine untere Schicht (die zuweilen als Unterseitenschicht bezeichnet wird) 38, eine mittlere Schicht 40 über der unteren Schicht 38, und eine obere Schicht 42 über der mittleren Schicht 40 umfasst. Die untere Schicht 38 kann ein organisches Material, wie z.B. ein Spin-on-Kohlenstoffmaterial (SOC-Kohlenstoffmaterial) oder dergleichen umfassen und kann unter Verwendung einer Rotationsbeschichtung, einer CVD, einer ALD oder dergleichen ausgebildet werden. In einigen Ausführungsformen kann eine Dicke der unteren Schicht 38 zwischen ungefähr 500 Å und ungefähr 2000 Å betragen. Die mittlere Schicht 40 kann ein anorganisches Material umfassen, das ein Nitrid (wie z.B. SiN, TiN, TaN oder dergleichen), ein Oxinitrid (wie z.B. SiON), ein Oxid (wie z.B. Siliziumoxid) oder dergleichen sein kann und kann unter Verwendung einer CVD, einer ALD oder dergleichen ausgebildet werden. In einigen Ausführungsformen kann eine Dicke der mittleren Schicht 40 zwischen ungefähr 100 Å und ungefähr 400 Å betragen. Die obere Schicht 42 kann ein organisches Material, wie z.B. ein Fotolackmaterial, umfassen und kann unter Verwendung einer Rotationsbeschichtung oder dergleichen ausgebildet werden. In einigen Ausführungsformen kann eine Dicke der oberen Schicht 42 zwischen ungefähr 500 Å und ungefähr 1500 Å betragen. In einigen Ausführungsformen weist die mittlere Schicht 40 eine höhere Ätzrate auf als die obere Schicht 42, und die obere Schicht 42 wird als eine Ätzmaske zum Strukturieren der mittleren Schicht 40 verwendet. Die untere Schicht 38 weist eine höhere Ätzrate als die mittlere Schicht 40 auf, und die mittlere Schicht 40 wird als eine Ätzmaske zum Strukturieren der unteren Schicht 38 verwendet.
  • Nach dem Auftragen der oberen Schicht 42 wird die obere Schicht 42 strukturiert, um Öffnungen 44 darin auszubilden. Die obere Schicht 42 wird unter Verwendung geeigneter fotolithografischer Techniken strukturiert. In einigen Ausführungsformen, in denen die obere Schicht 42 ein Fotolackmaterial umfasst, wird das Fotolackmaterial bestrahlt (belichtet) und entwickelt, um Abschnitte des Fotolackmaterials zu entfernen. In einigen Ausführungsformen weist jede der Öffnungen 44 eine Breite W1 zwischen ungefähr 30 nm und ungefähr 50 nm und eine Länge L1 zwischen ungefähr 60 nm und ungefähr 6000 nm auf. Wie in der Draufsicht (auch in 1A) auf den Wafer 100 dargestellt, können die Öffnungen 44 Streifenformen aufweisen. In einigen Ausführungsformen beträgt der Pitch P1 der Öffnungen 44 ungefähr das Dreifache der Breite W1 der Öffnungen 44. In der gesamten Beschreibung werden die Strukturen der Öffnungen 44 auch als Linie-Ai-Strukturen bezeichnet.
  • Ein erster Ätzprozess wird anschließend durchgeführt, um die Struktur in der oberen Schicht 42 auf die zweite Dornschicht 36 zu übertragen, was zu der in 2 dargestellten Struktur führt. Während des Ätzschritts können die obere Schicht 42, die mittlere Schicht 40 und die untere Schicht 38 abgetragen werden. Wenn ein Rückstand der oberen Schicht 42, der mittleren Schicht 40 und der unteren Schicht 38 nach dem Strukturieren verbleibt, wird der Rückstand ebenfalls entfernt. Das Ätzen ist anisotrop, so dass die Öffnungen 44 in der zweiten Dornschicht 36 dieselben Größen aufweisen als ihre jeweiligen Öffnungen 44 in der oberen Schicht 42 (1A). Der eine oder die mehreren Ätzprozesse können isotrope Nassätzprozesse, anisotrope Trockenätzprozesse oder Kombinationen davon umfassen. Die verbleibenden Abschnitte der zweiten Dornschicht 36 in 2 werden als Zwischendorne bezeichnet, die Zwischendorne 36A und 36B umfassen.
  • Unter Bezugnahme auf 3 wird eine erste Spacerschicht 46 konform (z.B. mithilfe einer ALD) über den Zwischendornen 36A und 36B und in den Öffnungen 44 ausgebildet. Dementsprechend werden eine Breite und eine Länge der Öffnungen 44 um ungefähr das Doppelte einer Dicke T1 der ersten Spacerschicht 46 reduziert. Die erste Spacerschicht 46 kann ein Oxid (wie z.B. Siliziumoxid, Aluminiumoxid, Titanoxid oder dergleichen), ein Nitrid (wie z.B. SiN, Titannitrid oder dergleichen), ein Oxinitrid (wie z.B. SiON oder dergleichen), ein Oxikarbid (wie z.B. SiOC oder dergleichen), ein Karbonitrid (wie z.B. SiCN, oder dergleichen), dergleichen oder eine Kombination davon umfassen und kann unter Verwendung einer CVD, PECVD, ALD, dergleichen oder einer Kombination davon ausgebildet werden. In einigen Ausführungsformen kann die Dicke T1 der ersten Spacerschicht 46 zwischen ungefähr 100 Å und ungefähr 200 Å betragen.
  • Unter Bezugnahme auf 4 wird die erste Spacerschicht 46 strukturiert, um erste Spacer 48 auf Seitenwänden der Öffnungen 44 auszubilden. In einigen Ausführungsformen wird die erste Spacerschicht 46 unter Verwendung eines anisotropen Trockenätzprozesses strukturiert, um horizontale Abschnitte der ersten Spacerschicht 46 von einer oberen Fläche der Zwischendorne 36A und 36B und Unterseiten der Öffnungen 44 zu entfernen. Abschnitte der ersten Spacerschicht 46, die auf den Seitenwänden der Öffnungen 44 verbleiben, bilden die ersten Spacer 48. In einigen Ausführungsformen wird die erste Spacerschicht 46 mithilfe eines Trockenätzprozesses strukturiert, wobei die Ätzprozessgase Cl2, O2, CxHyFz, N2, H2, HBr, Cl2, He, dergleichen oder eine Kombination davon umfassen. Im Anschluss können die Zwischendorne 36A und 36B entfernt werden. Dieser Prozess zum Entfernen der Zwischendorne 36A und 36B ist in 5 und 6 dargestellt.
  • Unter Bezugnahme auf 5 wird eine zweite dreilagige Maske über den Zwischendornen 36A und 36B und den ersten Spacern 48 ausgebildet. Die zweite dreilagige Maske umfasst eine untere Schicht 50, eine mittlere Schicht 52 über der unteren Schicht 50 und eine obere Schicht 54 über der mittleren Schicht 52. In einigen Ausführungsformen können die untere Schicht 50, die mittlere Schicht 52 und die obere Schicht 54 unter Verwendung ähnlicher Materialien und Verfahren ausgebildet werden wie jeweils die untere Schicht 38, die mittlere Schicht 40 und die obere Schicht 42 der ersten dreilagigen Maske, die vorstehend unter Bezugnahme auf 1A beschrieben wurden, und die Beschreibung wird hier der Kürze halber nicht wiederholt. In einigen Ausführungsformen kann eine Dicke der unteren Schicht 50 zwischen ungefähr 500 Å und ungefähr 2000 Å betragen, eine Dicke der mittleren Schicht 52 kann zwischen ungefähr 100 Å und ungefähr 400 Ä betragen, und eine Dicke der oberen Schicht 54 kann zwischen ungefähr 500 Å und ungefähr 1500 Å betragen. Die obere Schicht 54 wird strukturiert, um Öffnungen 56 auszubilden, so dass die Öffnungen 44 in den Zwischendornen 36A und 36B durch die obere Schicht 54 geschützt werden. In einigen Ausführungsformen kann die obere Schicht 54 unter Verwendung ähnlicher Verfahren strukturiert werden wie die obere Schicht 42 der ersten dreilagigen Maske, die vorstehend unter Bezugnahme auf 1A beschrieben wurden, und die Beschreibung wird hier der Kürze halber nicht wiederholt. In der dargestellten Ausführungsform werden de Öffnungen 56 in der oberen Schicht 54 ausgebildet. In anderen Ausführungsformen können weniger oder mehr als drei Öffnungen 56 in der oberen Schicht 54 ausgebildet werden.
  • Unter Bezugnahme auf 6 wird ein Strukturierungsprozess durchgeführt, um die Zwischendorne 36A und 36B zu entfernen. In einigen Ausführungsformen umfasst der Strukturierungsprozess einen oder mehrere Ätzprozesse, wobei die zweite dreilagige Maske und die ersten Spacer 48 als eine kombinierte Ätzmaske verwendet werden, um Öffnungen 58 an Positionen auszubilden, die vorher durch die Zwischendorne 36A und 36B in Anspruch genommen wurden. Der eine oder die mehreren Ätzprozesse können isotrope Nassätzprozesse, anisotrope Trockenätzprozesse oder Kombinationen davon umfassen. Während des zum Entfernen der Zwischendorne 36A und 36B verwendeten Strukturierungsprozesses können die obere Schicht 54, die mittlere Schicht 52 und die untere Schicht 50 abgetragen werden. Eine Struktur der Öffnungen 58 kann auch als eine Linie-B-Struktur (LB-Struktur) bezeichnet werden. Dementsprechend kann der unter Bezugnahme auf 5 beschriebene fotolithografische Prozess auch als LB-Fotolithografie bezeichnet werden, und die unter Bezugnahme auf 6 beschriebenen Ätzprozesse können auch als LB-Ätzen bezeichnet werden.
  • Unter Bezugnahme auf 7 werden die ersten Spacer 48 in Verbindung mit einem Strukturierungsprozess als eine Ätzmaske verwendet, um die darunterliegende zweite Maskenschicht 34 zu ätzen, so dass sich die Öffnungen 58 und 44 in die zweite Maskenschicht 34 erstrecken. Der Strukturierungsprozess kann einen oder mehrere Ätzprozesse umfassen, wobei die erste Maskenschicht 32 als eine Ätzstoppschicht verwendet wird. In einigen Ausführungsformen kann der Strukturierungsprozess Trockenätzprozesse umfassen, wobei die Ätzprozessgase O2, CO2, CxHyFz, Ar, N2, H2, HBr, Cl2, He, dergleichen oder eine Kombination davon, oder ein beliebiges anderes geeignetes Ätzmittel umfassen, das die freigelegten Abschnitte der zweiten Maskenschicht 34 entfernen kann, ohne die erste Maskenschicht 32 zu beschädigen.
  • Unter Bezugnahme auf 8 können die ersten Spacer 48 zum Beispiel unter Verwendung eines oder mehrerer geeigneter Ätzprozesse selektiv entfernt werden. In einigen Ausführungsformen können die ersten Spacer 48 zum Beispiel unter Verwendung von Trockenätzprozessen entfernt werden, wobei Ätzprozessgase O2, Cl2, CO2, CxHyFz, Ar, N2, H2, dergleichen oder eine Kombination davon umfassen.
  • Unter Bezugnahme auf 9 wird ein Strukturierungsprozess an der ersten Maskenschicht 32 durchgeführt, um die Öffnungen 58 und 44 auf die erste Maskenschicht 32 zu übertragen. Der Strukturierungsprozess bildet Öffnungen in der ersten Maskenschicht 32, die den jeweiligen Öffnungen 58 und 44 entsprechen. Die Öffnungen in der ersten Maskenschicht 32 legen Abschnitte der Zielschicht 28 (die z.B. amorphes Silizium umfasst) frei. In einigen Ausführungsformen umfasst der Strukturierungsprozess einen geeigneten Ätzprozess, wobei die zweite Maskenschicht 34 als eine Ätzmaske verwendet wird. Ein geeigneter Ätzprozess kann einen isotropen Nassätzprozess, einen anisotropen Trockenätzprozess oder Kombinationen davon umfassen. In einigen Ausführungsformen wird die erste Maskenschicht 32 zum Beispiel unter Verwendung eines Trockenätzprozesses entfernt, wobei Ätzprozessgase Cl2, O2, CxHyFz, N2, H2, dergleichen oder eine Kombination davon umfassen. Anschließend wird die zweite Maskenschicht 34 zum Beispiel unter Verwendung eines geeigneten Ätzprozesses entfernt. In einigen Ausführungsformen wird die erste Maskenschicht 34 zum Beispiel unter Verwendung eines Trockenätzprozesses entfernt, wobei Ätzprozessgase O2, CO2, CxHyFz, Ar, N2, H2, dergleichen oder eine Kombination davon umfassen.
  • Unter Bezugnahme auf 10 wird ein Strukturierungsprozess an der Zielschicht 28 durchgeführt, um die Struktur der ersten Maskenschicht 32 auf die Zielschicht 28 zu übertragen. Der Strukturierungsprozess verlängert die Öffnungen 44 und 58 in die Zielschicht 28, um Abschnitte der Ätzstoppschicht 26 freizulegen. In einigen Ausführungsformen umfasst der Strukturierungsprozess einen oder mehrere geeignete Ätzprozesse, wobei die erste Maskenschicht 32 (die, wie vorstehend besprochen, ein Nitrid, wie z.B. Siliziumnitrid, umfassen kann) als eine Ätzmaske verwendet wird. Der eine oder die mehreren geeigneten Ätzprozesse können isotrope Nassätzprozesse, anisotrope Trockenätzprozesse oder Kombinationen davon umfassen.
  • Wie vorstehend unter Bezugnahme auf 4 beschrieben, können die ersten Spacer 48 zum Beispiel unter Verwendung von Trockenätzprozessen entfernt werden, wobei Ätzprozessgase O2, Cl2, CO2, CxHyFz, Ar, N2, H2, dergleichen oder eine Kombination davon umfassen. Außerdem kann, wie vorstehend unter Bezugnahme auf 9 beschrieben, die zweite Maskenschicht 34 zum Beispiel unter Verwendung anderer Trockenätzprozesse entfernt werden, wobei Ätzprozessgase O2, CO2, CxHyFz, Ar, N2, H2, dergleichen oder eine Kombination davon umfassen. Außerdem kann, wie vorstehend unter Bezugnahme auf 10 beschrieben, die Zielschicht 28 unter Verwendung von isotropen Nassätzprozessen, anisotropen Trockenätzprozessen oder Kombinationen davon strukturiert werden.
  • Diese Ätzprozesse der vorhergehenden Schritte können eine Rückstandsschicht 60 über zumindest einem Abschnitt freigelegter Abschnitte der Ätzstoppschicht 26 (z.B. der Oxidschicht 26c der Ätzstoppschicht 26), der Zielschicht 28 und der ersten Maskenschicht 32 erzeugen. Die Rückstandsschicht 60 kann Kohlenstoff, Fluor oder eine Verbindung davon (z.B. eine Fluorkohlenstoffverbindung, wie z.B. CFx) umfassen. Die Rückstandsschicht 60 stellt einen Defekt dar, der einen Strukturfehler bewirken kann, wenn er nicht vom Wafer 100 entfernt wird. Infolgedessen kann ein Reinigungsprozess erforderlich sein, um das Vorhandensein der Rückstandsschicht 60 vom Wafer 100 zu reduzieren oder im Wesentlichen zu eliminieren.
  • 11 zeigt einen ersten Reinigungsprozess 62, der an der in 10 dargestellten Struktur gemäß einer Ausführungsform durchgeführt werden kann. Der erste Reinigungsprozess 62 kann ein Nassreinigungsprozess sein, der eine erste Lösung verwendet. In einigen Ausführungsformen kann die erste Lösung eine Mischung sein, die Waser, Wasserstoffperoxid und Ammoniakwasser umfasst. In einigen Ausführungsformen kann eine Konzentration des Ammoniakwassers zwischen ungefähr 10 Teilen von einer Million (ppm) und 500 Teilen von einer Million (ppm) betragen. Als ein Beispiel kann der erste Reinigungsprozess 62 ein Standardreinigungsprozess 1 (SC1-Prozess) sein. Der erste Reinigungsprozess 62 kann einen wesentlichen Abschnitt der Rückstandsschicht 60 entfernen, um mindestens einen Abschnitt der ersten Maskenschicht 32 freizulegen. Jedoch können einige Abschnitte der Rückstandsschicht 60 auf Seitenwänden der Zielschicht 28 und der ersten Maskenschicht 32 weiterhin verbleiben, wie in 12 dargestellt. In einigen Beispielen kann der erste Reinigungsprozess 62 bei Raumtemperatur (z.B. ungefähr 25 Grad Celsius) durchgeführt werden.
  • 13 zeigt einen zweiten Reinigungsprozess 64, der gemäß einer Ausführungsform durchgeführt werden kann, um die erste Maskenschicht 32 zu entfernen. Der zweite Reinigungsprozess 64 kann ein Nassreinigungsprozess sein, der eine zweite Lösung verwendet. In einigen Ausführungsformen kann die zweite Lösung eine Säurelösung sein. Als ein Beispiel kann die zweite Lösung Phosphorsäure sein, die eine Konzentration von zwischen ungefähr 80 Gew.-% und ungefähr 90 Gew.-% aufweisen kann. Der zweite Reinigungsprozess 64 kann bei einer Temperatur in einem Bereich zwischen ungefähr 100 Grad Celsius und ungefähr 200 Grad Celsius durchgeführt werden. Ein Effekt des Durchführens des zweiten Reinigungsprozesses 64 unter Verwendung einer Säurelösung oder bei dem angegebenen Temperaturbereich kann darin bestehen, dass ein Material der Rückstandsschicht 60 aggregiert und ein Rückstandskondensat 66 bildet, das auf Seitenwänden der Zielschicht 28 verbleibt. Anschließend wird ein Entfernen des Rückstandskondensats 66 durchgeführt, wie nachstehend unter Bezugnahme auf 14 bis 16 beschrieben.
  • 14 zeigt eine herausgezoomte Ansicht eines dritten Reinigungsprozesses 68 gemäß einer Ausführungsform, der am Wafer 100 durchgeführt wird. Wie in 14 dargestellt, kann der Wafer 100 über einem Träger 70 platziert werden, der innerhalb einer Kammer 72 angeordnet ist. In einigen Ausführungsformen, wie in dem in 14 dargestellten Beispiel, kann der Träger 70 mindestens eine Leitung 74 umfassen, die verwendet werden kann, um entionisiertes Wasser 76 an eine Rückfläche des Wafers 100 zu leiten, wie in 14 dargestellt. In einigen Ausführungsformen kann die Rückfläche des Wafers 100 eine Fläche des Wafers 100 sein, die weg vom Substrat 120 gewandt ist. In einigen Ausführungsformen kann das entionisierte Wasser 76 Kohlenstoffdioxid umfassen. In solchen Ausführungsformen kann das entionisierte Wasser 76, das Kohlenstoffdioxid darin aufweist, verwendet werden, um statische Elektrizität zu entladen, die sich auf dem Wafer 100 als Folge vorheriger Verarbeitungsschritte aufgebaut haben kann.
  • Unter Bezugnahme auf 15 fährt der dritte Reinigungsprozess 68 fort, indem das entionisierte Wasser 76 weiter auf eine Vorderfläche des Wafers 100 angewendet wird. In einigen Ausführungsformen kann die Vorderfläche des Wafers 100 eine Fläche des Wafers 100 sein, über der das Substrat 120 und anschließende Schichten ausgebildet werden. Das entionisierte Wasser 76 kann über der Vorderfläche des Wafers 100 unter Verwendung einer über dem Wafer 100 angeordneten Düse 78 abgegeben werden. Die Kombination der in 14 und 15 gezeigten Prozesse kann den Effekt haben, dass statische Elektrizität, die sich auf dem Wafer 100 als Folge voriger Verarbeitungsschritte aufgebaut haben kann, entladen wird, so dass die Anzahl von Defekten, die durch die Entladung statischer Elektrizität vom Wafer 100 gebildet werden, verhindert oder wesentlich reduziert wird. In einigen Beispielen kann der dritte Reinigungsprozess 68 bei Raumtemperatur (z.B. ungefähr 25 Grad Celsius) durchgeführt werden.
  • 16 zeigt einen vierten Reinigungsprozess 80 gemäß einer Ausführungsform, der am Wafer 100 durchgeführt wird. Bei dem vierten Reinigungsprozess 80 wird die im ersten Reinigungsprozess 62 verwendete erste Lösung 82 erneut auf den Wafer 100 angewendet. Insbesondere leitet die Leitung 74 des Trägers 70 die erste Lösung 82 zur Rückfläche des Wafers 100. Außerdem gibt die Düse 78 die erste Lösung 82 über der Vorderfläche des Wafers 100 ab. In einigen Ausführungsformen werden die Rückfläche und die Vorderfläche des Wafers 100 gleichzeitig der ersten Lösung 82 ausgesetzt. In dem in 16 dargestellten Beispiel kann ein von der Düse 78 verschiedener Sprühmechanismus 84 in Verbindung mit der Düse 78 verwendet werden, um die erste Lösung 82 abzugeben. In einigen Ausführungsformen kann die erste Lösung 82 eine Mischung sein, die Wasser, Wasserstoffperoxid und Ammoniakwasser umfasst, wobei das Ammoniakwasser eine Konzentration zwischen ungefähr 10 ppm (Teile von einer Million) und ungefähr 500 ppm (Teile von einer Million) aufweist. Zusätzlich oder alternativ kann das Ammoniakwasser beim Durchführen des vierten Reinigungsprozesses 80 eine Temperatur zwischen ungefähr 20 Grad Celsius und ungefähr 70 Grad Celsius aufweisen.
  • Ein Effekt, der durch die in 14 bis 16 dargestellten Reinigungsprozesse bereitgestellt wird, besteht darin, dass das Rückstandskondensat 66 von Seitenwänden der in 13 dargestellten strukturierten Zielschicht 28 im Wesentlichen entfernt wird. Daher wird das Vorhandensein von Fluorkohlenstoff (z. B. CFx) auf dem Wafer 100 eliminiert oder wesentlich reduziert, wodurch die Defektanzahl im Wafer 100 verbessert wird. Zusätzlich können die in 14 bis 16 dargestellten Reinigungsprozesse mit gegenwärtig verfügbaren Wafer-Reinigungssystemen verwendet werden, wodurch die Notwendigkeit einer Umrüstung oder Neukonfiguration existierender Systeme verhindert wird.
  • 17 zeigt die Struktur, die nach den in 14 bis 16 dargestellten Reinigungsprozessen erzielt wird. Unter Bezugnahme auf 18 wird eine zweite Spacerschicht 200 über der Zielschicht 28 und freigelegten Abschnitten der Ätzstoppschicht 26 konform ausgebildet. Die zweite Spacerschicht 200 kann ähnliche Materialien umfassen wie die erste Spacerschicht 46 (z.B. in 3 dargestellt) und kann unter Verwendung ähnlicher Schritte ausgebildet werden, wie vorstehend unter Bezugnahme auf 3 beschrieben.
  • Unter Bezugnahme auf 19 wird die zweite Spacerschicht 200 strukturiert, um zweite Spacer 202 auf Seitenwänden der Zielschicht 28 auszubilden. In einigen Ausführungsformen wird die zweite Spacerschicht 200 unter Verwendung eines anisotropen Trockenätzprozesses strukturiert, um horizontale Abschnitte der zweiten Spacerschicht 200 von einer oberen Fläche der Zielschicht 28 und den freigelegten Flächen der Ätzstoppschicht 26 zu entfernen. Abschnitte der zweiten Spacerschicht 200, die auf den Seitenwänden der Zielschicht 28 verbleiben, bilden zweite Spacer 202. Die zum Strukturieren der zweiten Spacerschicht 200 verwendeten Prozesse können den vorstehend unter Bezugnahme auf 4 beschriebenen Prozessen, die zum Strukturieren der ersten Spacerschicht 46 verwendet werden, ähnlich sein.
  • Unter Bezugnahme auf 20 wird die Zielschicht 28 z.B. unter Verwendung eines Prozesses entfernt werden, der vorstehend in 5 und 6, welche das Entfernen der Zwischendorne 36A und 36B beschreiben, beschrieben wurde. Der Prozess zum Entfernen der Zielschicht 28 hinterlässt die zweiten Spacer 202 über der Ätzstoppschicht 26, wie in 20 dargestellt. Von diesem Schritt kann die Struktur der zweiten Spacer 202 auf das Substrat 120 mithilfe der Ätzstoppschicht 26 übertragen werden, um Halbleiterstege zu bilden. 20 zeigt einen Bereich 204 und 21 bis 27 zeigen eine vergrößerte Ansicht des Bereichs 204.
  • Unter Bezugnahme auf 21 wird die Oxidschicht 26c der Ätzstoppschicht 26 unter Verwendung der zweiten Spacer 202 als einer Maske, z.B. unter Verwendung ähnlicher Prozesse, wie vorstehend unter Bezugnahme auf 7 beschrieben, wo die zweite Maskenschicht 34 strukturiert wird, geätzt. Das Ergebnis des Ätzens der Oxidschicht 26c besteht darin, dass die Pad-Nitridschicht 26b der Ätzstoppschicht 26 freigelegt wird, wie in 21 dargestellt. Unter Bezugnahme auf 22 können die zweiten Spacer 202 selektiv entfernt werden, zum Beispiel unter Verwendung eines oder mehrerer geeigneter Ätzprozesse, die unter Bezugnahme auf 7 und 8, in denen die ersten Spacer 48 selektiv entfernt werden, beschrieben wurden.
  • Unter Bezugnahme auf 23 wird anschließend die Pad-Nitridschicht 26b der Ätzstoppschicht 26 unter Verwendung der Oxidschicht 26c als einer Maske geätzt, z.B. unter Verwendung von Prozessen, die vorstehend unter Bezugnahme auf 9, in der die erste Maskenschicht 32 strukturiert wird, beschrieben wurden. In einigen Ausführungsformen, wie z.B. dem in 23 dargestellten Schritt, wird die Oxidschicht 26c zum Beispiel unter Verwendung eines Trockenätzprozesses entfernt, wobei Ätzprozessgase O2, CO2, CxHyFz, Ar, N2, H2, dergleichen oder eine Kombination davon umfassen.
  • Unter Bezugnahme auf 24 wird dann die Struktur der Pad-Nitridschicht 26b z.B. unter Verwendung ähnlicher Prozesse, wie vorstehend unter Bezugnahme auf 7, in der die zweite Maskenschicht 34 strukturiert wird, beschrieben wurden, auf die Pad-Oxidschicht 26a und das Substrat 120 übertragen, um Halbleiterstege 206 auszubilden.
  • 25 stellt das Einfüllen von dielektrischen Materialien dar. Gemäß einigen Ausführungsformen wird ein Liner-Oxid 208 auf den Seitenwänden der Halbleiterstege 206 ausgebildet. Das Liner-Oxid 208 kann eine konforme Schicht sein, die horizontale Abschnitte und vertikale Abschnitte aufweist, deren Dicken eng aneinander liegen. Das Liner-Oxid 208 kann ein thermisches Oxid sein, das gemäß einigen Ausführungsbeispielen eine Dicke zwischen ungefähr 10 Å und ungefähr 100 Å aufweist. Gemäß einer Ausführungsform der vorliegenden Offenbarung wird das Liner-Oxid 208 zum Beispiel unter Verwendung einer In-Situ-Dampferzeugung (In-Situ Steam Generation, ISSG) ausgebildet, wobei der Wasserdampf oder ein zusammengesetztes Gas aus Wasserstoff (H2) und Sauerstoff (O2) verwendet wird, um die Halbleiterstege 206 und das Substrat 120 zu oxidieren. Gemäß noch anderen Ausführungsformen wird das Liner-Oxid 208 unter Verwendung einer Abscheidungstechnik, wie z.B. einer subatmosphärischen chemischen Gasphasenabscheidung (SACVD), ausgebildet.
  • 25 stellt auch die Abscheidung/Ausbildung des dielektrischen Materials 210 dar. Das dielektrische Material 210 bedeckt die Pad-Nitridschicht 26b, die Pad-Oxidschicht 26a, die Halbleiterstege 206 und das Liner-Oxid 208. Das Verfahren zum Ausbilden des dielektrischen Materials 210 kann von einer fließfähigen chemischen Gasphasenabscheidung (FCVD), einer CVD, einer ALD und dergleichen ausgewählt werden. Eine Behandlung kann durchgeführt werden, um das dielektrische Material 210 zu härten. Das resultierende dielektrische Material 210 kann zum Beispiel Siliziumoxid umfassen.
  • Eine Planarisierung, wie z.B. ein chemisch-mechanisches Polieren (CMP), wird dann durchgeführt, wie in 26 dargestellt. Auf diese Weise werden STI-Gebiete 212 ausgebildet, die das Liner-Oxid 208 und verbleibende Abschnitte des dielektrischen Materials 210 umfassen. Die Pad-Nitridschicht 26b kann als die CMP-Stoppschicht verwendet werden, und daher befindet sich die obere Fläche der Pad-Nitridschicht 26b im Wesentlichen auf gleicher Höhe mit der oberen Fläche der STI-Gebiete 212.
  • In anschließenden Prozessschritten werden die Pad-Nitridschicht 26b und die Pad-Oxidschicht 26a entfernt. Als Nächstes werden die STI-Gebiete 212 ausgespart, wie in 27 dargestellt. Die oberen Abschnitte der Halbleiterstege 206 stehen höher hervor als die oberen Flächen der verbleibenden STI-Gebiete 212, um hervorstehende Halbleiterfinnen 214 auszubilden. Die resultierende Struktur ist in 27 dargestellt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird das Aussparen der STI-Gebiete 212 unter Verwendung eines Trockenätzverfahrens durchgeführt, in dem die Prozessgase verwendet werden, die NH3 und HF3 umfassen. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung wird das Aussparen der STI-Gebiete 212 unter Verwendung eines Nassätzverfahrens durchgeführt, in dem die Ätzmittellösung eine verdünnte HF-Lösung ist. Nachdem die STI-Gebiete 212 ausgespart wurden, um die Halbleiterfinnen 214 auszubilden, werden die Halbleiterfinnen 214 mehreren Prozessschritten unterzogen, wobei die Prozessschritte Wannenimplantationen, Ausbilden von Gatestapeln, Ausbilden von Source/Drain und Ausbilden von Ersatzgates umfassen können, wodurch FinFETs ausgebildet werden. Es ist zu beachten, dass die beschriebenen Ausführungsformen, in denen FinFETs ausgebildet werden, lediglich Beispiele sind; andere Ausführungsformen der vorliegenden Offenbarung ziehen das Ausbilden anderer Halbleitermerkmale im Substrat 120 in Betracht.
  • In einer Ausführungsform umfasst ein Verfahren: Ausbilden einer strukturierten Ätzmaske über einer Zielschicht; Strukturieren der Zielschicht unter Verwendung der strukturierten Ätzmaske als einer Maske, um eine strukturierte Zielschicht auszubilden; Durchführen eines ersten Reinigungsprozesses an der strukturierten Ätzmaske und der strukturierten Zielschicht, wobei der erste Reinigungsprozess eine erste Lösung umfasst; Durchführen eines zweiten Reinigungsprozesses, um die strukturierte Ätzmaske zu entfernen und eine freigelegte strukturierte Zielschicht auszubilden, wobei der zweite Reinigungsprozess eine zweite Lösung umfasst; Durchführen eines dritten Reinigungsprozesses an der freigelegten strukturierten Zielschicht; und Durchführen eines vierten Reinigungsprozesses an der freigelegten strukturierten Zielschicht, wobei der vierte Reinigungsprozess die erste Lösung umfasst.
  • In einer Ausführungsform umfasst ein Verfahren: Ausbilden einer Maskenschicht über einer ersten Dornschicht; Ausbilden einer zweiten Dornschicht über der Maskenschicht; Strukturieren der zweiten Dornschicht, um mindestens eine Öffnung darin auszubilden; Ausbilden erster Spacer auf Seitenwänden der mindestens einen Öffnung; Strukturieren der Maskenschicht unter Verwendung der ersten Spacer als einer Maske, um eine strukturierte Maskenschicht auszubilden; Strukturieren der ersten Dornschicht unter Verwendung der strukturierten Maskenschicht als einer Maske, um eine strukturierte erste Dornschicht auszubilden; Entfernen der strukturierten Maskenschicht unter Verwendung eines Maskenentfernungsprozesses, wobei der Maskenentfernungsprozess einen Rückstand auf Seitenwänden der strukturierten ersten Dornschicht ausbildet; und Entfernen des Rückstands unter Verwendung eines Rückstandsentfernungsprozesses.
  • In einer Ausführungsform umfasst ein Verfahren: Ausbilden eines strukturierten Dorns über mehreren Maskenschichten, wobei die mehreren Maskenschichten eine erste Maskenschicht und eine zweite Maskenschicht, die über der ersten Maskenschicht liegt, umfassen; Ausbilden von Spacern auf Seitenwänden des strukturierten Dorns; Strukturieren der zweiten Maskenschicht unter Verwendung der Spacer als einer Maske, um eine strukturierte zweite Maskenschicht auszubilden; Entfernen der Spacer unter Verwendung eines Trockenätzprozesses; Strukturieren der ersten Maskenschicht unter Verwendung der strukturierten zweiten Maskenschicht als einer Maske, um eine strukturierte erste Maskenschicht auszubilden; Entfernen der strukturierten zweiten Maskenschicht unter Verwendung des Trockenätzprozesses; Strukturieren einer darunterliegenden Dornschicht unter Verwendung der strukturierten ersten Maskenschicht als einer Maske, um eine strukturierte darunterliegende Dornschicht auszubilden; Entfernen der strukturierten ersten Maskenschicht unter Verwendung eines ersten Nassentfernungsprozesses, der Phosphorsäure umfasst, wobei der erste Nassentfernungsprozess einen Rückstand auf Seitenwänden der strukturierten darunterliegenden Dornschicht ausbildet; und Entfernen des Rückstands unter Verwendung eines zweiten Nassentfernungsprozesses.
  • Das Vorstehende skizziert Merkmale von mehreren Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann sollte erkennen, dass er die vorliegende Offenbarung als eine Grundlage zum Entwerfen oder Modifizieren anderer Prozesse und Strukturen leicht verwenden kann, um die gleichen Aufgaben durchzuführen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erzielen. Ein Fachmann sollte ebenfalls verstehen, dass derartige äquivalente Ausführungen nicht vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Modifizierungen hier vornehmen kann, ohne vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/427704 [0001]

Claims (20)

  1. Verfahren, umfassend: Ausbilden einer strukturierten Ätzmaske über einer Zielschicht, Strukturieren der Zielschicht unter Verwendung der strukturierten Ätzmaske als einer Maske, um eine strukturierte Zielschicht auszubilden, Durchführen eines ersten Reinigungsprozesses an der strukturierten Ätzmaske und der strukturierten Zielschicht, wobei der erste Reinigungsprozess eine erste Lösung umfasst, Durchführen eines zweiten Reinigungsprozesses, um die strukturierte Ätzmaske zu entfernen und eine freigelegte strukturierte Zielschicht auszubilden, wobei der zweite Reinigungsprozess eine zweite Lösung umfasst, Durchführen eines dritten Reinigungsprozesses an der freigelegten strukturierten Zielschicht; und Durchführen eines vierten Reinigungsprozesses an der freigelegten strukturierten Zielschicht, wobei der vierte Reinigungsprozess die erste Lösung umfasst.
  2. Verfahren nach Anspruch 1, wobei die erste Lösung mindestens eines von Wasser, Wasserstoffperoxid und Ammoniakwasser umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei die zweite Lösung Phosphorsäure umfasst.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Strukturieren der Zielschicht unter Verwendung der strukturierten Ätzmaske als der Maske eine Rückstandsschicht auf Seitenwänden der strukturierten Zielschicht und der strukturierten Ätzmaske erzeugt.
  5. Verfahren nach Anspruch 4, wobei die die Rückstandsschicht eine Fluorkohlenstoffverbindung umfasst.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Durchführen des dritten Reinigungsprozesses an der freigelegten strukturierten Zielschicht ein Aussetzen der freigelegten strukturierten Zielschicht entionisiertem Wasser umfasst.
  7. Verfahren nach Anspruch 6, wobei das entionisierte Wasser Kohlenstoffdioxid umfasst.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Durchführen des vierten Reinigungsprozesses an der freigelegten strukturierten Zielschicht ein Abgeben der ersten Lösung bei einer Temperatur zwischen ungefähr 20 Grad Celsius und ungefähr 70 Grad Celsius umfasst.
  9. Verfahren, umfassend: Ausbilden einer Maskenschicht über einer ersten Dornschicht, Ausbilden einer zweiten Dornschicht über der Maskenschicht, Strukturieren der zweiten Dornschicht, um mindestens eine Öffnung darin auszubilden, Ausbilden erster Spacer auf Seitenwänden der mindestens einen Öffnung, Strukturieren der Maskenschicht unter Verwendung der ersten Spacer als einer Maske, um eine strukturierte Maskenschicht auszubilden, Strukturieren der ersten Dornschicht unter Verwendung der strukturierten Maskenschicht als einer Maske, um eine strukturierte erste Dornschicht auszubilden, Entfernen der strukturierten Maskenschicht unter Verwendung eines Maskenentfernungsprozesses, wobei der Maskenentfernungsprozess einen Rückstand auf Seitenwänden der strukturierten ersten Dornschicht ausbildet, und Entfernen des Rückstands unter Verwendung eines Rückstandsentfernungsprozesses.
  10. Verfahren nach Anspruch 9, wobei der Rückstand eine Fluorkohlenstoffverbindung umfasst.
  11. Verfahren nach Anspruch 9 oder 10, das ferner ein Reinigen der strukturierten ersten Dornschicht und der strukturierten Maskenschicht unter Verwendung einer ersten Lösung umfasst, die eine Mischung aus Wasser, Wasserstoffperoxid und Ammoniakwasser umfasst.
  12. Verfahren nach einem der vorhergehenden Ansprüche 9 bis 11, wobei der Maskenentfernungsprozess eine zweite Lösung umfasst.
  13. Verfahren nach Anspruch 12, wobei die zweite Lösung Phosphorsäure umfasst.
  14. Verfahren nach Anspruch 12 oder 13, wobei der Maskenentfernungsprozess bei einer Temperatur zwischen ungefähr 100 Grad Celsius und ungefähr 200 Grad Celsius durchgeführt wird.
  15. Verfahren nach einem der vorhergehenden Ansprüche 9 bis 14, wobei der Rückstandsentfernungsprozess entionisiertes Wasser und Ammoniakwasser umfasst.
  16. Verfahren nach Anspruch 15, wobei der Rückstandentfernungsprozess umfasst: Reinigen der strukturierten ersten Dornschicht unter Verwendung des entionisierten Wassers, und Reinigen der strukturierten ersten Dornschicht unter Verwendung des Ammoniakwassers nach dem Reinigen mit dem entionisierten Wasser.
  17. Verfahren, umfassend: Ausbilden eines strukturierten Dorns über mehreren Maskenschichten, wobei die mehreren Maskenschichten eine erste Maskenschicht und eine zweite Maskenschicht, die über der ersten Maskenschicht liegt, umfassen, Ausbilden von Spacern auf Seitenwänden des strukturierten Dorns, Strukturieren der zweiten Maskenschicht unter Verwendung der Spacer als einer Maske, um eine strukturierte zweite Maskenschicht auszubilden, Entfernen der Spacer unter Verwendung eines Trockenätzprozesses, Strukturieren der ersten Maskenschicht unter Verwendung der strukturierten zweiten Maskenschicht als einer Maske, um eine strukturierte erste Maskenschicht auszubilden, Entfernen der strukturierten zweiten Maskenschicht unter Verwendung des Trockenätzprozesses, Strukturieren einer darunterliegenden Dornschicht unter Verwendung der strukturierten ersten Maskenschicht als einer Maske, um eine strukturierte darunterliegende Dornschicht auszubilden, Entfernen der strukturierten ersten Maskenschicht unter Verwendung eines ersten Nassentfernungsprozesses, der Phosphorsäure umfasst, wobei der erste Nassentfernungsprozess einen Rückstand auf Seitenwänden der strukturierten darunterliegenden Dornschicht ausbildet, und Entfernen des Rückstands unter Verwendung eines zweiten Nassentfernungsprozesses.
  18. Verfahren nach Anspruch 17, wobei der zweite Nassentfernungsprozess eine Mischung aus Wasser, Wasserstoffperoxid und Ammoniakwasser umfasst.
  19. Verfahren nach Anspruch 18, wobei in dem zweiten Nassentfernungsprozess eine Konzentration von Ammoniakwasser zwischen ungefähr 10 ppm und ungefähr 500 ppm beträgt.
  20. Verfahren nach Anspruch 18 oder 19, wobei der zweite Nassentfernungsprozess ein Aussetzen der strukturierten darunterliegenden Dornschicht entionisiertem Wasser vor dem Aussetzen der strukturierten darunterliegenden Dornschicht der Mischung aus Wasser, Wasserstoffperoxid und Ammoniakwasser umfasst.
DE102017125781.0A 2016-11-29 2017-11-06 Verfahren zum Entfernen einer Ätzmaske Pending DE102017125781A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427704P 2016-11-29 2016-11-29
US62/427,704 2016-11-29
US15/796,398 US10553720B2 (en) 2016-11-29 2017-10-27 Method of removing an etch mask
US15/796,398 2017-10-27

Publications (1)

Publication Number Publication Date
DE102017125781A1 true DE102017125781A1 (de) 2018-05-30

Family

ID=62117524

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017125781.0A Pending DE102017125781A1 (de) 2016-11-29 2017-11-06 Verfahren zum Entfernen einer Ätzmaske

Country Status (5)

Country Link
US (3) US10553720B2 (de)
KR (2) KR20180061054A (de)
CN (1) CN108155088B (de)
DE (1) DE102017125781A1 (de)
TW (1) TWI675410B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427578A (zh) * 2017-08-24 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
TWI685086B (zh) * 2019-01-03 2020-02-11 華邦電子股份有限公司 著陸墊結構及其製造方法
US10636658B1 (en) * 2019-01-23 2020-04-28 Micron Technology, Inc. Methods of forming patterns, and methods of patterning conductive structures of integrated assemblies
US10833160B1 (en) * 2019-04-17 2020-11-10 Globalfoundries Inc. Field-effect transistors with self-aligned and non-self-aligned contact openings
US10811258B1 (en) * 2019-06-24 2020-10-20 United Microelectronics Corp. Method for improving the quality of a high-voltage metal oxide semiconductor

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919311A (en) 1996-11-15 1999-07-06 Memc Electronic Materials, Inc. Control of SiO2 etch rate using dilute chemical etchants in the presence of a megasonic field
KR100500924B1 (ko) 1999-12-30 2005-07-14 주식회사 하이닉스반도체 메모리소자의 텅스텐 전극 형성방법
TW544794B (en) * 2002-07-05 2003-08-01 Taiwan Semiconductor Mfg Method for removing particles in etching process
US7105361B2 (en) * 2003-01-06 2006-09-12 Applied Materials, Inc. Method of etching a magnetic material
KR100505693B1 (ko) 2003-06-26 2005-08-03 삼성전자주식회사 미세 전자 소자 기판으로부터 포토레지스트 또는 유기물을세정하는 방법
DE102004029077B4 (de) 2003-06-26 2010-07-22 Samsung Electronics Co., Ltd., Suwon Vorrichtung und Verfahren zur Entfernung eines Photoresists von einem Substrat
TW200625437A (en) 2004-12-30 2006-07-16 Macronix Int Co Ltd Shallow trench isolation process of forming smooth edge angle by cleaning procedure
KR101175267B1 (ko) 2006-12-27 2012-08-21 에스케이하이닉스 주식회사 반도체소자의 메탈라인 패터닝 방법
CN101211114A (zh) * 2006-12-27 2008-07-02 中芯国际集成电路制造(上海)有限公司 一种改进型栅极多晶硅掩膜层去除方法
TWI326465B (en) 2007-02-01 2010-06-21 United Microelectronics Corp Method of cleaning wafer after etching process
US8163655B2 (en) * 2008-09-15 2012-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a sacrificial sandwich structure
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
TWI492298B (zh) 2011-08-26 2015-07-11 Applied Materials Inc 雙重圖案化蝕刻製程
US8835326B2 (en) * 2012-01-04 2014-09-16 International Business Machines Corporation Titanium-nitride removal
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US8895449B1 (en) * 2013-05-16 2014-11-25 Applied Materials, Inc. Delicate dry clean
US9099559B2 (en) * 2013-09-16 2015-08-04 Stmicroelectronics, Inc. Method to induce strain in finFET channels from an adjacent region
KR102166974B1 (ko) 2013-11-11 2020-10-16 도쿄엘렉트론가부시키가이샤 에칭 후 폴리머의 제거 및 하드마스크 제거의 향상을 위한 방법 및 하드웨어
US9209076B2 (en) * 2013-11-22 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of double patterning lithography process using plurality of mandrels for integrated circuit applications
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
CN105374754B (zh) * 2014-08-28 2019-01-18 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
JP6582803B2 (ja) * 2015-09-25 2019-10-02 セイコーエプソン株式会社 電子デバイス、液体吐出ヘッド、および、電子デバイスの製造方法
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
KR20170128801A (ko) * 2016-05-16 2017-11-24 삼성전자주식회사 기판 세정 방법 및 이를 수행하기 위한 장치

Also Published As

Publication number Publication date
US10636908B2 (en) 2020-04-28
KR20180061054A (ko) 2018-06-07
TWI675410B (zh) 2019-10-21
CN108155088A (zh) 2018-06-12
CN108155088B (zh) 2021-07-23
US10553720B2 (en) 2020-02-04
KR20200012005A (ko) 2020-02-04
US20180151735A1 (en) 2018-05-31
KR102128515B1 (ko) 2020-07-01
US20200259017A1 (en) 2020-08-13
TW201835987A (zh) 2018-10-01
US11495684B2 (en) 2022-11-08
US20190097052A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
DE102017126236B3 (de) Verfahren zum Bilden einer Halbleitervorrichtung für Metallgates mit aufgerauter Barrierenschicht
DE102017128235A1 (de) Strukturierungsverfahren für ein halbleiterbauelement und daraus resultierende strukturen
DE102017103419B4 (de) Halbleitervorrichtung mit getrennter source-drain-struktur und zugehöriges herstellungsverfahren
DE102017125781A1 (de) Verfahren zum Entfernen einer Ätzmaske
DE102015114790B4 (de) Verfahren und Struktur für eine Halbleitervorrichtung mit einer Gatespacer-Schutzschicht
DE102018115204A1 (de) Strukturierungsverfahren für halbleiter-bauelemente und daraus resultierende strukturen
DE102014019674B4 (de) Selbstjustierte cut-first-strukturierung durch lithografie und ätzen
DE112012001220B4 (de) Halbleiterstruktur mit lokaler zu einer Gate-Struktur selbstjustierten Zwischenverbindungsstruktur und statische Speicherzelle diese beinhaltend und Verfahren diese zu bilden
DE102016123943A1 (de) Halbleiterverfahren und -vorrichtungen
DE102016118062B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem nichtflüchtigen Speicher und einer Logikschaltung
DE102018106631A1 (de) Schneideverfahren für Halbleiterstruktur und dadurch gebildete Strukturen
DE102015106580A1 (de) Verfahren zum strukturieren von integrierten schaltungen
DE102015117320A1 (de) Halbleitervorrichtung und deren herstellungsverfahren
DE102016100049A1 (de) Verfahren und Struktur für Halbleitermid-End-Of-Line- (MEOL) -Prozess
DE102015112267A1 (de) Verfahren und struktur für finfet
DE102019118385A1 (de) Halbleitervorrichtung und Verfahren
DE102021101467A1 (de) Halbleiterstrukturierung und resultierende strukturen
DE102016119019A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102014119340B4 (de) Verfahren zum Fertigen von FinFETs mit verschiedenen Schwellenspannungen
DE19860884A1 (de) Verfahren zur Herstellung eines Dram-Zellenkondensators
DE102017128047B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102021115165A1 (de) Selbstausgerichtete durchkontaktierungsbildung unter verwendung von abstandhaltern
DE102017127390B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102019119716A1 (de) Hybrid-source-drain-regionen, die basierend auf derselben finne gebildet sind und verfahren zur bildung dieser
DE102019118254A1 (de) Strukturbildungsverfahren und verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication