KR101175267B1 - 반도체소자의 메탈라인 패터닝 방법 - Google Patents

반도체소자의 메탈라인 패터닝 방법 Download PDF

Info

Publication number
KR101175267B1
KR101175267B1 KR1020060134280A KR20060134280A KR101175267B1 KR 101175267 B1 KR101175267 B1 KR 101175267B1 KR 1020060134280 A KR1020060134280 A KR 1020060134280A KR 20060134280 A KR20060134280 A KR 20060134280A KR 101175267 B1 KR101175267 B1 KR 101175267B1
Authority
KR
South Korea
Prior art keywords
etching
pattern
metal line
semiconductor device
layer
Prior art date
Application number
KR1020060134280A
Other languages
English (en)
Other versions
KR20080060330A (ko
Inventor
이상오
정진기
박정우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020060134280A priority Critical patent/KR101175267B1/ko
Publication of KR20080060330A publication Critical patent/KR20080060330A/ko
Application granted granted Critical
Publication of KR101175267B1 publication Critical patent/KR101175267B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 하드마스크층 식각시 발생된 폴리머를 제거하여 잔류 폴리머가 없는(Residue polymer free) 패터닝이 가능한 메탈라인의 패터닝 방법, 하드마스크층 식각시 근본적으로 폴리머를 발생시키지 않도록 하여 잔류 폴리머가 없는 패터닝이 가능한 메탈라인의 패터닝 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 메탈라인 패터닝 방법은 메탈층 상에 적어도 카본계 물질을 포함하는 적층막을 형성하는 단계; 상기 카본계 물질까지 식각하여 제1패턴을 형성하는 단계; 상기 제1패턴에 대해 제1세정공정(NH4F와 HF가 함유된 희석액)을 진행하는 단계; 상기 메탈층까지 식각하여 제2패턴을 형성하는 단계; 및 상기 제2패턴에 대해 제2세정공정 (H2SO4와 H2O2가 함유된 희석액(아세톤))을 진행하는 단계를 포함하고, 상술한 본 발명은 카본계열의 하드마스크층을 이용한 메탈라인패턴의 형성시 SiO 계열의 폴리머를 제거 또는 근본적으로 폴리머 생성을 차단하므로써 SiO 계열의 폴리머가 잔류하지 않는 깨끗한 표면의 메탈라인패턴을 형성하여 메탈라인패턴의 신뢰성을 향상시킬 수 있는 효과가 있다.
하드마스크, 비정질카본, BOE, 습식식각, 세정공정, 폴리머

Description

반도체소자의 메탈라인 패터닝 방법{METHOD FOR PATTERNING OF METAL LINE IN SEMICONDUCTOR DEVICE}
도 1a 내지 도 1c는 종래기술에 따른 메탈라인의 패터닝 방법을 도시한 도면.
도 1d는 종래기술에 따른 잔류폴리머를 나타낸 사진.
도 2a 내지 도 2f는 본 발명의 제1실시예에 따른 메탈라인의 패터닝 방법을 도시한 공정 단면도.
도 3a 내지 도 3e는 본 발명의 제2실시예에 따른 메탈라인의 패터닝 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 메탈층 22 : 제1실리콘폴리머층
23 : 하드마스크층 24 : 제2실리콘폴리머층
25 : 감광막패턴 26 : SiO 계열의 폴리머
본 발명은 반도체소자의 제조 기술에 관한 것으로, 특히 메탈라인(Metal line)의 패터닝 방법에 관한 것이다.
DRAM의 디자인룰(design rule)이 감소함에 따라서 DRAM의 메탈라인(Metal Line) 공정도 패턴 형성에 많은 어려움을 겪고 있다. 이러한 패턴 형성의 어려움을 극복하기 위해서 ArF 감광막(Photoresist) 공정을 이용하고 있다. 하지만, ArF 감광막을 이용한 패턴 형성 공정은 식각 내성이 작기 때문에 선택비 상으로 어려움이 있다. 따라서 감광막을 식각장벽으로 이용한 패턴 형성시 문제점을 해결하고자비정질카본(amorphous carbon)과 같은 하드마스크를 이용하여 패턴을 형성하고 있다.
도 1a 내지 도 1c는 종래기술에 따른 메탈라인의 패터닝 방법을 도시한 도면이다.
도 1a에 도시된 바와 같이, 메탈층(11) 상에 제1실리콘폴리머층(12), 하드마스크층(13) 및 제2실리콘폴리머층(14)을 차례로 형성한다. 여기서, 하드마스크층(13)은 비정질카본과 같은 카본계 폴리머층이고, 제1,2실리콘폴리머층(12, 14)은 SiON 계열로서 반사방지층 역할을 한다.
이어서, 제2실리콘폴리머층(14) 상에 감광막패턴(15)을 형성한다.
도 1b에 도시된 바와 같이, 감광막패턴(15)을 식각장벽으로 하여 제2실리콘폴리머층(14) 및 하드마스크층(13)을 식각한다.
도 1c에 도시된 바와 같이, 하드마스크층(13)을 식각장벽으로 이용하여 제1실리콘폴리머층(12)과 메탈층(11)을 식각하므로써 메탈라인패턴(11A)이 형성된다. 이때, 메탈라인패턴(11A)이 완성되는 시점에서 하드마스크층(13)만 일부 잔류하고, 제2실리콘폴리머층(14)과 감광막패턴(15)은 모두 소모된다.
이후, 하드마스크층(13)을 제거하고, 연속해서 메탈층(11) 식각시 발생된 폴리머를 제거하기 위해 후속 세정(Cleaning)을 진행한다.
위와 같은 종래기술은 메탈층(11) 상부에 반사방지층 용도로 'SiON' 형태의 제1,2실리콘폴리머층(12, 14)을 사용한다. 그리고, 하드마스크층(13) 식각시 주 식각가스(Main etch gas)로 N2/O2의 혼합가스를 사용하고, 잔류물(Residue) 방지를 위한 과도식각단계(Over Etch step)에서도 N2/O2의 혼합가스로 식각한다.
따라서, 종래기술은 하드마스크층(13) 식각시 SiON 형태의 제2실리콘폴리머층(15)과 주 식각가스가 반응하여 하드마스크층(13)의 측벽에 SiO 계열(산화막)의 폴리머(16)를 형성하게 된다.
그러나, 하드마스크층(13)의 측벽에 형성된 폴리머(16)는 메탈라인패턴(11A) 형성후에 진행되는 후속 세정(Cleaning) 공정에서 제거되지 않는 잔류 폴리머(Residue polymer, 16A) 현상을 보이는 문제를 초래한다.
도 1d는 종래기술에 따른 잔류폴리머를 나타낸 사진이다.
이와 같이 잔류 폴리머(16A) 현상이 발생하는 이유는, 세정 공정에서 사용하는 케미컬은 메탈 계열의 폴리머(메탈층 식각시 발생된 폴리머)를 제거하는 케미컬이기 때문에 SiO 계열의 폴리머는 제거가 되지 않기 때문이다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위헤 제안된 것으로서, 하드마스크층 식각시 발생된 폴리머를 제거하여 잔류 폴리머가 없는(Residue polymer free) 패터닝이 가능한 메탈라인의 패터닝 방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 하드마스크층 식각시 근본적으로 폴리머를 발생시키지 않도록 하여 잔류 폴리머가 없는 패터닝이 가능한 메탈라인의 패터닝 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 메탈라인 패터닝 방법은 메탈층 상에 적어도 카본계 물질을 포함하는 적층막을 형성하는 단계; 상기 카본계 물질까지 식각하여 제1패턴을 형성하는 단계; 상기 제1패턴에 대해 제1세정공정을 진행하는 단계; 상기 메탈층까지 식각하여 제2패턴을 형성하는 단계; 및 상기 제2패턴에 대해 제2세정공정을 진행하는 단계를 포함하는 것을 특징으로 하고, 상기 제1세정공정은 산화막 식각용 용액을 이용한 습식식각으로 진행하며, 상기 습식식각은 NH4F와 HF가 함유된 희석액(BOE)을 이용하는 것을 특징으로 하며, 상기 제2세정공정은 H2SO4와 H2O2가 함유된 희석액(아세톤)을 이용한 습식식각으로 진행하는 것을 특징으로 한다. 바람직하게, 상기 적층막은 제1실리콘폴리머층, 비정질카본 및 제2실리콘폴리머층의 순서로 적층하고, 상기 제1패턴 형성시 상기 비정질카본까지 식각하며, 상기 제2패턴 형성시 상기 제1실리콘폴리머층이 식각되는 것을 특징으로 하고, 상기 비정질카본의 식각은 N2/O2의 혼합가스로 진행하는 것을 특징으로 한다.
또한, 본 발명의 메탈라인 패터닝 방법은 메탈층 상에 적어도 카본계 물질을 포함하는 적층막을 형성하는 단계; 산소를 포함하지 않는 가스를 이용하여 상기 카본계 물질까지 식각하여 제1패턴을 형성하는 단계; 상기 메탈층까지 식각하여 제2패턴을 형성하는 단계; 및 상기 제2패턴에 대해 세정공정을 진행하는 단계를 포함하는 것을 특징으로 하고, 상기 세정공정은 H2SO4와 H2O2가 함유된 희석액(아세톤)을 이용한 습식식각으로 진행하는 것을 특징으로 하며, 상기 적층막은 제1실리콘폴리머층, 비정질카본 및 제2실리콘폴리머층의 순서로 적층하고, 상기 제1패턴 형성시 상기 비정질카본까지 식각하며, 상기 제2패턴 형성시 상기 제1실리콘폴리머층이 식각되는 것을 특징으로 하고, 상기 비정질카본의 식각은 N2/H2의 혼합가스로 진행하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 제1실시예에 따른 메탈라인의 패터닝 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 메탈층(21) 상에 제1실리콘폴리머층(Si polymer layer, 22), 하드마스크층(23) 및 제2실리콘폴리머층(24)을 차례로 형성한다. 여기 서, 메탈층(21)은 실질적으로 전기특성을 나타내는 메탈층으로서, 예를 들어, Ti/TiN/Al/W/Cu의 순서로 적층된 구조일 수 있고, 이 메탈층(21)은 플라즈마를 이용한 증착법으로 증착한다. 그리고, 제1실리콘폴리머층(22)과 제2실리콘폴리머층(24)은 상하부층간 접착력 증대를 위한 것임과 동시에 후속 포토리소그래피 공정시 반사방지층(Anti Reflective Coating layer; ARC) 역할을 한다. 바람직하게, 제1,2실리콘폴리머층(22, 24)은 SiON 계열의 실리콘폴리머층을 플라즈마를 이용한 증착한다.
그리고, 하드마스크층(23)은 카본계열의 폴리머층으로서, 바람직하게는 비정질카본이다. 그리고, 하드마스크층(23)은 150～350℃의 저온에서 플라즈마를 이용하여 증착한다. 이처럼, 저온에서 증착하면, 하부의 메탈층(21)을 구성하고 있는 물질들의 변형을 방지할 수 있다.
이어서, 제2실리콘폴리머층(24) 상에 감광막패턴(25)을 형성한다. 여기서, 제1,2실리콘폴리머층(22, 24)은 감광막패턴(25) 형성을 위한 포토리소그래피 공정시 난반사를 방지한다. 그리고, 감광막패턴(25)은 ArF 감광막을 사용하거나 통상적으로 잘 알려진 감광막들을 사용한다.
도 2b에 도시된 바와 같이, 감광막패턴(25)을 식각장벽으로 하여 제2실리콘폴리머층(24)과 하드마스크층(23)을 식각하여 제1패턴(100)을 형성한다.
하드마스크층(23)를 식각할 때 건식식각(Dry Etch)을 실시하는데, 이온(Ion)에 의한 충돌효과를 이용하여 식각하기 위해서 반응성이온에칭플라즈마소 스(Reactive Ion Etching Plasma source)를 사용하며, 식각가스로는 N2/O2 형태의 혼합 가스를 이용한다.
위와 같은 하드마스크층(23) 식각시 하드마스크층(23)의 측벽에 SiO계열의 폴리머(26)가 형성되는 것을 피할 수 없다. 즉, 하드마스크층(23) 식각시 식각가스가 O2를 포함하고 있으므로, 식각 중에 O2가 제2실리콘폴리머층(24)의 실리콘 원자와 결합하여 SiO 형태의 폴리머(26)를 발생시키게 된다.
도 2c에 도시된 바와 같이, 산화막 식각용 용액인 BOE(NH4F와 HF가 함유된 희석액)을 이용한 습식식각(Wet etch)을 실시한다.
이로써, SiO 계열의 폴리머(26)가 제거된다.
도 2d에 도시된 바와 같이, 하드마스크층(23)을 식각장벽으로 이용하여 제1실리콘폴리머층(22)과 메탈층(21)을 식각하므로써 메탈라인패턴(21A)을 포함하는 제2패턴(101)을 형성한다. 이때, 메탈라인패턴(21A)이 완성되는 시점에서 하드마스크층(23)만 일부 잔류하고, 제2실리콘폴리머층(24)과 감광막패턴(25)은 모두 소모된다.
바람직하게, 메탈층(21)이 Ti/TiN/Al/W/Cu의 순서로 적층된 구조라 할 때, 식각가스는 Cl2/BCl3/N2/CH4의 혼합가스를 이용하여 건식식각하며, 이온에 의한 충돌효과를 이용하여 식각하기 위해서 반응성이온에칭플라즈마소스를 사용한다.
한편, 메탈층(21) 식각시 메탈계의 폴리머(27)가 생성될 수 있다.
도 2e에 도시된 바와 같이, 남아 있는 하드마스크층(23)을 제거하기 위해 N2/O2의 혼합가스와 고온(200～300℃) 분위기에서 마이크로웨이브(Microwave)를 이용한 플라즈마 식각을 진행한다. 이때, 제1실리콘폴리머층(22)도 제거되며, 메탈계의 폴리머(27)는 여전히 잔류하고 있다.
도 2f에 도시된 바와 같이, 메탈층(21) 식각시 발생된 메탈계열의 폴리머(27)를 제거하기 위해 후속 세정(Cleaning)을 진행한다. 이때, 후속 세정은 아세톤(H2SO4와 H2O2가 함유된 희석액, 'ACT'라 일컬음)을 이용한 습식식각으로 진행한다.
상술한 제1실시예에 따르면, 하드마스크층(23) 식각후 발생된 SiO 계열의 폴리머(27)를 BOE를 이용한 습식식각을 통해 제거하므로써, 후속 메탈계열의 폴리머 제거를 위한 세정공정후에도 SiO 계열의 폴리머가 잔류하지 않는 깨끗한 표면의 메탈라인패턴을 얻을 수 있다.
도 3a 내지 도 3e는 본 발명의 제2실시예에 따른 메탈라인의 패터닝 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 메탈층(31) 상에 제1실리콘폴리머층(Si polymer layer, 32), 하드마스크층(33) 및 제2실리콘폴리머층(34)을 차례로 형성한다. 여기서, 메탈층(31)은 실질적으로 전기특성을 나타내는 메탈층으로서, 예를 들어, Ti/TiN/Al/W/Cu의 순서로 적층된 구조일 수 있고, 이 메탈층(31)은 플라즈마를 이용한 증착법으로 증착한다. 그리고, 제1실리콘폴리머층(32)과 제2실리콘폴리머층(34)은 상하부층간 접착력 증대를 위한 것임과 동시에 후속 포토리소그래피 공정 시 반사방지층(Anti Reflective Coating layer; ARC) 역할을 한다. 바람직하게, 제1,2실리콘폴리머층(32, 34)은 SiON 계열의 실리콘폴리머층을 플라즈마를 이용한 증착한다.
그리고, 하드마스크층(33)은 카본계열의 폴리머층으로서, 바람직하게는 비정질카본이다. 그리고, 하드마스크층(33)은 150～350℃의 저온에서 플라즈마를 이용하여 증착한다. 이처럼, 저온에서 증착하면, 하부의 메탈층(31)을 구성하고 있는 물질들의 변형을 방지할 수 있다.
이어서, 제2실리콘폴리머층(34) 상에 감광막패턴(35)을 형성한다. 여기서, 제1,2실리콘폴리머층(32, 34)은 감광막패턴(35) 형성을 위한 포토리소그래피 공정시 난반사를 방지한다. 그리고, 감광막패턴(35)은 ArF 감광막을 사용하거나 통상적으로 잘 알려진 감광막들을 사용한다.
도 3b에 도시된 바와 같이, 감광막패턴(35)을 식각장벽으로 하여 제2실리콘폴리머층(34)과 하드마스크층(33)을 식각하여 제1패턴(200)을 형성한다.
하드마스크층(33)를 식각할 때 건식식각(Dry Etch)을 실시하는데, 이온(Ion)에 의한 충돌효과를 이용하여 식각하기 위해서 반응성이온에칭플라즈마소스(Reactive Ion Etching Plasma source)를 사용하며, 식각가스로는 N2/H2 형태의 혼합 가스를 이용한다.
위와 같은 하드마스크층(33) 식각시 N2/O2 형태의 식각가스를 사용하는 제1실시예와 다르게 산소가스가 포함되지 않은 N2/H2 형태의 식각가스를 사용하므로써, SiO 계열의 폴리머가 근본적으로 생성되지 않는다.
도 3c에 도시된 바와 같이, 하드마스크층(33)을 식각장벽으로 이용하여 제1실리콘폴리머층(32)과 메탈층(31)을 식각하므로써 메탈라인패턴(31A)을 포함하는 제2패턴(201)을 형성한다. 이때, 메탈라인패턴(31A)이 완성되는 시점에서 하드마스크층(33)만 일부 잔류하고, 제2실리콘폴리머층(34)과 감광막패턴(35)은 모두 소모된다.
바람직하게, 메탈층(31)이 Ti/TiN/Al/W/Cu의 순서로 적층된 구조라 할 때, 식각가스는 Cl2/BCl3/N2/CH4의 혼합가스를 이용하여 건식식각하며, 이온에 의한 충돌효과를 이용하여 식각하기 위해서 반응성이온에칭플라즈마소스를 사용한다.
한편, 메탈층(31) 식각시 메탈계의 폴리머(36)가 생성될 수 있다.
도 3d에 도시된 바와 같이, 남아 있는 하드마스크층(33)을 제거하기 위해 N2/O2의 혼합가스와 고온(200～300℃) 분위기에서 마이크로웨이브(Microwave)를 이용한 플라즈마 식각을 진행한다. 이때, 제1실리콘폴리머층(32)도 제거되며, 메탈계의 폴리머(36)는 여전히 잔류하고 있다.
도 3e에 도시된 바와 같이, 메탈층(31) 식각시 발생된 메탈계열의 폴리머(36)를 제거하기 위해 후속 세정(Cleaning)을 진행한다. 이때, 후속 세정은 아세톤(H2SO4와 H2O2가 함유된 희석액, 'ACT'라 일컬음)을 이용한 습식식각으로 진행한다.
상술한 제2실시예에 따르면, 하드마스크층(23) 식각시 식각가스로 N2/H2의 혼합가스를 사용하므로써 SiO 계열의 폴리머가 근본적으로 발생되지 않도록 한다. 이로써, 후속 메탈계열의 폴리머 제거를 위한 세정공정후에도 SiO 계열의 폴리머가 없는 깨끗한 표면의 메탈라인패턴을 얻을 수 있다.
그리고, 제2실시예는 SiO 폴리머 제거를 위한 습식식각공정을 필요로 하는 제1실시예보다 공정단순화 효과를 얻어 비용을 절감할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 카본계열의 하드마스크층을 이용한 메탈라인패턴의 형성시 SiO 계열의 폴리머를 제거 또는 근본적으로 폴리머 생성을 차단하므로써 SiO 계열의 폴리머가 잔류하지 않는 깨끗한 표면의 메탈라인패턴을 형성하여 메탈라인패턴의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (20)

  1. 메탈층 상에 적어도 카본계 물질을 포함하는 적층막을 형성하는 단계;
    상기 카본계 물질까지 식각하여 제1패턴을 형성하는 단계;
    상기 제1패턴에 대해 제1세정공정을 진행하는 단계;
    상기 메탈층까지 식각하여 제2패턴을 형성하는 단계; 및
    상기 제2패턴에 대해 제2세정공정을 진행하는 단계
    를 포함하는 반도체소자의 메탈라인 패터닝 방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 제1세정공정은,
    산화막 식각용 용액을 이용한 습식식각으로 진행하는 반도체소자의 메탈라인 패터닝 방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제2항에 있어서,
    상기 습식식각은, NH4F와 HF가 함유된 희석액(BOE)을 이용하는 반도체소자의 메탈라인 패터닝 방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 제2세정공정은,
    H2SO4와 H2O2가 함유된 희석액(아세톤)을 이용한 습식식각으로 진행하는 반도체소자의 메탈라인 패터닝 방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 적층막은 제1실리콘폴리머층, 비정질카본 및 제2실리콘폴리머층의 순서로 적층하고, 상기 제1패턴 형성시 상기 비정질카본까지 식각하며, 상기 제2패턴 형성시 상기 제1실리콘폴리머층이 식각되는 반도체소자의 메탈라인 패터닝 방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제5항에 있어서,
    상기 비정질카본의 식각은,
    N2/O2의 혼합가스로 진행하는 반도체소자의 메탈라인 패터닝 방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제6항에 있어서,
    반응성이온에칭플라즈마소스(Reactive Ion Etching Plasma source)를 사용하는 반도체소자의 메탈라인 패터닝 방법.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제5항에 있어서,
    상기 비정질카본은,
    150～350℃의 저온에서 플라즈마를 이용하여 증착하는 반도체소자의 메탈라인 패터닝 방법.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제5항에 있어서,
    상기 제1,2실리콘폴리머층은, SiON으로 형성하는 반도체소자의 메탈라인 패터닝 방법.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제5항에 있어서,
    상기 제2패턴 형성후에,
    남아있는 상기 적층막을 제거하는 단계를 포함하는 반도체소자의 메탈라인 패터닝 방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제10항에 있어서,
    상기 적층막을 제거하는 단계는,
    N2/O2의 혼합가스와 고온(200～300℃) 분위기에서 마이크로웨이브(Microwave)를 이용한 플라즈마 식각을 진행하는 반도체소자의 메탈라인 패터닝 방법.
  12. 메탈층 상에 적어도 카본계 물질을 포함하는 적층막을 형성하는 단계;
    산소를 포함하지 않는 가스를 이용하여 상기 카본계 물질까지 식각하여 제1패턴을 형성하는 단계;
    상기 메탈층까지 식각하여 제2패턴을 형성하는 단계; 및
    상기 제2패턴에 대해 세정공정을 진행하는 단계
    를 포함하는 반도체소자의 메탈라인 패터닝 방법.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제12항에 있어서,
    상기 세정공정은,
    H2SO4와 H2O2가 함유된 희석액(아세톤)을 이용한 습식식각으로 진행하는 반도 체소자의 메탈라인 패터닝 방법.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제12항에 있어서,
    상기 적층막은 제1실리콘폴리머층, 비정질카본 및 제2실리콘폴리머층의 순서로 적층하고, 상기 제1패턴 형성시 상기 비정질카본까지 식각하며, 상기 제2패턴 형성시 상기 제1실리콘폴리머층이 식각되는 반도체소자의 메탈라인 패터닝 방법.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제14항에 있어서,
    상기 비정질카본의 식각은,
    N2/H2의 혼합가스로 진행하는 반도체소자의 메탈라인 패터닝 방법.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제15항에 있어서,
    상기 비정질카본의 식각은,
    반응성이온에칭플라즈마소스(Reactive Ion Etching Plasma source)를 사용하는 반도체소자의 메탈라인 패터닝 방법.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제14항에 있어서,
    상기 비정질카본은,
    150～350℃의 저온에서 플라즈마를 이용하여 증착하는 반도체소자의 메탈라인 패터닝 방법.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제14항에 있어서,
    상기 제1,2실리콘폴리머층은, SiON으로 형성하는 반도체소자의 메탈라인 패터닝 방법.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제14항에 있어서,
    상기 제2패턴 형성후에,
    남아있는 상기 적층막을 제거하는 단계를 포함하는 반도체소자의 메탈라인 패터닝 방법.
  20. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.
    제19항에 있어서,
    상기 적층막을 제거하는 단계는,
KR1020060134280A 2006-12-27 2006-12-27 반도체소자의 메탈라인 패터닝 방법 KR101175267B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134280A KR101175267B1 (ko) 2006-12-27 2006-12-27 반도체소자의 메탈라인 패터닝 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134280A KR101175267B1 (ko) 2006-12-27 2006-12-27 반도체소자의 메탈라인 패터닝 방법

Publications (2)

Publication Number Publication Date
KR20080060330A KR20080060330A (ko) 2008-07-02
KR101175267B1 true KR101175267B1 (ko) 2012-08-21

Family

ID=39812864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134280A KR101175267B1 (ko) 2006-12-27 2006-12-27 반도체소자의 메탈라인 패터닝 방법

Country Status (1)

Country Link
KR (1) KR101175267B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553720B2 (en) 2016-11-29 2020-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of removing an etch mask

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390814B1 (ko) 2000-12-30 2003-07-10 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390814B1 (ko) 2000-12-30 2003-07-10 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법

Also Published As

Publication number Publication date
KR20080060330A (ko) 2008-07-02

Similar Documents

Publication Publication Date Title
EP0987745B1 (en) Metallization etching method using a hard mask layer
JP2004133384A (ja) レジスト用剥離剤組成物及び半導体装置の製造方法
US11094543B1 (en) Defect correction on metal resists
US20050181604A1 (en) Method for structuring metal by means of a carbon mask
KR20120098487A (ko) 반도체 장치의 제조 방법
TW507286B (en) Method and apparatus for fabricating semiconductor devices
US9543160B2 (en) Reducing defects in patterning processes
KR101175267B1 (ko) 반도체소자의 메탈라인 패터닝 방법
TW200824002A (en) Method for fabricating semiconductor device
KR19990063182A (ko) 에칭방법
US20080200027A1 (en) Method of forming metal wire in semiconductor device
US7858515B2 (en) Method for forming metal line in semiconductor device
CN108807219A (zh) 用于半导体器件制造的系统和方法
KR20070001510A (ko) 반도체 소자 제조 방법
KR20060122578A (ko) 반도체 메모리 소자의 하드 마스크 형성방법
CN104051322B (zh) 一种制作半导体器件的方法
KR100800165B1 (ko) 반도체 소자의 제조방법
KR20090067596A (ko) 반도체 소자 제조 방법
KR100613573B1 (ko) 반도체 소자의 제조방법
KR20080104902A (ko) 물리적 기상 증착법에 의해 형성된 비정질 카본을 이용한 다층 레지스트 구조의 제작 및 이를 이용한 박막 패턴 형성 방법
KR100355873B1 (ko) 반도체 소자의 제조 방법
KR100395775B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101096219B1 (ko) 반도체 소자 제조 방법
KR100876860B1 (ko) 반도체 소자의 다층금속배선 형성방법
KR100606917B1 (ko) 콘택 플러그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee