DE102021101467A1 - Halbleiterstrukturierung und resultierende strukturen - Google Patents

Halbleiterstrukturierung und resultierende strukturen Download PDF

Info

Publication number
DE102021101467A1
DE102021101467A1 DE102021101467.0A DE102021101467A DE102021101467A1 DE 102021101467 A1 DE102021101467 A1 DE 102021101467A1 DE 102021101467 A DE102021101467 A DE 102021101467A DE 102021101467 A1 DE102021101467 A1 DE 102021101467A1
Authority
DE
Germany
Prior art keywords
layer
oxide
hard mask
depositing
mandrels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021101467.0A
Other languages
English (en)
Inventor
Chun-Ming Lung
Chun Yao Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021101467A1 publication Critical patent/DE102021101467A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Ein Verfahren umfasst Abscheiden einer Hartmaske über einer Zielschicht. Abscheiden der Hartmaske umfasst Abscheiden einer ersten Hartmaskenschicht, die eine erste Dichte aufweist, und Abscheiden einer zweiten Hartmaskenschicht über der ersten Hartmaskenschicht, wobei die zweite Hartmaskenschicht eine zweite Dichte aufweist, die höher als die erste Dichte ist. Das Verfahren umfasst weiter Bilden einer Vielzahl von Dornen über der Hartmaske; Abscheiden einer Abstandhalterschicht über und entlang Seitenwänden der Vielzahl von Dornen; Strukturieren der Abstandhalterschicht, um eine Vielzahl von Abstandhaltern an den Seitenwänden der Vielzahl von Dornen bereitzustellen; nach Strukturieren der Abstandhalterschicht, Entfernen der Vielzahl von Dornen; Übertragen einer Strukturierung der Vielzahl von Abstandhaltern auf die Hartmaske; und Strukturieren der Zielschicht unter Verwendung der Hartmaske als eine Maske.

Description

  • PRIORITÄT
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/085,202 , eingereicht am 30. September 2020, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • STAND DER TECHNIK
  • Mit der zunehmenden Abwärtsskalierung von Halbleiterbauelementen werden unterschiedliche Verarbeitungstechniken (z.B. Fotolithografie) angepasst, um die Herstellung von Bauelementen mit zunehmend kleineren Abmessungen zu ermöglichen. Zum Beispiel, wenn die Dichte der Gates zunimmt, werden die Herstellungsprozesse unterschiedlicher Merkmale in dem Bauelement (z.B. darüberliegende Interconnect-Merkmale) angepasst, um mit der Abwärtsskalierung von Bauelementmerkmalen insgesamt kompatibel zu sein. Da Halbleiterprozesse zunehmend kleinere Prozessfenster aufweisen, hat sich jedoch die Herstellung dieser Bauelemente den theoretischen Grenzen von Fotolithografieausrüstung angenähert und diese sogar überschritten. Da Halbleiterbauelemente fortlaufend kleiner werden, ist der gewünschte Abstand zwischen Elementen (d.h. der Pitch) eines Bauelements geringer als der Pitch, der unter Verwendung herkömmlicher optischer Masken und Fotolithografieausrüstung hergestellt werden kann.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1, 2, 3, 4, 5, 6, 7A, 7B, 8, 9 und 10 veranschaulichen Querschnitt- und perspektivische Ansichten unterschiedlicher Zwischenstufen der Herstellung eines Halbleiterbauelements gemäß unterschiedlicher Ausführungsformen.
    • 11 bis 13 veranschaulichen Querschnitt- und perspektivische Ansichten unterschiedlicher Zwischenstufen der Herstellung eines Bauelements gemäß unterschiedlicher anderer Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale der Erfindung bereit. Spezifische Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich bloß Beispiele und nicht beabsichtigt begrenzend zu sein. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, in denen das erste und das zweite Merkmal in direktem Kontakt gebildet sind und kann auch Ausführungsformen enthalten, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet sein können, sodass das erste und das zweite Merkmal nicht in direktem Kontakt sein könnten. Zusätzlich kann die vorliegende Offenbarung Referenznummern und/oder -buchstaben in den unterschiedlichen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und gibt selbst keine Beziehung zwischen den unterschiedlichen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Weiter können räumlich relative Ausdrücke wie „unterliegend“, „unterhalb“, „unter“, „überliegend“, „ober“ und dergleichen hierin zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) wie in den Figuren veranschaulicht zu beschreiben. Die räumlich relativen Ausdrücke sind beabsichtigt, verschiedene Ausrichtungen des Bauelements in Verwendung oder Betrieb zusätzlich zu der in den Figuren abgebildeten Ausrichtung zu umschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder bei anderen Ausrichtungen) und die hierin verwendeten räumlich relativen Beschreibungsausdrücke können ebenso entsprechend ausgelegt werden.
  • Unterschiedliche Ausführungsformen werden in Bezug auf einen spezifischen Strukturierungsprozess beschrieben, nämlich einen selbstausgerichteten Doppelstrukturierungsprozess (SADP-Prozess), wo Dorne (engl.: Mandrels) strukturiert werden, Abstandhalter entlang von Seitenwänden der Dorne gebildet werden und die Dorne entfernt werden, was die Abstandhalter überlasst, um eine Struktur bei einem halben Pitch der Dorne zu definieren. Unterschiedliche Ausführungsformen können jedoch auf andere Strukturierungsprozesse ausgerichtet sein, wie selbstausgerichtete Vierfachstrukturierung (SAQP) und dergleichen.
  • Ein Halbleiterbauelement und Verfahren werden in Übereinstimmung mit manchen Ausführungsformen bereitgestellt. Insbesondere wird ein selbstausgerichteter Doppelstrukturierungsprozess durchgeführt, um Merkmale (z.B. Halbleiterfinnen, Gate-Strukturen, leitfähige Leitungen oder dergleichen) in eine Zielschicht in einem Halbleiterbauelement zu strukturieren. Die strukturierten Merkmale weisen einen Pitch auf, der mindestens eine Hälfte eines minimalen Pitches ist, der unter Verwendung fotolithografischer Prozesse erzielbar ist. In unterschiedlichen Merkmalen wird ein mehrschichtiges Oxid als eine Hartmaske über der Zielschicht während des Strukturierungsprozesses verwendet. Die mehrschichtige Oxidhartmaske kann eine erste Oxidschicht und eine zweite Oxidschicht über der ersten Oxidschicht aufweisen. Eine Dichte der zweiten Oxidschicht kann höher als die erste Oxidschicht sein. Vorteile können unter Verwendung einer Ausführungsform mehrschichtiger Hartmasken erzielt werden. Zum Beispiel kann die relativ dichte, zweite Oxidschicht dabei helfen, Oxidverlust während Strukturierung zu reduzieren und die Kontrolle über das kritische Ausmaß (CD) zu verbessern. Weiter können in Ausführungsformen, wo der Doppelstrukturierungsprozess zur Strukturierung von Halbleiterfinnen verwendet wird, auch reduzierte Defekte (z.B. weniger Biegung in der Maskenschicht) und verbesserte Finnenprofilkontrolle (z.B. ein einheitlicheres Profil) erzielt werden. Weiter kann die Verwendung einer relativ weniger dichten ersten Oxidschicht Kosten reduzieren und den Ertrag durch die schnellere Abscheidungszeit der ersten Oxidschicht verglichen mit der dichteren zweiten Oxidschicht, erhöhen.
  • 1 bis 10 veranschaulichen Querschnittansichten von Zwischenstufen bei der Bildung von Merkmalen in einer Zielschicht 104 eines Halbleiterbauelements 100 in Übereinstimmung mit manchen beispielhaften Ausführungsformen. Die Zielschicht 104 ist eine Schicht, in der eine Vielzahl von Strukturen in Übereinstimmung mit Ausführungsformen der vorliegenden Offenbarung zu bilden ist. In manchen Ausführungsformen wird Halbleiterbauelement 100 als Teil eines größeren Wafers verarbeitet. In manchen Ausführungsformen kann, nachdem unterschiedliche Merkmale des Halbleiterbauelements 100 gebildet sind (z.B. aktive Bauelemente, Interconnect-Strukturen und dergleichen), ein Vereinzelungsprozess angewendet werden, um Liniengebiete des Wafers anzureißen, um individuelle Halbleiter-Dies von dem Wafer zu trennen (auch als Vereinzelung bezeichnet).
  • In manchen Ausführungsformen ist die Zielschicht 104 ein Halbleitersubstrat. Das Halbleitersubstrat kann Silizium, dotiert oder undotiert, oder eine aktive Schicht aus einem Halbleiter-auf-Isolator-Substrat (SOI-Substrat) aufweisen. Die Zielschicht 104 kann andere Halbleitermaterialien enthalten, wie Germanium; einen Verbindungshalbleiter, enthaltend Siliziumkarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, enthaltend SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Andere Substrate, wie mehrschichtige oder abgestufte Substrate, können auch verwendet werden. Das Halbleitersubstrat kann mit einem Ausführungsprozess strukturiert werden und nachfolgende Prozessschritte können verwendet werden, um Grabenisolationsgebiete (STI-Gebiete) in dem Substrat zu bilden. Halbleiterfinnen können zwischen den gebildeten STI-Gebieten vorragen. Source/Drain-Gebiete können in den Halbleiterfinnen gebildet sein und Gate-Dielektrikum- und Elektrodenschichten können über Kanalgebieten der Finnen gebildet werden, wodurch Halbleiterbauelemente wie Finnenfeldeffekttransistoren (FinFETs) gebildet werden.
  • In manchen Ausführungsformen ist die Zielschicht 104 eine leitfähige Schicht, wie eine Metallschicht oder eine Polysiliziumschicht, die als Decke abgeschieden wird. Strukturierungsprozess der Ausführungsform können auf die Zielschicht 104 angewendet werden, um Halbleiter-Gates und/oder Dummy-Gates von FinFETs zu strukturieren. Indem Ausführungsformprozesse verwendet werden, um eine leitfähige Zielschicht 104 zu strukturieren, kann ein Abstand zwischen angrenzenden Gates reduziert werden und Gate-Dichte kann erhöht werden. In solchen Ausführungsformen kann die Zielschicht 104 über einem Halbleitersubstrat gebildet werden, z.B. wie zuvor beschrieben.
  • In manchen Ausführungsformen ist die Zielschicht 104 eine Zwischenmetalldielektrikum-Schicht (IMD-Schicht). In solchen Ausführungsformen enthält die Zielschicht 104 ein Low-k-Dielektrikum-Material, das zum Beispiel eine Dielektrizitätskonstante (k-Wert) niedriger als 3,8, niedriger als etwa 3,0 oder niedriger als etwa 2,5 aufweist. In alternativen Ausführungsformen ist die Zielschicht 104 eine IMD-Schicht, die High-k-Dielektrikum-Material enthält, das einen k-Wert größer als 3,8 aufweist. Öffnungen können in der Zielschicht 104 mit den Ausführungsformprozessen strukturiert werden und leitfähige Leitungen und/oder Durchkontaktierungen können in den Öffnungen gebildet werden. In solchen Ausführungsformen kann die Zielschicht über einem Halbleitersubstrat (z.B. wie zuvor beschrieben) gebildet werden und Bauelemente, wie Transistoren, Dioden, Kondensatoren, Widerstände usw., können in und/oder auf einer aktiven Oberfläche vom Halbleitersubstrat gebildet werden.
  • Eine Haftschicht 102 ist über der Zielschicht 104 abgeschieden. Die Haftschicht 102 kann durch physikalische Gasphasenabscheidung (PVD), chemische Gasphasenabscheidung (CVD), Atomschichtabscheidung (ALD) oder dergleichen abgeschieden werden. In manchen Ausführungsformen kann die Haftschicht 102 als Haftschicht fungieren und kann während nachfolgender Finnenbildung als eine Ätzstoppschicht fungieren. Obwohl 1 Haftschicht 102 veranschaulicht, in physischem Kontakt mit Zielschicht 104 zu sein, kann eine beliebige Zahl dazwischenliegender Schichten zwischen Haftschicht 102 und Zielschicht 104 angeordnet sein.
  • Der Filmstapel kann weiter eine Hartmaskenschicht 106 über der Haftschicht 102 gebildet aufweisen. Die Hartmaskenschicht 106 kann aus einem Material gebildet sein, das verglichen mit der Haftschicht 102 wahlweise geätzt werden kann. Zum Beispiel kann in Ausführungsformen, wo die Haftschicht 102 ein Oxid enthält, die Hartmaskenschicht 106 Nitrid sein, wie Siliziumnitrid oder dergleichen. Die Hartmaskenschicht 108 kann zum Beispiel durch PVD, CVD, ALD oder dergleichen abgeschieden sein. In manchen Ausführungsformen kann die Hartmaskenschicht 106 zum Beispiel eine Spanne von etwa 200 Å bis etwa 300 Å aufweisen.
  • Der Filmstapel weist weiter eine mehrschichtige Hartmaske 108 über der Hartmaskenschicht 106 auf. Die Mehrschichthartmaske 108 kann eine erste Hartmaskenschicht 108A und eine zweite Hartmaskenschicht 108B über der ersten Hartmaskenschicht 108A aufweisen. In manchen Ausführungsformen kann die mehrschichtige Hartmaske 108 ein Material enthalten, das verglichen mit der Hartmaskenschicht 106 selektiv geätzt werden kann. Zum Beispiel kann in Ausführungsformen, wo die Hartmaskenschicht 106 ein Nitrid enthält, die mehrschichtige Hartmaske 108 ein Oxid enthalten. Insbesondere enthalten in manchen Ausführungsformen die erste Hartmaskenschicht 108A und die zweite Hartmaskenschicht 108B jeweils Siliziumoxid (z.B. Si02 oder dergleichen), Siliziumoxynitrid (SiON), Siliziumoxycarbonitrid (SiOCN), Kombinationen davon oder dergleichen.
  • In unterschiedlichen Ausführungsformen weist die zweite Hartmaskenschicht 108B eine höhere Dichte als die erste Hartmaskenschicht 108A auf. Zum Beispiel weist die erste Hartmaskenschicht 108A eine Dichte in einem Bereich von etwa 1,6 g/cm3 bis etwa 1,8 g/cm3 auf, während die zweite Hartmaskenschicht 108B eine Dichte in einem Bereich von etwa 1,8 g/cm3 bis etwa 2,3 g/cm3 aufweist. In unterschiedlichen Ausführungsformen weist die zweite Hartmaskenschicht 108B eine Dichte von mindestens etwa 1,8 g/cm3 auf. Indem eine relativ dichte (z.B. in den genannten Bereichen) Oberseitenschicht in der mehrschichtigen Hartmaske 108 verwendet wird, kann die zweite Hartmaskenschicht 108B darunterliegende Merkmale (z.B. die erste Hartmaskenschicht 108A) während nachfolgenden Strukturierungsschritten schützen und Herstellungsdefekte reduzieren. Zum Beispiel sind dichtere Materialien weniger anfällig auf Ätzen und Oxidverlust der mehrschichtigen Hartmaske 108 kann erzielt werden, was in verbesserter Maskenbiegungskontrolle, verbesserter Kontrolle über das kritische Ausmaß und ein verbessertes Profil der strukturierten Merkmale (z.B. Finnen) in dem Ziel 104 resultiert.
  • In manchen Ausführungsformen sind sowohl die erste Hartmaskenschicht 108A als auch die zweite Hartmaskenschicht 108B unter Verwendung von CVD (z.B. wie plasmaverstärkte CVD (PECVD)) abgeschieden. Die zweite Hartmaskenschicht 108B kann in-situ (z.B. innerhalb einer selben Prozesskammer in einer fortlaufenden Vakuumumgebung) mit der ersten Hartmaskenschicht 108A abgeschieden werden. Vorprodukte, die während der Abscheidung sowohl der ersten Hartmaskenschicht 108A als auch der zweiten Hartmaskenschicht 108B verwendet werden, können ein siliziumhaltiges Gas (z.B. SiH4) und ein sauerstoffhaltiges Gas (z.B. N20) enthalten. Andere Gase, wie Trägergase, können auch während Abscheidung vorhanden sein. In manchen Ausführungsformen kann Abscheiden der zweiten Hartmaskenschicht 108B bei einer höheren Plasmaleistung und/oder bei einer niedrigeren Abscheidungsrate als der ersten Hartmaske 108A durchgeführt werden, sodass eine Dichte der zweiten Hartmaskenschicht 108B höher als die der ersten Hartmaskenschicht 108A sein kann. Zum Beispiel kann eine während Abscheidung der zweiten Hartmaskenschicht 108B angewendete Plasmaleistung in einem Bereich von etwa 400W bis etwa 800W sein und eine während Abscheidung der ersten Hartmaskenschicht 108A angewendete Plasmaleistung kann in einem Bereich von etwa 200W bis etwa 400W sein. Als ein anderes Beispiel kann eine Abscheidungsrate der zweiten Hartmaskenschicht 108B in einem Bereich von etwa 10 Å/s bis etwa 30 Å/s sein und eine Abscheidungsrate der ersten Hartmaskenschicht 108A kann in einem Bereich von etwa 30 Å/s bis etwa 60 Å/s sein.
  • In anderen Ausführungsformen kann die erste Hartmaskenschicht 108A durch CVD (z.B. unter Verwendung der zuvor beschriebenen Verarbeitungsparameter) abgeschieden werden, während die zweite Hartmaskenschicht 108B unter Verwendung eines verschiedenen Prozesses, der ex-situ (z.B. in einer verschiedenen Prozesskammer) durchgeführt wird, als die erste Hartmaskenschicht 108A abgeschieden wird. Zum Beispiel kann die zweite Hartmaskenschicht 108B durch Atomschichtabscheidung (ALD) abgeschieden werden. In manchen Ausführungsformen kann der ALD-Prozess umfassen, ein siliziumhaltiges Vorprodukt (z.B. H2Si[N(C2H5)2]2, SAM 24 oder dergleichen) und ein sauerstoffhaltiges Vorprodukt (z.B. ein Sauerstoffplasma oder dergleichen) in die Prozesskammer fließen zu lassen, um die zweite Hartmaskenschicht 108B abzuscheiden. Andere Gase, wie Trägergase, können auch während Abscheidung vorhanden sein.
  • In der resultierenden Struktur ist die zweite Hartmaskenschicht 108B dünner als die erste Hartmaskenschicht 108A. Zum Beispiel kann die erste Hartmaskenschicht 108A eine Dicke T1 in einem Bereich von etwa 400 Å bis etwa 1000 Å aufweisen und die zweite Hartmaskenschicht 108B kann eine Dicke T2 in einem Bereich von etwa 50 Å bis etwa 150 Å aufweisen. Weiter kann ein Verhältnis der Dicke T2 zu der Dicke T1 in einem Bereich von etwa 1:6 bis etwa 1:4 sein. Es wurde beobachtet, dass wenn die Dicke T1 der ersten Hartmaskenschicht 108A niedriger oder höher als der obige Bereich ist, eine Verarbeitungszeit, um die Maskenschicht 108 abzuscheiden, zu groß sein kann und Herstellungskosten inakzeptabel hoch sein können. Weiter wurde beobachtet, dass wenn die Dicke T2 niedriger als der obige Bereich ist, die zweite Hartmaskenschicht 108B die darunterliegende erste Hartmaskenschicht 108A während Strukturierung nicht ausreichend schützen könnte, was in einem inakzeptabel hohen Grad an Oxidverlust und Herstellungsdefekten resultiert.
  • Der Filmstapel weist weiter eine Dornschicht 112 über der Hartmaske 108 gebildet auf. Die Dornschicht 112 kann Silizium (z.B. amorphes Silizium) oder dergleichen enthalten. Die Dornschicht 112 kann unter Verwendung eines beliebigen geeigneten Prozesses abgeschieden werden, wie ALD, CVD, PVD oder dergleichen.
  • Ein Dreischichtfotolack 120 ist auf dem Filmstapel über der Dornschicht 112 gebildet. Der Dreischichtfotolack 120 weist eine Bodenschicht 114, eine Mittelschicht 116 über der Bodenschicht 114 und eine obere Schicht 118 über der Mittelschicht 116 auf. Die Bodenschicht 114 und obere Schicht 118 können aus Fotolacken (z.B. lichtempfindlichen Materialien) gebildet sein, die organische Materialien enthalten. In manchen Ausführungsformen kann die Bodenschicht 114 auch eine Bodenentspiegelungsbeschichtungsschicht (BARC-Schicht) sein. Die Mittelschicht 116 kann ein anorganisches Material enthalten, das ein Nitrid (wie Siliziumnitrid), ein Oxynitrid (wie Siliziumoxynitrid), ein Oxid (wie Siliziumoxid) oder dergleichen sein kann. Die Mittelschicht 116 weist eine hohe Ätzselektivität relativ zu der oberen Schicht 118 und der Bodenschicht 114 auf. Die unterschiedlichen Schichten des Dreischichtfotolacks 120 können als Decke nacheinander unter Verwendung zum Beispiel von Spin-on-Prozessen abgeschieden werden. Obwohl ein Dreischichtfotolack 120 hierin besprochen wird, kann in anderen Ausführungsformen der Fotolack 120 ein Einschicht- oder ein Zweischicht- (z.B. nur die Bodenschicht 114 und die obere Schicht 118 ohne der Mittelschicht 116 aufweisend) Fotolack sein. Der Typ von verwendetem Fotolack (z.B. Einschicht, Zweischicht oder Dreischicht) kann von dem Fotolithografieprozess abhängen, der verwendet wird, um die Dornschicht 112 zu strukturieren. Zum Beispiel kann in fortschrittlichen Extremultraviolett-Lithografieprozessen (EUV-Lithografieprozessen) ein Einschicht- oder Zweischichtfotolack 120 verwendet werden.
  • In manchen Ausführungsformen wird die obere Schicht 118 unter Verwendung eines fotolithografischen Prozesses strukturiert. Nachfolgend wird die obere Schicht 118 als eine Ätzmaske zum Strukturieren der Mittelschicht 116 verwendet (siehe 2). Die Mittelschicht 116 wird dann als eine Ätzmaske zum Strukturieren der Bodenschicht 114 verwendet und die Bodenschicht 114 wird dann verwendet, um die Dornschicht 112 zu strukturieren (siehe 3 und 4). Es wurde beobachtet, dass indem ein Dreischichtfotolack (z.B. Dreischichtfotolack 120) verwendet wird, um eine Zielschicht (z.B. Dornschicht 112) zu ätzen, eine verbesserte Abgrenzung in Strukturen mit kleinen Pitches in der Zielschicht (z.B. Dornschicht 112) erzielt werden kann.
  • Die obere Schicht 118 wird unter Verwendung eines geeigneten Fotolithografieprozesses strukturiert, um Öffnungen 122 darin zu bilden. Als ein Beispiel von Strukturierungsöffnungen 122 in der oberen Schicht 118 kann eine Fotomaske über der oberen Schicht 118 angeordnet werden. Die obere Schicht 118 kann dann einem Strahlungsbündel ausgesetzt werden, das einen ultravioletten (UV) oder einen Excimer-Laser wie einen 248 nm-Strahl von einem Kryptonfluorid-Excimer-Laser (KrF-Excimer-Laser), einen 193 nm Strahl von einem Argonfluorid-Excimer-Laser (ArF-Excimer-Laser) oder einen 157 nm Strahl von einem F2-Excimer-Laser oder dergleichen aufweist, während die Fotomaske Bereiche der oberen Schicht 118 maskiert. Belichten der oberen Fotolackschicht kann unter Verwendung eines Immersionslithografiesystems durchgeführt werden, um Auflösung zu erhöhen und den minimalen erzielbaren Pitch zu verringern. Ein Back- oder Aushärtungsbetrieb kann durchgeführt werden, um die obere Schicht 118 auszuhärten, und ein Entwickler kann verwendet werden, um entweder die freigelegten oder nichtfreigelegten Abschnitte der oberen Schicht 118 abhängig davon zu entfernen, ob ein positiver oder negativer Lack verwendet wird. Der Pitch P1 der Öffnungen 122 kann der minimale Pitch sein, der unter Verwendung von fotolithografischen Prozessen allein erzielbar ist. Zum Beispiel ist in manchen Ausführungsformen der Pitch P1 der Öffnungen 122 etwa 80 nm oder weniger oder sogar etwa 28 nm oder weniger. Andere Pitches P1 der Öffnungen 122 werden auch in Erwägung gezogen.
  • Nach der Strukturierung der oberen Schicht 118 wird die Struktur der oberen Schicht 118 in einem Ätzprozess an die Mittelschicht 116 übertragen. Der Ätzprozess ist anisotrop, sodass sich die Öffnungen 122 in der oberen Schicht 118 durch die Mittelschicht 116 erstrecken und etwa dieselben Größen in der Mittelschicht 116 aufweisen wie in der oberen Schicht 118. Die resultierende Struktur ist in 2 veranschaulicht.
  • Optional kann ein Trimmprozess durchgeführt werden, um die Größe der Öffnungen 122 in der Mittelschicht 116 zu erhöhen. In einer Ausführungsform ist der Trimmprozess ein anisotroper Plasmaätzprozess mit Prozessgasen, umfassend O2, CO2, N2/H2, H2, dergleichen, eine Kombination davon oder beliebige andere Gase, die zum Trimmen der Mittelschicht 116 geeignet sind. Das Trimmen kann die Breite W1 der Öffnungen 122 erhöhen und die Breite W2 der Abschnitte der Mittelschicht 116 zwischen den Öffnungen 122 verringern. Zum Beispiel kann in manchen Ausführungsformen die Breite W2 nach dem Trimmen 20 nm oder weniger sein. Der Trimmprozess kann durchgeführt werden, um ein gewünschtes Verhältnis der Breite W1 zu der Breite W2 zu erzielen, sodass nachfolgend definierte Strukturen einheitlich beabstandet sind. In anderen Ausführungsformen wird die Mittelschicht 116 anfänglich strukturiert, um ein gewünschtes Verhältnis der Breite W1 zu der Breite W2 aufzuweisen und der Trimmprozess kann ausgelassen werden.
  • In 3 wird ein Ätzprozess durchgeführt, um die Struktur der Mittelschicht 116 auf die Bodenschicht 114 zu übertragen, wodurch sich die Öffnungen 122 durch die Bodenschicht 114 erstrecken. Der Ätzprozess der Bodenschicht 114 ist anisotrop, sodass sich die Öffnungen 122 in der Mittelschicht 116 durch die Bodenschicht 114 erstrecken und etwa dieselben Größen in der Mittelschicht 116 aufweisen wie in der Bodenschicht 114. Als Teil des Ätzens der Bodenschicht 114 kann die obere Schicht 118 (siehe 1 und 2) verbraucht werden.
  • In 4 wird die Struktur der Bodenschicht 114 (siehe 3) auf die Dornschicht 112 unter Verwendung eines Ätzprozesses übertragen. Der Ätzprozess der Dornschicht 1112 ist anisotrop, sodass sich die Öffnungen 122 in der Bodenschicht 114 durch die Dornschicht 112 erstrecken. Die Öffnungen 122 weisen etwa dieselben Breiten in der Dornschicht 112 auf wie in der Bodenschicht 114. Das Ätzen kann ein Trockenätzen (z.B. ein Plasmaätzen) oder dergleichen sein.
  • Eine Schicht, die unmittelbar unter der Dornschicht 112 liegt (z.B. die Hartmaskenschicht 108), kann als eine Ätzstoppschicht verwendet werden, wenn die Dornschicht 112 strukturiert wird. Insbesondere kann der Ätzprozess ein Ätzmittel verwenden, das die Dornschicht 112 selektiv ätzt, ohne die zweite Hartmaskenschicht 108A signifikant zu ätzen. Zum Beispiel kann in Ausführungsformen, wo die Dornschicht 112 Silizium enthält und die Hartmaskenschicht Siliziumoxid enthält, der Ätzprozess HBr, CF4, Cl2, NF3 oder dergleichen als ein Ätzmittel verwenden.
  • Daher sind Dorne 124 von restlichen Abschnitten der Dornschicht 112 definiert (z.B. Abschnitte von Dornschicht 112 zwischen Öffnungen 122). Die Dorne 124 weisen einen Pitch P1 auf (siehe auch 1). In manchen Ausführungsformen ist Pitch P1 ein minimaler Pitch, der unter Verwendung von fotolithografischen Prozessen erzielbar ist. Weiter weist jeder Dorn 112 eine Breite W2 auf, die in manchen Ausführungsformen 20 nm oder weniger sein kann. Während Ätzens der Dornschicht 112 wird die Mittelschicht 116 verbraucht und Bodenschicht 114 kann mindestens teilweise verbraucht werden.
  • In Ausführungsformen, wenn die Bodenschicht 114 nicht vollständig verbraucht wird, während die Dornschicht 112 geätzt wird, kann ein Veraschungsprozess durchgeführt werden, um Restbestand der Bodenschicht 114 zu entfernen. Der Veraschungsprozess kann einen Sauerstoffplasmastreifen aufweisen, der die Dorne 124 Sauerstoffplasma aussetzt.
  • In 5 wird eine Abstandhalterschicht 126 über und entlang Seitenwänden der Dorne 124 gebildet. Die Abstandhalterschicht 126 kann sich weiter entlang von Oberseitenoberflächen der Hartmaske 108 in den Öffnungen 122 erstrecken. Das Material der Abstandhalterschicht 126 ist ausgewählt, um eine hohe Ätzselektivität mit der Hartmaskenschicht 108 und den Dorne 124 aufzuweisen. Zum Beispiel kann die Abstandhalterschicht 126 SiN, SiCON, SiON, Metalle, Metalllegierungen und dergleichen enthalten und kann unter Verwendung eines beliebigen geeigneten Prozesses wie ALD, CVD oder dergleichen abgeschieden werden. In manchen Ausführungsformen ist der Abscheidungsprozess der Abstandhalterschicht 126 so konform, dass eine Dicke der Abstandhalterschicht 126 an Seitenwänden der Dorne 124 im Wesentlichen gleich (z.B. innerhalb von Herstellungstoleranzen) einer Dicke der Abstandhalterschicht 126 an der Oberseitenoberfläche von Dornen 124 und Bodenoberflächen der Öffnungen 122 ist.
  • In 6 wird die Abstandhalterschicht 126 strukturiert, um Seitenabschnitte der Abstandhalterschicht 126 zu entfernen, während Abstandhalter 128 an Seitenwänden der Dorne 124 verbleiben. Die Abstandhalterschicht 126 zu ätzen, legt die Dorne 124 und Abschnitte der Schicht, die unter den Dornen 124 liegt (z.B. die Hartmaske 108) frei. Die Abstandhalterschicht 126 zu strukturieren, kann einen Trockenätzprozess umfassen, der die Abstandhalterschicht 126 selektiv bei einer höheren Rate als die Dorne 124 ätzt. Beispielhafte Ätzmittel zum Ätzen der Abstandhalterschicht 126 können ein fluorinreaktives Gas, wie CF, NF3, HCl, HBr oder dergleichen, enthalten. Andere Prozessgase können in Kombination mit den Ätzmitteln verwendet werden, wie Sauerstoff (02), Stickstoff (N2), Argon (Ar), Kombinationen davon oder dergleichen. Der Trockenätzprozess kann anisotrop sein und freigelegte Seitenabschnitte der Abstandhalterschicht 126 ätzen, während vertikale Abschnitte der Abstandhalterschicht 126 (der Abstandhalter 128) auf den Dornen 124 verbleiben.
  • In 7A werden die Dorne 124 unter Verwendung eines Ätzprozesses entfernt. Weil die Dorne 124 und die Abstandhalter 128 Ätzselektivität relativ zu einem selben Ätzprozess aufweisen, können die Dorne 124 entfernt werden, ohne die Abstandhalter 128 zu entfernen. Die Dorne 124 zu ätzen, legt die darunterliegende Hartmaske 108 frei, die als eine Ätzstoppschicht agieren kann. In manchen Ausführungsformen kann die Dorne 124 zu ätzen eine Höhe der Abstandhalter 128 reduzieren, ohne die Abstandhalter 128 zu entfernen. Die Dorne 124 zu entfernen, kann einen Trockenätzprozess ähnlich dem Prozess umfassen, der verwendet wird, um die Dorne 124 wie zuvor in 4 beschrieben zu strukturieren.
  • Nachdem die Dorne 124 entfernt sind, können die Abstandhalter 127 einen Pitch P2 aufweisen. In Ausführungsformen, wo ein SADP-Prozess wie zuvor beschrieben eingesetzt wird, ist Pitch P2 eine Hälfte eines minimalen Pitches, der durch Fotolithografieprozesse erzielbar ist (z.B. der Pitch P1). Die Abstandhalter 128 definieren eine Struktur für die Hartmaske 108. In manchen Ausführungsformen entsprechen die Abstandhalter 128 einer Struktur von Halbleiterfinnen oder Gate-Strukturen, die nachfolgend in die Zielschicht 104 strukturiert werden.
  • 7B veranschaulicht eine detaillierte Ansicht von Gebiet 100' von 7A. Wie in 7B veranschaulicht, deckt die zweite Hartmaskenschicht 108B die darunterliegende erste Hartmaskenschicht 108A ab und schützt sie vor Ätzen, während die Dorne 124 entfernt werden, die Abstandhalter 128 (siehe 6) gebildet werden und die Dorne 124 (siehe 4) strukturiert werden. Weil die zweite Hartmaskenschicht 108B relativ dicht ist, ist sie weniger anfällig auf Ätzen als die erste Hartmaskenschicht 108A. Als ein Resultat kann Oxidverlust reduziert werden. Zum Beispiel können Vertiefungen 130 als ein Resultat vom Entfernen der Dorne 124, Bilden der Abstandhalter 128 und Strukturieren der Dorne 124 in die zweite Hartmaskenschicht 108B geätzt werden und eine Tiefe D1 der Vertiefungen 130 kann geringer als etwa 3 nm sein, wie in einem Bereich von etwa 1 nm bis etwa 2 nm. Es wurde beobachtet, dass wenn Oxidverlust der darunterliegenden Maskenschicht 108 in dem obigen Bereich liegt (z.B. geringer als 3 nm), die Abstandhalter 128 relativ gerade sind und unerwünschte Biegung vermieden wird und eine Basis der Abstandhalter 128 (z.B. Profil der Hartmaske 108 um die Abstandhalter 128) kontrolliert werden kann. Als ein Resultat können weniger Herstellungsdefekte und verbesserte Profil/CD-Kontrolle erzielt werden, wenn die Zielschicht 104 nachfolgend strukturiert wird.
  • In 8 wird die Hartmaske 108 unter Verwendung der Abstandhalter 128 als eine Ätzmaske geätzt. Daher kann die Hartmaske 108 eine selbe Struktur und einen selben Pitch wie die Abstandhalter 128 aufweisen. In manchen Ausführungsformen umfasst Ätzen der Hartmaske 108 ein anisotropes Trockenätzen und/oder Nassätzen. Zum Beispiel kann die Hartmaske 108 durch Trockenätzen (z.B. unter Verwendung von CF4, NF3, HCl, HBr oder dergleichen), ein nachfolgendes Nassätzen (z.B. unter Verwendung von verdünntem Wasserstofffluorid (DHF), Schwefelperoxidgemisch (SPM) oder dergleichen) zur Nebenproduktentfernung und einen Reinigungsprozess (z.B. Standardreinigung 1 (SC-1) oder dergleichen) für Partikelreinigung strukturiert werden. Ätzen der Hartmaske 108 kann die Abstandhalter 128 verbrauchen, die zweite Hartmaskenschicht 108B verbrauchen und teilweise die erste Hartmaskenschicht 108A verbrauchen. Als ein Resultat kann, nachdem die Hartmaskenschicht 108 geätzt ist, nur die erste Hartmaskenschicht 108A verbleiben und die Abstandhalter 128 und die zweite Hartmaskenschicht 108B können entfernt werden.
  • Nachfolgend wird in 9 die Hartmaske 108 als eine Ätzmaske verwendet, um Öffnungen 140 in der Zielschicht 104 zu strukturieren, die Finnen 142 definieren können. Die Zielschicht 104 zu ätzen kann einen anisotropen Trockenätzprozess und/oder einen Nassätzprozess umfassen. Verbleibende Abschnitte der Zielschicht 104 können eine selbe Struktur wie die Abstandhalter 128 von 7A aufweisen. Strukturierung der Zielschicht 104 kann weiter die Hartmaske 108 verbrauchen und eine Höhe der ersten Hartmaskenschicht 108A kann reduziert werden. In unterschiedlichen Ausführungsformen kann ein Profil der Finnen 142 verbessert werden, indem eine Hartmaske 108 verwendet wird, die zwei individuelle Schichten verschiedener Dichten aufweist. Insbesondere ist die zweite Hartmaskenschicht 108B relativ dicht, was reduzierten Oxidverlust gestattet und dass die Breiten der resultierenden Finnen 142 mit verbesserter Einheitlichkeit strukturiert werden.
  • Zusätzliche Prozessschritte können an Struktur 100 angewendet werden, um Finnenfeldeffekttransistor-Bauelemente (FinFET-Bauelemente) zu bilden. Zum Beispiel können Isolationsgebiete um die Finnen 142 abgeschieden werden und die Isolationsgebiete können dann vertieft werden, um obere Abschnitte der Finnen 142 freizulegen. Öffnungen können in den oberen Abschnitten der Finnen 142 strukturiert werden und epitaktische Source/Drain-Gebiete können in den Öffnungen wachsen gelassen werden. Weiter können Gate-Strukturen über und entlang von Seitenwänden von oberen Abschnitten der Finnen 142 gebildet werden. 10 veranschaulicht ein Beispiel eines FinFET in einer dreidimensionalen Ansicht in Übereinstimmung mit manchen Ausführungsformen. Der FinFET weist eine Finne 142 auf, die gemäß den zuvor in 1-9 beschriebenen Prozessen strukturiert werden kann. Die Finne 142 ragt über und zwischen benachbarten Isolationsgebieten 56 vor. Eine Gate-Dielektrikum-Schicht 92 ist entlang von Seitenwänden und über einer Oberseitenoberfläche der Finne 52 und eine Gate-Elektrode 94 ist über der Gate-Dielektrikum-Schicht 92. Source/Drain-Gebiete 82 sind an gegenüberliegenden Seiten der Finne 52 in Bezug auf die Gate-Dielektrikum-Schicht 92 und Gate-Elektrode 94 angeordnet.
  • Die Zielschicht 104 in den obigen Ausführungsformen ist eine einzelne Schicht von Material. In anderen Ausführungsformen kann die Zielschicht 104 eine mehrschichtige Struktur aufweisen. Zum Beispiel veranschaulichen 10 und 11 eine andere Ausführungsform, wo die Zielschicht 104 abwechselnde Halbleiterschichten 104A und 104B aufweist. Die Halbleiterschichten 104A können ein erstes Halbleitermaterial enthalten und die Halbleiterschichten 104B können ein zweites Halbleitermaterial enthalten, das verglichen mit dem ersten Halbleitermaterial selektiv geätzt werden kann. Zum Beispiel können die Halbleiterschichten 104A Silizium enthalten, während die Halbleiterschichten 104B Siliziumgermanium enthalten können. Die Halbleiterschichten 104B können nachfolgend entfernt werden und die Halbleiterschichten 104A können strukturiert werden, um Kanalgebiete eines Nanostrukturtransistorbauelements zu bilden. In manchen Ausführungsformen kann der Nanostrukturtransistor ein Nanodrahttransistor, ein Nanofolientransistor, ein Gate-All-Around-Transistor oder dergleichen sein.
  • 11 veranschaulicht eine Anfangsstruktur 150 ähnlich der Struktur 100 von 1, wo ähnliche Referenznummern ähnliche Elemente angeben, die unter Verwendung ähnlicher Prozesse gebildet werden. Zum Beispiel kann eine Hartmaske 108 eine erste Hartmaskenschicht 108A und eine zweite Hartmaskenschicht 108B über der ersten Hartmaskenschicht 108A aufweisen. Die zweite Hartmaskenschicht 108A kann relativ dicht sein. 12 veranschaulicht eine Ausführungsform, nachdem die Zielschicht (die Halbleiterschichten 104A und 104B aufweisend) strukturiert ist, um Finnen unter Verwendung eines ähnlichen Prozesses wie zuvor in Bezug auf 1-8 beschrieben, zu definieren. Weil die mehrschichtige Hartmaske 108 verwendet wird, kann ein verbessertes Profil in der strukturierten Zielschicht 104 erzielt werden.
  • Zusätzliche Prozessschritte können auf Struktur 100 angewendet werden, um Nanostrukturtransistorbauelemente zu bilden. Zum Beispiel können Isolationsgebiete um die Finnen abgeschieden werden und die Isolationsgebiete können dann vertieft werden, um obere Abschnitte der Finnen freizulegen. Öffnungen können in den oberen Abschnitten der Finnen strukturiert werden und epitaktische Source/Drain-Gebiete können in den Öffnungen wachsen gelassen werden. Weiter können die Halbleiterschichten 104A entfernt werden und die Halbleiterschichten 104B können strukturiert werden, um Kanalgebiete zu definieren. Gate-Strukturen können um die Kanalgebiete gebildet werden.
  • 13 veranschaulicht ein Beispiel eines Nanostrukturtransistors in einer dreidimensionalen Ansicht in Übereinstimmung mit manchen Ausführungsformen. Die Nanostrukturtransistoren weisen Nanostrukturen 55 (z.B. Nanofolien, Nanodraht oder dergleichen) über Finnen auf einem Substrat 50 (z.B. ein Halbleitersubstrat) auf, wobei die Nanostrukturen 55 als Kanalgebiete für die Nanostrukturtransistoren agieren. Die Nanostrukturen 55 können gebildet werden, indem die Halbleiterschichten 104A strukturiert werden. Die Nanostruktur 55 kann p-Nanostrukturen, n-Nanostrukturen oder eine Kombination davon aufweisen. Isolationsgebiete 68 sind zwischen angrenzenden Finnen 66 angeordnet, die über und von zwischen benachbarten Isolationsgebieten 68 vorragen. Obwohl die Isolationsgebiete 68 beschrieben/veranschaulicht sind, separat vom Substrat 50 zu sein, kann sich der Ausdruck „Substrat“ wie hierin verwendet, auf das Halbleitersubstrat allein oder eine Kombination des Halbleitersubstrats und der Isolationsgebiete beziehen. Zusätzlich, obwohl ein Bodenabschnitt der Finnen 66 als einzelnes, mit dem Substrat 50 fortlaufendes Material veranschaulicht ist, können der Bodenabschnitt der Finnen 66 und/oder das Substrat 50 ein einzelnes Material oder eine Vielzahl von Materialien enthalten. In diesem Zusammenhang beziehen sich die Finnen 66 auf den Abschnitt, der sich zwischen den benachbarten Isolationsgebieten 68 erstreckt.
  • Gate-Dielektrikum-Schichten 96 sind über Oberseitenoberflächen der Finnen 66 und entlang von Oberseitenoberflächen, Seitenwänden und Bodenoberflächen der Nanostrukturen 55. Gate-Elektroden 98 sind über den Gate-Dielektrikum-Schichten 96. Epitaktische Source/Drain-Gebiete 90 sind auf den Finnen 66 an gegenüberliegenden Seiten der Gate-Dielektrikum-Schichten 96 und der Gate-Elektroden 98 angeordnet.
  • Halbleiterbauelemente und Verfahren sind in Übereinstimmung mit manchen Ausführungsformen bereitgestellt. Insbesondere wird ein selbstausgerichteter Doppelstrukturierungsprozess durchgeführt, um Merkmale (z.B. Halbleiterfinnen, Gate-Strukturen, leitfähige Leitungen oder dergleichen) in eine Zielschicht in einem Halbleiterbauelement zu strukturieren. Die strukturierten Merkmale weisen einen Pitch auf, der mindestens eine Hälfte eines minimalen Pitches ist, der unter Verwendung fotolithografischer Prozesse erzielbar ist. In unterschiedlichen Ausführungsformen wird ein mehrschichtiges Oxid als eine Hartmaske über der Zielschicht während des Strukturierungsprozesses verwendet. Die mehrschichtige Oxidhartmaske kann eine erste Oxidschicht und eine zweite Oxidschicht über der ersten Oxidschicht aufweisen. Eine Dichte der zweiten Oxidschicht kann höher als die erste Oxidschicht sein. Vorteile können unter Verwendung einer Ausführungsform mehrschichtiger Hartmasken erzielt werden. Zum Beispiel kann die relativ dichte, zweite Oxidschicht dabei helfen, Oxidverlust während Strukturierung zu reduzieren und CD-Kontrolle zu verbessern. Weiter können in Ausführungsformen, wo der Doppelstrukturierungsprozess verwendet wird, um Halbleiterfinnen zu strukturieren, reduzierte Defekte (z.B. weniger Biegung in der Maskenschicht) und verbesserte Finnenprofilkontrolle (z.B. ein einheitlicheres Profil) erzielt werden. Weiter erlaubt eine weniger dichte erste Oxidschicht reduzierte Kosten und erhöhten Ertrag aufgrund der schnelleren Abscheidungszeit der ersten Oxidschicht, verglichen mit der dichteren zweiten Oxidschicht.
  • In manchen Ausführungsformen umfasst ein Verfahren Abscheiden einer Hartmaske über einer Zielschicht, wobei Abscheiden der Hartmaske umfasst: Abscheiden einer ersten Hartmaskenschicht, die eine erste Dichte aufweist; und Abscheiden einer zweiten Hartmaskenschicht über der ersten Hartmaskenschicht, wobei die zweite Hartmaskenschicht eine zweite Dichte aufweist, die höher als die erste Dichte ist. Das Verfahren umfasst weiter Bilden einer Vielzahl von Dornen über der Hartmaske; Abscheiden einer Abstandhalterschicht über und entlang Seitenwänden der Vielzahl von Dornen; Strukturieren der Abstandhalterschicht, um eine Vielzahl von Abstandhaltern an den Seitenwänden der Vielzahl von Dornen bereitzustellen; nach Strukturieren der Abstandhalterschicht, Entfernen der Vielzahl von Dornen; Übertragen einer Struktur der Vielzahl von Abstandhaltern auf die Hartmaske; und Strukturieren der Zielschicht unter Verwendung der Hartmaske als eine Maske. Optional enthalten in manchen Ausführungsformen die erste Hartmaskenschicht und die zweite Hartmaskenschicht jeweils Siliziumoxid. Optional enthält in manchen Ausführungsformen die erste Hartmaskenschicht Siliziumoxid und wobei die zweite Hartmaskenschicht Siliziumoxynitrid, Siliziumoxycarbonitrid oder eine Kombination davon enthält. Optional umfasst in manchen Ausführungsformen Abscheiden der zweiten Hartmaskenschicht Abscheiden der zweiten Hartmaskenschicht und der ersten Hartmaskenschicht in-situ. Optional umfasst in manchen Ausführungsformen Abscheiden der ersten Hartmaskenschicht einen chemischen Gasphasenabscheidungsprozess (CVD-Prozess) und wobei Abscheiden der zweiten Hartmaskenschicht einen Atomschichtabscheidungsprozess (ALD-Prozess) umfasst, der ex-situ von dem CVD-Prozess durchgeführt wird. Optional weist in manchen Ausführungsformen die erste Hartmaskenschicht eine erste Dicke auf, wobei die zweite Hartmaskenschicht eine zweite Dicke aufweist und wobei ein Verhältnis der zweiten Dicke zu der ersten Dicke in einem Bereich von 1:6 bis 1:4 ist. Optional ist in manchen Ausführungsformen die zweite Dicke in einem Bereich von etwa 50 Ä bis etwa 150 Å und wobei die erste Dicke in einem Bereich von etwa 400 Å bis etwa 1000 Å ist. Optional ist in manchen Ausführungsformen die Zielschicht ein Halbleitersubstrat und wobei Strukturieren der Zielschicht unter Verwendung der Hartmaske Strukturieren von Halbleiterfinnen in dem Halbleitersubstrat umfasst.
  • In manchen Ausführungsformen umfasst ein Verfahren Abscheiden einer ersten Oxidhartmaskenschicht über einer Zielschicht; Abscheiden einer zweiten Oxidhartmaskenschicht der ersten Oxidhartmaskenschicht, wobei die zweite Oxidhartmaskenschicht eine höhere Dichte als die erste Oxidhartmaskenschicht aufweist; Abscheiden einer Dornschicht über der zweiten Oxidhartmaskenschicht; Ätzen der Dornschicht, um eine Vielzahl von Dornen zu definieren; Bilden von Abstandhaltern an Seitenwänden der Vielzahl von Dornen; Entfernen der Vielzahl von Dornen, um Öffnungen zwischen den Abstandhaltern zu definieren; Verwenden der Abstandhalter als eine Maske, um die erste Oxidhartmaskenschicht zu strukturieren; und Verwenden der ersten Oxidhartmaskenschicht als Maske, um die Zielschicht zu strukturieren. Optional ätzt in manchen Ausführungsformen das Entfernen der Vielzahl von Dornen eine Vertiefung in die zweite Oxidhartmaskenschicht. Optional ist in manchen Ausführungsformen eine Tiefe der Vertiefung geringer als 3 nm. Optional umfasst in manchen Ausführungsformen das Verwenden der Abstandhalter als die Maske, um die erste Oxidhartmaskenschicht zu strukturieren, die zweite Oxidhartmaskenschicht zu entfernen, während die erste Oxidhartmaskenschicht strukturiert wird. Optional umfasst in manchen Ausführungsformen das Verwenden der ersten Oxidhartmaskenschicht als die Maske, um die Zielschicht zu strukturieren, obere Abschnitte der ersten Oxidhartmaskenschicht zu entfernen. Optional umfasst in manchen Ausführungsformen das Abscheiden der zweiten Oxidhartmaskenschicht, die zweite Oxidhartmaskenschicht in einer selben Prozesskammer abzuscheiden, wie die erste Oxidhartmaskenschicht abgeschieden wird. Optional umfasst in manchen Ausführungsformen das Abscheiden der zweiten Oxidhartmaskenschicht, die zweite Oxidhartmaskenschicht in einer verschiedenen Prozesskammer abzuscheiden, als die erste Oxidhartmaskenschicht abgeschieden wird.
  • In manchen Ausführungsformen umfasst ein Verfahren: Abscheiden einer ersten Oxidschicht über einer Halbleiterschicht und Abscheiden einer zweiten Oxidschicht über der ersten Oxidschicht. Die zweite Oxidschicht weist eine höhere Dichte als die erste Oxidschicht auf und die zweite Oxidschicht ist dünner als die erste Oxidschicht. Das Verfahren umfasst weiter Bilden einer Vielzahl von Dornen über der zweiten Oxidschicht; Bilden von Abstandhaltern an Seitenwänden der Vielzahl von Dornen; Entfernen der Vielzahl von Dornen, um Öffnungen zwischen den Abstandhaltern zu definieren, wobei Entfernen der Vielzahl von Dornen Vertiefungen in die zweite Oxidschicht ätzt; Verwenden der Abstandhalter als eine Maske, um die erste Oxidschicht zu strukturieren; und Verwenden der ersten Oxidschicht als eine Maske, um die Halbleiterschicht zu strukturieren. Optional ist in manchen Ausführungsformen ein Verhältnis einer Dicke der zweiten Oxidschicht zu einer Dicke der ersten Oxidschicht in einem Bereich von 1:6 bis 1:4. Optional ist in manchen Ausführungsformen eine jeweilige Tiefe jeder der Vertiefungen geringer als 3 nm. Optional ist in manchen Ausführungsformen die zweite Oxidschicht Siliziumoxid, Siliziumoxynitrid, Siliziumoxycarbonitrid oder eine Kombination davon. Optional deckt in manchen Ausführungsformen die zweite Oxidschicht die erste Oxidschicht vollständig ab, während die Vielzahl von Dornen entfernt wird.
  • Das Vorangehende umreißt Merkmale einiger Ausführungsformen, sodass Fachkundige die Aspekte der vorliegenden Offenbarung besser verstehen werden. Fachkundige werden begrüßen, dass sie die vorliegende Offenbarung bereits als eine Basis dafür verwenden können, andere Prozesse und Strukturen zum Umsetzen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen zu gestalten oder zu modifizieren. Fachkundige sollten auch erkennen, dass solche gleichwertigen Konstruktionen nicht von dem Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hierin vornehmen können, ohne von dem Wesen und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/085202 [0001]

Claims (20)

  1. Verfahren, umfassend: Abscheiden einer Hartmaske über einer Zielschicht, wobei das Abscheiden der Hartmaske umfasst: Abscheiden einer ersten Hartmaskenschicht, die eine erste Dichte aufweist; und Abscheiden einer zweiten Hartmaskenschicht über der ersten Hartmaskenschicht, wobei die zweite Hartmaskenschicht eine zweite Dichte aufweist, die höher als die erste Dichte ist; Bilden einer Vielzahl von Dornen über der Hartmaske; Abscheiden einer Abstandhalterschicht über und entlang Seitenwänden der Vielzahl von Dornen; Strukturieren der Abstandhalterschicht, um eine Vielzahl von Abstandhaltern an den Seitenwänden der Vielzahl von Dornen bereitzustellen; nach dem Strukturieren der Abstandhalterschicht, Entfernen der Vielzahl von Dornen; Übertragen einer Struktur der Vielzahl von Abstandhaltern auf die Hartmaske; und Strukturieren der Zielschicht unter Verwendung der Hartmaske als eine Maske.
  2. Verfahren nach Anspruch 1, wobei die erste Hartmaskenschicht und die zweite Hartmaskenschicht jeweils Siliziumoxid enthalten.
  3. Verfahren nach Anspruch 1 oder 2, wobei die erste Hartmaskenschicht Siliziumoxid enthält und wobei die zweite Hartmaskenschicht Siliziumoxynitrid, Siliziumoxycarbonitrid oder eine Kombination davon enthält.
  4. Verfahren nach einem der vorstehenden Ansprüche, wobei das Abscheiden der zweiten Hartmaskenschicht das Abscheiden der zweiten Hartmaskenschicht und der ersten Hartmaskenschicht in-situ umfasst.
  5. Verfahren nach einem der vorstehenden Ansprüche, wobei das Abscheiden der ersten Hartmaskenschicht einen chemischen Gasphasenabscheidungsprozess (CVD-Prozess) umfasst und das Abscheiden der zweiten Hartmaskenschicht einen Atomschichtabscheidungsprozess (ALD-Prozess) umfasst, der ex-situ von dem CVD-Prozess durchgeführt wird.
  6. Verfahren nach einem der vorstehenden Ansprüche, wobei die erste Hartmaskenschicht eine erste Dicke aufweist, wobei die zweite Hartmaskenschicht eine zweite Dicke aufweist und wobei ein Verhältnis der zweiten Dicke zu der ersten Dicke in einem Bereich von 1:6 bis 1:4 liegt.
  7. Verfahren nach Anspruch 6, wobei die zweite Dicke in einem Bereich von etwa 50 Å bis etwa 150 Å liegt und wobei die erste Dicke in einem Bereich von etwa 400 Å bis etwa 1000 Å liegt.
  8. Verfahren nach einem der vorstehenden Ansprüche, wobei die Zielschicht ein Halbleitersubstrat ist und wobei das Strukturieren der Zielschicht unter Verwendung der Hartmaske umfasst, Halbleiterfinnen in dem Halbleitersubstrat zu strukturieren.
  9. Verfahren, umfassend: Abscheiden einer ersten Oxidhartmaskenschicht über einer Zielschicht; Abscheiden einer zweiten Oxidhartmaskenschicht der ersten Oxidhartmaskenschicht, wobei die zweite Oxidhartmaskenschicht eine höhere Dichte als die erste Oxidhartmaskenschicht aufweist; Abscheiden einer Dornschicht über der zweiten Oxidhartmaskenschicht; Ätzen der Dornschicht, um eine Vielzahl von Dornen zu definieren; Bilden von Abstandhaltern an Seitenwänden der Vielzahl von Dornen; Entfernen der Vielzahl von Dornen, um Öffnungen zwischen den Abstandhaltern zu definieren; Verwenden der Abstandhalter als eine Maske, um die erste Oxidhartmaskenschicht zu strukturieren; und Verwenden der ersten Oxidhartmaskenschicht als eine Maske, um die Zielschicht zu strukturieren.
  10. Verfahren nach Anspruch 9, wobei das Entfernen der Vielzahl von Dornen eine Vertiefung in die zweite Oxidhartmaskenschicht ätzt.
  11. Verfahren nach Anspruch 10, wobei eine Tiefe der Vertiefung niedriger als 3 nm ist.
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei das Verwenden der Abstandhalter als die Maske, um die erste Oxidhartmaskenschicht zu strukturieren, das Entfernen der zweiten Oxidhartmaskenschicht umfasst, während die erste Oxidhartmaskenschicht strukturiert wird.
  13. Verfahren nach einem der Ansprüche 9 bis 12, wobei das Verwenden der ersten Oxidhartmaskenschicht als die Maske, um die Zielschicht zu strukturieren, das Entfernen oberer Abschnitte der ersten Oxidhartmaskenschicht umfasst.
  14. Verfahren nach einem der Ansprüche 9 bis 13, wobei das Abscheiden der zweiten Oxidhartmaskenschicht das Abscheiden der zweiten Oxidhartmaskenschicht in einer selben Prozesskammer umfasst, in der die erste Oxidhartmaskenschicht abgeschieden wird.
  15. Verfahren nach Anspruch 14, wobei das Abscheiden der zweiten Oxidhartmaskenschicht das Abscheiden der zweiten Oxidhartmaskenschicht in einer anderen Prozesskammer umfasst als die, in der die erste Oxidhartmaskenschicht abgeschieden wird.
  16. Verfahren, umfassend: Abscheiden einer ersten Oxidschicht über einer Halbleiterschicht; Abscheiden einer zweiten Oxidschicht über der ersten Oxidschicht, wobei die zweite Oxidschicht eine höhere Dichte als die erste Oxidschicht aufweist und wobei die zweite Oxidschicht dünner als die erste Oxidschicht ist; Bilden einer Vielzahl von Dornen über der zweiten Oxidschicht; Bilden von Abstandhaltern an Seitenwänden der Vielzahl von Dornen; Entfernen der Vielzahl von Dornen, um Öffnungen zwischen den Abstandhaltern zu definieren, wobei das Entfernen der Vielzahl von Dornen Vertiefungen in der zweiten Oxidschicht ätzt; Verwenden der Abstandhalter als eine Maske, um die erste Oxidschicht zu strukturieren; und Verwenden der ersten Oxidschicht als eine Maske, um die Halbleiterschicht zu strukturieren.
  17. Verfahren nach Anspruch 16, wobei ein Verhältnis einer Dicke der zweiten Oxidschicht zu einer Dicke der ersten Oxidschicht in einem Bereich von 1:6 bis 1:4 liegt.
  18. Verfahren nach Anspruch 16 oder 17, wobei eine jeweilige Tiefe jeder der Vertiefungen geringer als 3 nm ist.
  19. Verfahren nach einem der Ansprüche 16 bis 18, wobei die zweite Oxidschicht Siliziumoxid, Siliziumoxynitrid, Siliziumoxycarbonitrid oder eine Kombination davon enthält.
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei die zweite Oxidschicht die erste Oxidschicht vollständig abdeckt, während die Vielzahl von Dornen entfernt wird.
DE102021101467.0A 2020-09-30 2021-01-25 Halbleiterstrukturierung und resultierende strukturen Pending DE102021101467A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063085202P 2020-09-30 2020-09-30
US63/085,202 2020-09-30
US17/151,973 2021-01-19
US17/151,973 US11521856B2 (en) 2020-09-30 2021-01-19 Semiconductor patterning and resulting structures

Publications (1)

Publication Number Publication Date
DE102021101467A1 true DE102021101467A1 (de) 2022-03-31

Family

ID=79327353

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021101467.0A Pending DE102021101467A1 (de) 2020-09-30 2021-01-25 Halbleiterstrukturierung und resultierende strukturen

Country Status (5)

Country Link
US (3) US11521856B2 (de)
KR (1) KR102650776B1 (de)
CN (1) CN113948371A (de)
DE (1) DE102021101467A1 (de)
TW (1) TWI815116B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521856B2 (en) * 2020-09-30 2022-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor patterning and resulting structures
US11990345B2 (en) * 2021-03-30 2024-05-21 Changxin Memory Technologies, Inc. Patterning method and semiconductor structure
CN115117158A (zh) * 2022-08-31 2022-09-27 瑶芯微电子科技(上海)有限公司 一种具有空心栅极的vdmos及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180005832A1 (en) 2016-06-30 2018-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device, Method and Tool of Manufacture

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151040B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
KR101348280B1 (ko) * 2007-07-06 2014-01-10 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR101046747B1 (ko) * 2007-12-21 2011-07-05 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
JP5834189B2 (ja) 2010-10-07 2015-12-16 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法
US8603893B1 (en) 2012-05-17 2013-12-10 GlobalFoundries, Inc. Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
US9184169B2 (en) * 2014-04-10 2015-11-10 Globalfoundries Inc. Methods of forming FinFET devices in different regions of an integrated circuit product
JP6476177B2 (ja) 2014-06-13 2019-02-27 富士フイルム株式会社 パターン形成方法、感活性光線性又は感放射線性樹脂組成物、感活性光線性又は感放射線性膜及び電子デバイスの製造方法
US10658508B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with low resistance contact
US11521856B2 (en) * 2020-09-30 2022-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor patterning and resulting structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180005832A1 (en) 2016-06-30 2018-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device, Method and Tool of Manufacture

Also Published As

Publication number Publication date
CN113948371A (zh) 2022-01-18
TWI815116B (zh) 2023-09-11
KR20220044075A (ko) 2022-04-06
TW202215494A (zh) 2022-04-16
US20220102142A1 (en) 2022-03-31
KR102650776B1 (ko) 2024-03-22
US20240177995A1 (en) 2024-05-30
US20230108424A1 (en) 2023-04-06
US11929254B2 (en) 2024-03-12
US11521856B2 (en) 2022-12-06

Similar Documents

Publication Publication Date Title
KR102108234B1 (ko) 반도체 장치 및 구조에 이르기 위한 패터닝 방법
DE112012005734B4 (de) Lithographieprozess und Lithographische Struktur mit doppelter Hartmaske
DE102021101467A1 (de) Halbleiterstrukturierung und resultierende strukturen
DE102018115204A1 (de) Strukturierungsverfahren für halbleiter-bauelemente und daraus resultierende strukturen
DE102016123943A1 (de) Halbleiterverfahren und -vorrichtungen
US20200006082A1 (en) Patterning method for semiconductor device and structures resulting therefrom
DE112006001589T5 (de) Halbleiterbauelementstrukturen und Verfahren zur Bildung von Halbleiterstrukturen
DE102017125781A1 (de) Verfahren zum Entfernen einer Ätzmaske
DE102016119019B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102017127390B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102019118254A1 (de) Strukturbildungsverfahren und verfahren zur herstellung einer halbleitervorrichtung
DE102020105664B4 (de) Gatebildungsprozess
DE102021114103A1 (de) Metallische hartmasken zum reduzieren der leitungskrümmung
DE102021110022A1 (de) Interconnect-struktur für halbleitervorrichtungen
DE102021116076A1 (de) Halbleitervorrichtung und verfahren
DE102021112567A1 (de) Strukturieren von halbleiterbauelementen und sich daraus resultierende strukturen
DE102017127269A1 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
US20090256221A1 (en) Method for making very small isolated dots on substrates
DE102020123934A1 (de) Selbstausgerichtete doppelstrukturierung
DE102020119461A1 (de) Halbleitervorrichtung und verfahren
DE102023100527A1 (de) Prozesse zum reduzieren eines leitungsendenabstands
DE102022100602A1 (de) Ausgesparte kontakte am leitungsende und verfahren zu deren herstellung
DE102017127686A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102019120765A1 (de) Verfahren zum bilden eines halbleiterbauelements
CN112951724A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication